TWI762401B

TWI762401B - 升壓時脈產生器

Info

Publication number: TWI762401B
Application number: TW110129848A
Authority: TW
Inventors: 木谷朋文
Original assignee: 力晶積成電子製造股份有限公司
Priority date: 2021-08-12
Filing date: 2021-08-12
Publication date: 2022-04-21
Also published as: TW202307834A; CN115706519A

Abstract

本發明為一種升壓時脈產生器，其包括第一升壓單元，耦接到電源電壓並接收通過將時脈訊號反相產生的反相時脈訊號，並產生雙倍時脈訊號；第二升壓單元，耦接第一升壓單元，以接收雙倍時脈訊號，並且還包括第三升壓單元，第二升壓單元與第三升壓單元耦接電源電壓。第三升壓單元基於時脈訊號和反相時脈訊號進行操作，使得第二升壓單元與第三升壓單元一起操作，以將雙倍時脈訊號升壓為三倍時脈訊號。

Description

升壓時脈產生器

本發明關於一種用於產生時脈訊號的電路，特別是關於一種升壓時脈產生器。

半導體記憶裝置通常具有電荷泵電路來提供高電壓。一種狄克森型(Dickson type)電荷泵電路，其包括複數個NMOS電晶體和電容器。複數個NMOS電晶體為串聯連接。此外，時脈訊號CK1和反相時脈訊號CK2被提供給複數個電容器。由於每個NMOS電晶體具有臨界值電壓V _TH，在當電荷泵電路中設置100個NMOS電晶體的情況下，NMOS電晶體N100的閘極G100和源極S100之間會因NMOS電晶體N100的臨界值電壓V _TH而產生電力損耗(power loss)。如圖1A所示，電力損耗為VDD-V _{TH_N100}。此外，由於反向偏置效應(back bias effect)，較高階的臨界值電壓V _TH會比較高。

為了解決這個問題，一般使用了雙倍VDD時脈產生器來改善電力損耗問題。如圖1B所示，對每個電容器C11、C12、C13、C14分別提供升壓電路。升壓電路可以將高準位為VDD的時脈訊號升壓成高準位為2VDD的時脈訊號。

隨著半導體記憶裝置變得更加緻密並且集成了更多元件。電荷泵電路具有更多的電晶體。因此，為了有效解決電力損耗問題，需要提供升壓時脈產生器，以提供高於2VDD的更高電壓準位的時脈訊號。

根據本發明一實施例，一種升壓時脈產生器，其包括：第一升壓單元，耦接電源電壓，接收將時脈訊號反相而產生的反相時脈訊號，用以產生雙倍時脈訊號，其中所述雙倍時脈訊號的高電壓準位為所述電源電壓的2倍；以及第二升壓單元，耦接至所述第一升壓單元，以接收所述雙倍時脈訊號，並且更包括第三升壓單元，且所述第二升壓單元與所述第三升壓單元耦接至所述電源電壓。其中所述第三升壓單元基於所述時脈訊號與所述反相時脈訊號操作，藉此所述第二升壓單元與所述第三升壓單元一起操作，將所述雙倍時脈訊號升壓為三倍時脈訊號，所述三倍時脈訊號之高電壓準位為所述電源電壓的3倍。

根據一實施例，所述第一升壓單元更包括：延遲單元，延遲所述反相時脈訊號；第一反相器，將延遲的所述反相時脈訊號加以反相，並輸出延遲時脈訊號；第一NMOS電晶體，具有閘極、第一端和接地的第二端，其中所述第一端提供所述雙倍時脈訊號；第一PMOS電晶體，具有閘極、第一端以及耦接至所述第一NMOS電晶體之所述第一端的第二端；第一電容，具有第一端，接收所述延遲時脈訊號；及第二端，耦接所述第一PMOS電晶體之所述第一端；第二PMOS電晶體，具有閘極、第一端和耦接至所述第一PMOS電晶體之所述第一端的第二端；第三PMOS電晶體，具有閘極、耦接所述電源電壓的第一端，及耦接所述第一PMOS電晶體之所述第一端的第二端；以及第二NMOS電晶體，具有閘極、耦合至所述第三PMOS電晶體之所述閘極的第一端、及接地的第二端，其中所述第二NMOS電晶體和所述第二PMOS電晶體的所述閘極彼此耦合，以接收所述反相時脈訊號。

根據一實施例，所述第二升壓單元更包括：第二電容，具有第一端，其耦接至所述第一升壓單元的所述第一NMOS電晶體之所述第一端，以及第二端；第四PMOS電晶體，具有閘極，接收所述反相時脈訊號；第一端，耦接所述第二電容之所述第二端；及第二端；第三NMOS電晶體，具有閘極，耦接至所述第四PMOS電晶體之所述閘極，接收所述反相時脈訊號；第一端，耦接至所述第四PMOS電晶體之所述第二端；及接地的第二端；以及第四NMOS電晶體，具有閘極，耦接到所述第三升壓單元的輸出；第一端，耦接至所述電源電壓；及第二端，耦接至所述第四PMOS電晶體之所述第一端以及所述第二電容之所述第二端。

根據一實施例，所述第四NMOS電晶體是本徵NMOS電晶體。

根據一實施例，所述第三升壓單元更包括：第三電容，具有第一端，接收所述反相時脈訊號；及第二端，耦接至所述第四NMOS電晶體之所述閘極；第五PMOS電晶體，具有閘極、第一端，以及耦接至所述第四NMOS電晶體之所述閘極的第二端；第六PMOS電晶體，具有閘極；第一端，耦接至所述電源電壓；及第二端，耦接至所述第四NMOS電晶體之所述閘極；第五NMOS電晶體，具有閘極；第一端，耦接至所述第六PMOS電晶體之所述閘極；及接地的第二端，其中所述第五NMOS電晶體和所述第五PMOS電晶體之所述閘極彼此耦接並且接收所述時脈訊號。

根據一實施例，升壓時脈產生器更包括第二反相器，其接收所述時脈訊號，並輸出所述反相時脈訊號至所述第一升壓單元。

根據本發明另一實施例，提供一種升壓時脈產生器，包括：第一升壓單元，耦接電源電壓，接收將時脈訊號反相而產生的反相時脈訊號，用以產生雙倍時脈訊號，其中所述雙倍時脈訊號的高電壓準位為所述電源電壓的2倍；以及N個第二升壓單元，為彼此串聯，其中所述N個第二升壓單元中的第一個耦接至所述第一升壓單元，以接收所述雙倍時脈訊號，其中所述N個第二升壓單元中的每一個還包括對應的第三升壓單元，並且各所述N個第二升壓單元和各所述對應的第三升壓單元分別耦接至所述電源電壓。所述對應的第三升壓單元基於所述時脈訊號和所述反相時脈訊號進行操作，使得各所述N個第二升壓單元與所述對應的第三升壓單元一起操作，使得所述N個第二升壓單元中最後一個產生升壓時脈訊號，所述升壓時脈訊號之高準位為所述電源電壓的(N+2)倍。

基於上述，由於採用多級升壓單元來提供高準位可高達電源電壓3倍或更多倍的時脈訊號。此外，由於升壓單元中使用的NMOS電晶體是高壓電晶體，升壓時脈產生器是穩健可靠的。

圖2示出了根據本發明實施例的升壓時脈產生器的電路架構。如圖2所示，升壓時脈產生器100包括第一升壓單元102和第二升壓單元104，第二升壓單元104更包括第三升壓單元(子升壓單元)106。第一升壓單元102可以接收時脈訊號CLK1，並且時脈訊號CLK1被升壓，使得第一升壓單元102產生雙倍時脈訊號WCLK。第二升壓單元104從第一升壓單元102接收雙倍時脈訊號WCLK以產生三倍時脈訊號TCLK。此外，第三升壓單元106包含在第二升壓單元104中並與第二升壓單元一起操作以產生三倍時脈訊號TCLK。

如圖2所示，第一升壓單元102耦接電源電壓VDD，並接收將時脈訊號CLK1反相產生的反相時脈訊號CLK2。第一升壓單元102產生雙倍時脈訊號WCLK，其中雙倍時脈訊號WCLK具有電源電壓兩倍(2VDD)之高電壓準位。

此外，第二升壓單元104耦接第一升壓單元102以接收雙倍時脈訊號WCLK。第二升壓單元104更包括第三升壓單元106，第二升壓單元104和第三升壓單元106分別耦接電源電壓VDD。此外，第三升壓單元106基於時脈訊號CLK1和反相時脈訊號CLK2進行操作，使得第二升壓單元104與第三升壓單元106一起操作以將雙倍時脈訊號WCLK升壓，藉以輸出三倍時脈訊號TCLK。三倍時脈訊號TCLK之高電壓的準位是電源電壓的三倍(3VDD)。

在一個實施例中，第一升壓單元102包括延遲單元D1、第一反相器I1、第一NMOS電晶體N1、第二NMOS電晶體N2、第一PMOS電晶體P1、第二PMOS電晶體P2和第三PMOS電晶體P3。第一升壓單元102接收反相時脈訊號CLK2，然後輸出雙倍時脈訊號WCLK。第一升壓單元102更耦接電源電壓VDD，使得雙倍時脈訊號WCLK在其高準位期間可提供2VDD之電壓準位。在一個實施例中，升壓時脈產生器100還可以包括第二反相器I2，用以將時脈訊號CLK1反相並輸出反相時脈訊號CLK2。

如圖2所示，在第一升壓單元102中，延遲單元D1延遲反相時脈訊號CLK2，第一反相器I1將反相時脈訊號CLK2反相並輸出延遲時脈訊號SCLK。

第一NMOS電晶體N1具有閘極、第一端和接地的第二端，第一NMOS電晶體N1的第一端作為第一升壓單元102的輸出，以提供雙倍時脈訊號WCLK。第一PMOS電晶體P1具有閘極、第一端和耦接第一NMOS電晶體N1的第一端的第二端。第一電容器C1具有接收延遲時脈訊號SCLK的第一端和耦接至第一PMOS電晶體P1之第一端的第二端。第二PMOS電晶體P2具有閘極、第一端和耦接第一PMOS電晶體P1之第一端的第二端。第三PMOS電晶體P3具有閘極、耦接電源電壓VDD的第一端以及耦接第一PMOS電晶體P1之第一端的第二端。第二NMOS電晶體N2具有閘極、耦接第二PMOS電晶體P2的閘極的第一端和接地的第二端。第二NMOS電晶體N2與第二PMOS電晶體P2的閘極耦接，以接收反相時脈訊號CLK2。

第二升壓單元104包括第二電容C2，其具有第一端以及第二端，並且第一端耦接第一升壓單元102的第一NMOS電晶體N1的第一端，以接收雙倍時脈訊號WCLK。第四PMOS電晶體P4具有接收反相時脈訊號CLK2的閘極、耦接第二電容器C2的第二端的第一端和第二端。第三NMOS電晶體N3具有閘極，其耦接第四PMOS電晶體P4的閘極，並且接收反相時脈訊號CLK2；第一端，其耦接第四PMOS電晶體P4的第二端；及第二端，為接地狀態。第四NMOS電晶體N4具有閘極，其耦接第三升壓單元的輸出端；第一端，耦接電源電壓VDD；以及第二端，耦接第四PMSO電晶體P4之第一端與第二電容C2的第二端。第三升壓單元106用於提供電源電壓VDD或兩倍電源電壓2VDD來導通或斷開第四NMOS電晶體N4，其動作以下會詳細描述。第四NMOS電晶體N4可以是本徵(intrinsic)NMOS電晶體。

第三升壓單元106設置在第二升壓單元104內，用以控制第四NMOS電晶體N4。第三電容器C3具有接收反相時脈訊號CLK2的第一端以及耦接至第四NMOS電晶體N4的閘極的第二端。第五PMOS電晶體P5具有閘極、第一端以及耦接至第四NMOS電晶體之閘極的第二端。第六PMOS電晶體P6具有閘極、耦接電源電壓VDD的第一端以及耦接至第四NMOS電晶體N4之閘極第二端。第五NMOS電晶體N5具有閘極、耦接至第六PMOS電晶體P6之閘極的第一端以及接地的第二端。第五NMOS電晶體N5與第五PMOS電晶體P5的閘極彼此耦接，並用以接收時脈訊號CLK1。

接下來，根據圖3至圖5詳細描述升壓時脈產生器100的操作。

圖3繪示了升壓時脈產生器100的初始狀態。在初始化後，升壓時脈產生器100的輸出處於低準位L，即接地的狀態。一開始，時脈訊號CLK1為低準位L，時脈訊號CLK1提供給第二反相器I2，第二反相器I2輸出反相時脈訊號CLK2。反相時脈訊號CLK2再提供給延遲單元D1，以延遲一延遲時間DLY1。之後，第一反相器I1提供延遲時脈訊號SCLK，其中延遲時脈訊號SCLK處於低準位L。另外，高準位H的反相時脈訊號CLK2提供給第一PMOS電晶體P1和第一NMOS電晶體N1的閘極，使得第一PMOS電晶體P1關閉，第一NMOS電晶體N1導通。因此，第一升壓單元102的輸出被強制拉低至低準位L。此外，處於高準位H的反相時脈訊號CLK2也被提供給第三NMOS電晶體N3的閘極，以將第二升壓單元104的輸出端拉低到接地狀態(低準位L)。

此時，反相時脈訊號CLK2(高準位H)提供給第二NMOS電晶體N2和第二PMOS電晶體P2的閘極，第二NMOS電晶體N2導通，第二PMOS電晶體P2關閉。結果，節點PRE1被下拉至低準位L，從而導通第三PMOS電晶體P3。因此，節點NET1通過第三PMOS電晶體P3被設定成為電源電壓VDD。基於類似操作，將低準位L的時脈訊號CLK1提供給第五NMOS電晶體N5和第五PMOS電晶體P5的閘極，使第五NMOS電晶體N5關閉且使第五PMOS電晶體P5導通。

第三電容C3的第一端耦接高準位的反相時脈訊號CLK2，之後電容C3被反相時脈訊號CLK2充電。結果，通過第三電容器C3，節點NET3被反相時脈訊號CLK2充電至2VDD的電壓準位。

之後，向第一端耦接電源電壓VDD的第四NMOS電晶體N4的閘極提供2VDD的電壓準位，使第四NMOS電晶體N4導通。結果，節點NET2變為VDD的電壓準位。

然後，參照圖4和圖5說明升壓過程；即，升壓時脈產生器100的輸出是三倍時脈訊號TCLK(3VDD)。如圖4所示，時脈訊號CLK1從低準位L轉態高準位H。由於延遲單元D1，反相時脈訊號CLK2變為低準位L後，第一反相器I1的輸出變為高準位H之前，存在時間差。在此期間，第四NMOS電晶體N4和第三PMOS電晶體P3關閉，具體操作請參考圖4 和以下說明。時脈訊號CLK1(高準位H)提供給第三升壓單元106的第五NMOS電晶體N5和第五PMOS電晶體P5的閘極。藉此，第五NMOS電晶體N5導通，第五PMOS電晶體P5關閉。結果，節點PRE3被下拉至接地(低準位L)，使得第六PMOS電晶體P6導通。因此，節點NET3的電壓準位變為VDD。結果，第四NMOS電晶體N4關閉。此外，反相時脈訊號CLK2(低準位L)被提供給第一升壓單元102的第二NMOS電晶體N2和第二PMOS電晶體P2的閘極，因此第二PMOS電晶體P2導通，使得節點PRE1的電壓準位由低準位L變成VDD。結果，第三PMOS電晶體P3關閉。

之後，如圖5所示，第一反相器I1的輸出延遲時脈訊號SCLK由低準位轉態為高準位H，從而對第一電容C1進行充電。結果，節點NET1的電壓準位從VDD變為2VDD。同時，由於反相時脈訊號CLK2(低準位L) 被提供給第二NMOS電晶體N2和第二PMOS電晶體P2的閘極，以導通第二PMOS電晶體P2。結果，節點PRE1(或第三PMOS電晶體P3的閘極)的電壓準位由VDD變為2VDD。

此外，反相時脈訊號CLK2(低準位L)被提供給第一PMOS電晶體P1和第一NMOS電晶體N1的閘極，以導通第一PMOS電晶體P1並關閉第一NMOS電晶體N1。由於節點NET1的電壓準位由VDD變為2DD，第一升壓單元102可輸出雙倍時脈訊號WCLK。然後，雙倍時脈訊號WCLK被提供給第二升壓單元104的第二電容器C2。

經過上述操作後，電容C2被雙倍時脈訊號WCLK充電至2VDD。結果，節點NET2的電壓準位從VDD變成3VDD。同時，由於反相時脈訊號CLK2的低準位L，第三NMOS電晶體N3關閉並且第四PMOS電晶體P4導通。因此，第二升壓單元104可以輸出三倍時脈訊號TCLK。

如上所述，通過本發明的第一至第三升壓單元102、104、106，可以有效地產生具有3倍電源電壓(3VDD)之時脈訊號。因為最高電壓可達3VDD，故可以有效地改善電荷泵之電力耗損的問題。

圖6示出了根據本發明另一實施例的升壓時脈產生器的電路示意圖。圖6所示的升壓時脈產生器為圖2之升壓時脈產生器的一種應用。

如圖6所示，升壓時脈產生器200包括第一升壓單元102和多個第二升壓單元104a、104b等(在此，以兩個第二升壓單元作為說明例)。第二升壓單元104a、104b是串聯連接，其中前一個第二升壓單元的輸出被提供給後面的第二升壓單元。

此外，多個第二升壓單元104a、104b等的架構基本上是相同的，故第二升壓單元104b還可以更包括第三升壓單元106b。第二升壓單元104b同樣是包括電容C4、C5、PMOS電晶體P7、P8、P9和NMOS電晶體N6、N7、N8，與第二升壓單元104a和第三升壓單元106a相同。第二升壓單元104b和第三升壓單元106b的操作也與第二升壓單元104a和第三升壓單元106a相同。

基於圖3至圖5所述的相同操作，升壓時脈產生器200可以提供具有高準位為4VDD(電源電壓VDD的4倍)之時脈訊號。同理，若升壓時脈產生器200具有n個第二升壓單元，則升壓時脈產生器200可提供高準位為(n+2)VDD(電源電壓VDD的(n+2)倍)的時脈訊號。

如上所述，通過本發明的升壓時脈產生器，通過串接多個第二升壓單元，可以有效地產生具有高於3倍電源電壓之時脈訊號。依據第二升壓單元的串接數n，最高電壓可達(n+2)VDD，故可以更有效地改善電荷泵之電力耗損的問題。

100、200:升壓時脈產生器 102:第一升壓單元 104、104a、104b:第二升壓單元 106、106a、106b:第三升壓單元 VDD:電源電壓 V _TH、V _{TH_N100}:臨界電壓 G11~G14、G100:閘極 S100:源極 N10~N14、N100:電晶體 C1~C5、C11~C14:電容 CK1、CK2:時脈訊號 I1、I2、I10:反相器 NET1~NET3、PRE1~PRE3:節點 N1~N8:NMOS電晶體 P1~P9:PMOS電晶體 CLK1:時脈訊號 CLK2:反相時脈訊號 SCLK:延遲時脈訊號 WCLK:雙倍時脈訊號 TCLK:三倍時脈訊號 D1:延遲單元 DLY1:延遲時間

圖1A和1B例示電荷泵電路，用以描述電力損耗問題。圖2示出了根據本發明一實施例的升壓時脈產生器的電路示意圖。圖3至圖5圖示了圖2中所示的升壓時脈產生器的操作示意圖。圖6示出了根據本發明另一實施例之升壓時脈產生器的電路示意圖。

100:升壓時脈產生器

102:第一升壓單元

104:第二升壓單元

106:第三升壓單元

VDD:電源電壓

C1~C3:電容

I1、I2:反相器

NET1~NET3、PRE1~PRE3:節點

N1~N5:NMOS電晶體

P1~P6:PMOS電晶體

CLK1:時脈訊號

CLK2:反相時脈訊號

SCLK:延遲時脈訊號

WCLK:雙倍時脈訊號

TCLK:三倍時脈訊號

D1:延遲單元

DLY1:延遲時間

Claims

一種升壓時脈產生器，包括：　　第一升壓單元，耦接電源電壓，接收將時脈訊號反相而產生的反相時脈訊號，用以產生雙倍時脈訊號，其中所述雙倍時脈訊號的高電壓準位為所述電源電壓的2倍；以及第二升壓單元，耦接至所述第一升壓單元，以接收所述雙倍時脈訊號，並且更包括第三升壓單元，且所述第二升壓單元與所述第三升壓單元耦接至所述電源電壓，其中所述第三升壓單元基於所述時脈訊號與所述反相時脈訊號操作，藉此所述第二升壓單元與所述第三升壓單元一起操作，將所述雙倍時脈訊號升壓為三倍時脈訊號，所述三倍時脈訊號之高電壓準位為所述電源電壓的3倍。
如請求項1所述的所述升壓時脈產生器，其中所述第一升壓單元更包括：延遲單元，延遲所述反相時脈訊號；第一反相器，將延遲的所述反相時脈訊號加以反相，並輸出延遲時脈訊號；第一NMOS電晶體，具有閘極、第一端和接地的第二端，其中所述第一端提供所述雙倍時脈訊號；第一PMOS電晶體，具有閘極、第一端以及耦接至所述第一NMOS電晶體之所述第一端的第二端；第一電容，具有第一端，接收所述延遲時脈訊號；及第二端，耦接所述第一PMOS電晶體之所述第一端；第二PMOS電晶體，具有閘極、第一端和耦接至所述第一PMOS電晶體之所述第一端的第二端；第三PMOS電晶體，具有閘極、耦接所述電源電壓的第一端，及耦接所述第一PMOS電晶體之所述第一端的第二端；以及第二NMOS電晶體，具有閘極、耦合至所述第三PMOS電晶體之所述閘極的第一端、及接地的第二端，其中所述第二NMOS電晶體和所述第二PMOS電晶體的所述閘極彼此耦合，以接收所述反相時脈訊號。
如請求項2所述的升壓時脈產生器，其中所述第二升壓單元更包括：第二電容，具有第一端，其耦接至所述第一升壓單元的所述第一NMOS電晶體之所述第一端，以及第二端；第四PMOS電晶體，具有閘極，接收所述反相時脈訊號；第一端，耦接所述第二電容之所述第二端；及第二端；第三NMOS電晶體，具有閘極，耦接至所述第四PMOS電晶體之所述閘極，接收所述反相時脈訊號；第一端，耦接至所述第四PMOS電晶體之所述第二端；及接地的第二端；以及第四NMOS電晶體，具有閘極，耦接到所述第三升壓單元的輸出；第一端，耦接至所述電源電壓；及第二端，耦接至所述第四PMOS電晶體之所述第一端以及所述第二電容之所述第二端。
如請求項3所述的升壓時脈產生器，其中所述第四NMOS電晶體是本徵NMOS電晶體。
如請求項3所述的升壓時脈產生器，其中所述第三升壓單元更包括：第三電容，具有第一端，接收所述反相時脈訊號；及第二端，耦接至所述第四NMOS電晶體之所述閘極；第五PMOS電晶體，具有閘極、第一端，以及耦接至所述第四NMOS電晶體之所述閘極的第二端；第六PMOS電晶體，具有閘極；第一端，耦接至所述電源電壓；及第二端，耦接至所述第四NMOS電晶體之所述閘極；以及第五NMOS電晶體，具有閘極；第一端，耦接至所述第六PMOS電晶體之所述閘極；及接地的第二端，其中所述第五NMOS電晶體和所述第五PMOS電晶體之所述閘極彼此耦接並且接收所述時脈訊號。
如請求項1所述的升壓時脈產生器，更包括第二反相器，其接收所述時脈訊號，並輸出所述反相時脈訊號至所述第一升壓單元。
一種升壓時脈產生器，包括：第一升壓單元，耦接電源電壓，接收將時脈訊號反相而產生的反相時脈訊號，用以產生雙倍時脈訊號，其中所述雙倍時脈訊號的高電壓準位為所述電源電壓的2倍；以及 N個第二升壓單元，為彼此串聯，其中所述N個第二升壓單元中的第一個耦接至所述第一升壓單元，以接收所述雙倍時脈訊號，其中所述N個第二升壓單元中的每一個還包括對應的第三升壓單元，並且各所述N個第二升壓單元和各所述對應的第三升壓單元分別耦接至所述電源電壓，其中所述對應的第三升壓單元基於所述時脈訊號和所述反相時脈訊號進行操作，使得各所述N個第二升壓單元與所述對應的第三升壓單元一起操作，使得所述N個第二升壓單元中最後一個產生升壓時脈訊號，所述升壓時脈訊號之高準位為所述電源電壓的(N+2)倍。
如請求項7所述的所述升壓時脈產生器，其中所述第一升壓單元更包括：延遲單元，延遲所述反相時脈訊號；第一反相器，將延遲的所述反相時脈訊號加以反相，並輸出延遲時脈訊號；第一NMOS電晶體，具有閘極、第一端和接地的第二端，其中所述第一端提供所述雙倍時脈訊號；第一PMOS電晶體，具有閘極、第一端以及耦接至所述第一NMOS電晶體之所述第一端的第二端；第一電容，具有第一端，接收所述延遲時脈訊號；及第二端，耦接所述第一PMOS電晶體之所述第一端；第二PMOS電晶體，具有閘極、第一端和耦接至所述第一PMOS電晶體之所述第一端的第二端；第三PMOS電晶體，具有閘極、耦接所述電源電壓的第一端，及耦接所述第一PMOS電晶體之所述第一端的第二端；以及第二NMOS電晶體，具有閘極、耦合至所述第三PMOS電晶體之所述閘極的第一端、及接地的第二端，其中所述第二NMOS電晶體和所述第二PMOS電晶體的所述閘極彼此耦合，以接收所述反相時脈訊號。
如請求項8所述的升壓時脈產生器，其中所述N個第二升壓單元的每一個更包括：第二電容，具有第一端，其耦接至所述第一升壓單元的所述第一NMOS電晶體之所述第一端，以及第二端；第四PMOS電晶體，具有閘極，接收所述反相時脈訊號；第一端，耦接所述第二電容之所述第二端；及第二端；第三NMOS電晶體，具有閘極，耦接至所述第四PMOS電晶體之所述閘極，接收所述反相時脈訊號；第一端，耦接至所述第四PMOS電晶體之所述第二端；及接地的第二端；以及第四NMOS電晶體，具有閘極，耦接到所述第三升壓單元的輸出；第一端，耦接至所述電源電壓；及第二端，耦接至所述第四PMOS電晶體之所述第一端以及所述第二電容之所述第二端。
如請求項9所述的升壓時脈產生器，其中所述第四NMOS電晶體是本徵NMOS電晶體。
如請求項9所述的升壓時脈產生器，其中所述對應的第三升壓單元更包括：第三電容，具有第一端，接收所述反相時脈訊號；及第二端，耦接至所述第四NMOS電晶體之所述閘極；第五PMOS電晶體，具有閘極、第一端，以及耦接至所述第四NMOS電晶體之所述閘極的第二端；第六PMOS電晶體，具有閘極；第一端，耦接至所述電源電壓；及第二端，耦接至所述第四NMOS電晶體之所述閘極；以及第五NMOS電晶體，具有閘極；第一端，耦接至所述第六PMOS電晶體之所述閘極；及接地的第二端，其中所述第五NMOS電晶體和所述第五PMOS電晶體之所述閘極彼此耦接並且接收所述時脈訊號。
如請求項7所述的升壓時脈產生器，更包括第二反相器，其接收所述時脈訊號，並輸出所述反相時脈訊號至所述第一升壓單元。