JP5011182B2

JP5011182B2 - チャージポンプ回路

Info

Publication number: JP5011182B2
Application number: JP2008075148A
Authority: JP
Inventors: 隆信鈴木; 進谷田
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2008-03-24
Filing date: 2008-03-24
Publication date: 2012-08-29
Anticipated expiration: 2028-03-24
Also published as: US20120249225A1; US20110115552A1; US20090237148A1; US8248154B2; CN101546955B; JP2009232581A; CN101546955A; US7902909B2

Description

本発明は、コンデンサの充放電によって電圧を生成するチャージポンプ回路に関する。

マイコンチップに搭載されるフラッシュメモリは、動作時に高電圧を使用するために、フラッシュメモリの内部にチャージポンプ回路を備えて昇圧電圧を生成している。チャージポンプ回路の動作時には、外部供給電源に多大な電流消費をもたらし、その電流消費に起因する電磁的妨害（Electro Magnetic Interference；略称：ＥＭＩ）ノイズが、マイコンチップの外部に放出される。

放出されるＥＭＩノイズが大きいと、マイコンチップ周辺の機器に障害をもたらし、特にオーディオ機器などに使用されるＩＣ（Integrated Circuit）では、マイコンチップから放出されるＥＭＩノイズの周波数帯がオーディオ機器の受信周波数帯と重ならないように注意する必要がある。チャージポンプ回路の動作に起因するＥＭＩノイズの周波数成分は、チャージポンプ回路の動作クロック周波数の倍数成分が支配的である。したがってチャージポンプ回路の動作クロック周波数は、ＩＣが使用される環境において制限されるべき周波数帯を考慮して設定される。

特許文献１に開示される電源回路では、コンパレータが基準電圧以上であることを一旦検出すると、クロック信号の１パルス内ではそれ以降のコンパレータ出力によってスイッチ動作をしないようにしている。これによって、チャージポンプが高周波で動作することを抑え、ノイズの発生を防止している。

特開２００５−２０９７１号公報

従来技術のチャージポンプ回路の構成では、チャージポンプ回路が非活性状態から活性状態に変化するときに、クロック信号に同期せずに動作する期間が存在する。このクロック信号に同期せずに動作する期間には、チャージポンプ回路の動作クロック周波数に無関係な周波数成分のＥＭＩノイズが発生し、前記動作クロック周波数に無関係な周波数成分が、ＩＣの使用される環境において制限されるべき周波数帯に該当すると、ＩＣの動作に障害をもたらすので好ましくない。

本発明は、非活性状態から活性状態に変化するときに、動作クロック周波数に無関係な周波数成分のＥＭＩノイズが発生することを抑制することができるチャージポンプ回路を提供することを目的とする。

本発明のチャージポンプ回路は、直列に接続される複数の電荷転送素子および前記複数の電荷転送素子間の接続路に介挿される複数の容量素子を備え、隣接する容量素子を交互に充放電することによって、外部電源から電荷転送素子に供給される外部電源電圧を昇圧して、外部電源電圧よりも高い昇圧電圧を出力するチャージポンプ回路本体と、チャージポンプ回路本体から出力される昇圧電圧と予め定める基準電圧とを比較して、比較結果に応じたレベル検出信号を出力するレベル検出回路と、レベル検出回路から出力されるレベル検出信号に応じて、クロック信号を出力するオシレータ回路と、レベル検出回路から出力されるレベル検出信号を、オシレータ回路から出力されるクロック信号に同期させた同期化検出信号を出力する検出信号同期化回路とを備え、チャージポンプ回路本体の各容量素子は、オシレータ回路から出力されるクロック信号と、検出信号同期化回路から出力される同期化検出信号とに応じて、充放電されることを特徴とする。

また本発明のチャージポンプ回路は、直列に接続される複数の電荷転送素子および前記複数の電荷転送素子間の接続路に介挿される複数の容量素子を備え、隣接する容量素子を交互に充放電することによって、外部電源から電荷転送素子に供給される外部電源電圧を昇圧して、外部電源電圧よりも高い昇圧電圧を出力する複数のチャージポンプ回路本体と、前記複数のチャージポンプ回路本体から出力される昇圧電圧と予め定める基準電圧とを比較して、比較結果に応じたレベル検出信号を出力するレベル検出回路と、レベル検出回路から出力されるレベル検出信号に応じて、前記複数のチャージポンプ回路本体にそれぞれ、クロック信号を出力するオシレータ回路と、前記チャージポンプ回路本体と１対１に対応して前記チャージポンプ回路本体と同数が設けられ、レベル検出回路から出力されるレベル検出信号を、オシレータ回路から対応するチャージポンプ回路本体に出力されるクロック信号に同期させた同期化検出信号を出力する複数の検出信号同期化回路とを備え、各チャージポンプ回路本体の各容量素子は、オシレータ回路から出力されるクロック信号と、対応する検出信号同期化回路から出力される同期化検出信号とに応じて、充放電されることを特徴とする。

本発明のチャージポンプ回路によれば、オシレータ回路から出力されるクロック信号と、クロック信号に同期して検出信号同期化回路から出力される同期化検出信号とに応じて、チャージポンプ回路本体の各容量素子が充放電される。これによって、レベル検出信号に応じてチャージポンプ回路本体の動作が非活性状態から活性状態に変化するときに、容量素子が充放電されることを防ぐことができるので、非活性状態から活性状態に変化するときも含めて、チャージポンプ回路本体の動作をクロック信号に同期させることができる。したがって、非活性状態から活性状態に変化するときに、クロック信号に非同期なチャージポンプ回路の動作に起因する動作クロック周波数に無関係な周波数成分のＥＭＩノイズの発生を防止することができる。

本発明のチャージポンプ回路によれば、各チャージポンプ回路本体は、オシレータ回路から出力されるクロック信号と、このクロック信号に同期して、対応する検出信号同期化回路から出力される同期化検出信号とに応じて、各容量素子が充放電される。これによって、レベル検出信号に応じてチャージポンプ回路本体の動作が非活性状態から活性状態に変化するときに、容量素子が充放電されることを防ぐことができるので、非活性状態から活性状態に変化するときも含めて、全てのチャージポンプ回路本体の動作をクロック信号に同期させることができる。したがって、非活性状態から活性状態に変化するときに、クロック信号に非同期なポンプ動作に起因する消費電流ピークの発生および動作クロック周波数に無関係な周波数成分のＥＭＩノイズの発生を防止することができる。

＜第１の前提技術＞
図１は、フラッシュメモリを搭載したマイコンチップ１０を模式的に示す図である。マイコンチップ１０は、フラッシュメモリ１１、チャージポンプ回路１２、電源ピン１３およびＣＰＵコア１４を備えて構成される。チャージポンプ回路１２は、フラッシュメモリ１１内に設けられている。チャージポンプ回路１２が動作することによって、チャージポンプ回路１２に電源電圧を供給する電源ピン１３からマイコンチップ１０の外部に、ＥＭＩノイズが放出される。

チャージポンプ回路１２の動作に起因し、電源ピン１３から放出されるＥＭＩノイズの周波数成分は、チャージポンプ回路１２の動作クロック周波数の倍数成分が支配的であるので、チャージポンプ回路１２の動作クロック周波数は、ＩＣが使用される環境において制限されるべき周波数帯を考慮して設定される。

次に、本発明のチャージポンプ回路を説明する前に、本発明の前提となるチャージポンプ回路２０について説明する。図２は、本発明の前提となるチャージポンプ回路２０の構成を示す図である。チャージポンプ回路２０は、レベル検出回路２１、オシレータ回路２２、チャージポンプ回路本体（以下「ポンプ回路本体」という場合がある）２３を備えて構成される。

レベル検出回路２１は、第１抵抗Ｒ１、第２抵抗Ｒ２およびオペアンプ３０を備えて構成される。第１抵抗Ｒ１の一端は、後述するポンプ回路本体２３と接続され、第１抵抗Ｒ１の他端は、第２抵抗Ｒ２の一端およびオペアンプ３０の反転入力端子に接続されている。第２抵抗Ｒ２の他端は、グランドに接続されている。オペアンプ３０の出力端子は、後述するオシレータ回路２２およびポンプ回路本体２３と接続されている。

オペアンプ３０の反転入力端子には、後述するポンプ回路本体２３で生成される昇圧電圧ＶＰが第１抵抗Ｒ１と第２抵抗Ｒ２との間の分圧点で分圧された電圧（以下「分圧電圧」という）ＶＤＩＶが入力され、オペアンプ３０の非反転入力端子には、基準電圧ＶＲＥＦが入力される。オペアンプ３０は、分圧電圧ＶＤＩＶと基準電圧ＶＲＥＦとを比較し、レベル検出信号（以下、単に「検出信号」という場合がある）ＤＥＴを出力する。さらに具体的に述べると、オペアンプ３０は、ＶＲＥＦ＞ＶＤＩＶであれば、検出信号ＤＥＴとしてハイ（Ｈｉｇｈ；略称：Ｈ）レベルの信号を出力し、ＶＲＥＦ≦ＶＤＩＶであれば、検出信号ＤＥＴとしてロー（Ｌｏｗ；略称：Ｌ）レベルの信号を出力する。オペアンプ３０から出力された検出信号ＤＥＴは、後述するオシレータ回路２２およびポンプ回路本体２３に与えられる。

オシレータ回路２２は、第１インバータ４０、第２インバータ４１、第３インバータ４２、第４インバータ４３およびＭＯＳトランジスタ４４を備えて構成される。第１，第３および第４インバータ４０，４２，４３は、インバータによって構成され、第２インバータ４１は、クロックドインバータによって構成される。オシレータ回路２２では、３段のインバータ、すなわち第２〜第４インバータ４１〜４３によってリングオシレータを構成している。第２〜第４インバータ４１〜４３は、それぞれ直列に接続され、リングオシレータを構成する１段目の第２インバータ４１の入力端子と３段目の第４インバータ４３の出力端子とが接続されている。第４インバータ４３の出力端子は、後述するポンプ回路本体２３と接続されている。ＭＯＳトランジスタ４４は、ＮＭＯＳによって構成される。

第１インバータ４０およびリングオシレータを構成する１段目の第２インバータ４１は、レベル検出回路２１のオペアンプ３０と接続されている。第１インバータ４０は、リングオシレータを構成する１段目の第２インバータ４１およびＭＯＳトランジスタ４４のゲートに接続されている。ＭＯＳトランジスタ４４のドレインは、第２インバータ４１と第３インバータ４２との接続点に接続され、ＭＯＳトランジスタ４４のソースは、グランドに接続されている。

オシレータ回路２２において、第１インバータ４０およびリングオシレータを構成する１段目の第２インバータ４１には、レベル検出回路２１から出力された検出信号ＤＥＴが入力される。検出信号ＤＥＴは、オシレータ回路２２の活性信号として機能する。第２インバータ４１には、第１インバータ４０から出力された前記検出信号ＤＥＴの反転信号および第４インバータ４３からの出力信号が入力される。ＭＯＳトランジスタ４４のゲートには、第１インバータ４０から出力された前記検出信号ＤＥＴの反転信号が入力される。

オシレータ回路２２では、リングオシレータがポンプ回路本体２３の動作周波数に相当する周波数で発振し、リングオシレータを構成する第４インバータ４３からクロック信号ＣＬＫを出力する。第４インバータ４３から出力されたクロック信号ＣＬＫは、第２インバータ４１およびポンプ回路本体２３に与えられる。

ポンプ回路本体２３は、２段構成のポンプ回路であり、インバータ５０、第１ポンプドライバ５１、第２ポンプドライバ５２、第１ポンプ容量５３、第２ポンプ容量５４、第１転送ＭＯＳトランジスタ５５、第２転送ＭＯＳトランジスタ５６および第３転送ＭＯＳトランジスタ５７を備えて構成される。第１および第２ポンプドライバ５１，５２は、論理積（ＡＮＤ）回路によって構成される。容量素子である第１および第２ポンプ容量５３，５４は、コンデンサによって構成される。電荷転送素子である第１〜第３転送ＭＯＳトランジスタ５５〜５７は、ＮＭＯＳによって構成される。

インバータ５０の入力端子は、オシレータ回路２２の第４インバータ４３の出力端子と接続され、インバータ５０の出力端子は、第１ポンプドライバ５１の入力端子と接続される。第１ポンプドライバ５１の入力端子は、レベル検出回路２１のオペアンプ３０の出力端子と接続されている。第１ポンプドライバ５１の出力端子は、第１ポンプ容量５３の一端と接続されている。

第２ポンプドライバ５２の入力端子は、オシレータ回路２２の第４インバータ４３の出力端子およびレベル検出回路２１のオペアンプ３０の出力端子と接続されている。第２ポンプドライバ５２の出力端子は、第２ポンプ容量５４の一端と接続されている。第１および第２ポンプドライバ５１，５２には、外部電源がそれぞれ接続されている。

ポンプ回路本体２３では、ゲートがドレインにダイオード接続された複数個、ここでは３個のＭＯＳトランジスタ、具体的には第１〜第３転送ＭＯＳトランジスタ５５〜５７が直列に接続されている。第１転送ＭＯＳトランジスタ５５のドレインは、外部電源ＶＰＰに接続されている。第３転送ＭＯＳトランジスタ５７のソースは、レベル検出回路２１の第１抵抗Ｒ１に接続されている。第１ポンプ容量５３の他端は、第１ポンプノードＰ１に接続され、第２ポンプ容量５４の他端は、第２ポンプノードＰ２に接続されている。ここで、第１ポンプノードＰ１は、第１転送ＭＯＳトランジスタ５５のソースと第２転送ＭＯＳトランジスタ５６のドレインとの接続点である。第２ポンプノードＰ２は、第２転送ＭＯＳトランジスタ５６のソースと第３転送ＭＯＳトランジスタ５７のドレインとの接続点である。

ポンプ回路本体２３において、インバータ５０および第２ポンプドライバ５２には、オシレータ回路２２から出力されたクロック信号ＣＬＫが入力される。第１および第２ポンプドライバ５１，５２には、レベル検出回路２１から出力された検出信号ＤＥＴが、各ポンプドライバ５１，５２の活性信号として機能するポンプ活性信号ＰＥＮとして入力される。さらに第１ポンプドライバ５１には、インバータ５０から出力される前記クロック信号ＣＬＫの反転信号が入力される。第１ポンプドライバ５１は、インバータ５０から与えられる前記クロック信号ＣＬＫの反転信号と、前記レベル検出回路２１のオペアンプ３０から与えられる検出信号ＤＥＴとの論理積を演算し、その演算結果を表す信号を出力する。第２ポンプドライバ５２は、前記オシレータ回路２２の第４インバータ４３から与えられるクロック信号ＣＬＫと、前記レベル検出回路２１のオペアンプ３０から与えられる検出信号ＤＥＴとの論理積を演算し、その演算結果を表す信号を出力する。

このようにポンプ回路本体２３では、第１および第２ポンプドライバ５１，５２によって、クロック信号ＣＬＫに同期させて第１ポンプ容量５３と第２ポンプ容量５４とを交互に充放電するように構成されている。これによって、外部電源ＶＰＰから第１〜第３転送ＭＯＳトランジスタ５５〜５７を昇圧しながら電荷を転送し、昇圧電圧ＶＰを生成している。ポンプ回路本体２３で生成された昇圧電圧ＶＰは、第３転送ＭＯＳトランジスタ５７のソースから、チャージポンプ回路１２の外部に出力されるとともに、レベル検出回路２１に与えられる。

図３は、図２のチャージポンプ回路２０の動作タイミングを示すタイミングチャートである。時刻Ｔ１０において、レベル検出回路２１が、昇圧電圧ＶＰのレベルが予め定める検出レベルＬｄ未満であることを検出すると、検出信号ＤＥＴが活性、すなわち検出信号ＤＥＴがＬレベルからＨレベルに変化し、これを受けてポンプ回路本体２３とオシレータ回路２２とが活性状態になる。これによってポンプ回路本体２３では、第１ポンプドライバ５１の出力Ｎ１がＬレベルからＨレベルに変化し、第１ポンプノードＰ１のレベルが上昇する。そして第２転送ＭＯＳトランジスタ５６が導通して第１ポンプノードＰ１から第２ポンプノードＰ２に電荷が転送され、第２ポンプノードＰ２のレベルが上昇し、第１ポンプノードＰ１のレベルが低下する。オシレータ回路２２は、活性されてからクロック信号ＣＬＫを出力するまでに遅延時間Ｔ２を要する。

時刻Ｔ１０から遅延時間Ｔ２が経過した後の時刻Ｔ１１において、クロック信号ＣＬＫがＬレベルからＨレベルに変化すると、第２ポンプドライバ５２の出力Ｎ２がＬレベルからＨレベルに変化し、第２ポンプノードＰ２のレベルが上昇する。そして第３転送ＭＯＳトランジスタ５７が導通して第２ポンプノードＰ２から電荷が転送され、昇圧電圧ＶＰのレベルが上昇し、第２ポンプノードＰ２のレベルが低下する。

同時に時刻Ｔ１１において、第１ポンプドライバ５１の出力Ｎ１は、ＨレベルからＬレベルに変化し、第１ポンプノードＰ１のレベルが低下する。そして第１転送ＭＯＳトランジスタ５５が導通して外部電源ＶＰＰから第１ポンプノードＰ１に電荷が転送され、第１ポンプノードＰ１のレベルが上昇する。

次に時刻Ｔ１２において、クロック信号ＣＬＫがＨレベルからＬレベルに変化すると、第１ポンプドライバ５１の出力Ｎ１がＬレベルからＨレベルに変化し、同時に第２ポンプドライバ５２の出力Ｎ２がＨレベルからＬレベルに変化する。そして第１ポンプノードＰ１のレベルが上昇し、第２ポンプノードＰ２のレベルが低下し、第２転送ＭＯＳトランジスタ５６が導通して第１ポンプノードＰ１から第２ポンプノードＰ２に電荷が転送され、第２ポンプノードＰ２のレベルが上昇し、第１ポンプノードＰ１のレベルが低下する。その後は、昇圧電圧ＶＰのレベルが予め定める検出レベルＬｄに到達するまで、時刻Ｔ１１および時刻Ｔ１２における動作を繰り返す。

時刻Ｔ１４において、レベル検出回路２１が、昇圧電圧ＶＰのレベルが予め定める検出レベルＬｄ以上であることを検出すると、検出信号ＤＥＴが非活性、すなわち検出信号ＤＥＴがＨレベルからＬレベルになり、これを受けてポンプ回路本体２３とオシレータ回路２２とが非活性状態になる。

次に時刻Ｔ１５において、レベル検出回路２１が、昇圧電圧ＶＰのレベルが予め定める検出レベルＬｄ未満であることを検出するまで、ポンプ回路本体２３は非活性状態を維持する。このようにポンプ回路本体２３は、時刻Ｔ１０から時刻Ｔ１５までの間に、活性状態と非活性状態とのサイクルを繰り返すことによって、所望の昇圧電圧ＶＰを生成している。

次に、ポンプ回路本体２３が動作するときの外部電源ＶＰＰの消費電流（以下「消費電流」という場合がある）Ｉ＿ＶＰＰについて説明する。外部電源ＶＰＰに大きな消費電流が発生するのは、第１ポンプドライバ５１の出力Ｎ１および第２ポンプドライバ５２の出力Ｎ２が、ＬレベルからＨレベルに変化して、第１ポンプ容量５３または第２ポンプ容量５４を充電するときである。換言すると、図３では、検出信号ＤＥＴが非活性から活性に変化、すなわち検出信号ＤＥＴがＬレベルからＨレベルに変化する時刻Ｔ１０および時刻Ｔ１５と、クロック信号ＣＬＫがＬレベルからＨレベルまたはＨレベルからＬレベルに変化する時刻Ｔ１１、時刻Ｔ１２、時刻Ｔ１３、時刻Ｔ１６および時刻Ｔ１７とに、パルス状の消費電流Ｉ＿ＶＰＰが生じる。

図４は、図２のポンプ回路本体２３における消費電流Ｉ＿ＶＰＰの周波数と消費電流Ｉ＿ＶＰＰの強度との関係を示すグラフである。グラフの横軸は、消費電流Ｉ＿ＶＰＰの周波数（Ｈｚ）を表し、グラフの縦軸は、消費電流Ｉ＿ＶＰＰの強度（ｄｂ）を表す。図４に示すように、消費電流Ｉ＿ＶＰＰは、強度のピークを３つ有している。最も強度が高い周波数は１/Ｔ１であり、ポンプ回路本体２３が動作するクロック信号ＣＬＫの周波数の２倍にあたる。２番目に強度が高い周波数は１/Ｔ０であり、ポンプ回路本体２３が非活性状態に変化してから次に活性状態に変化するまでの間欠時間Ｔ０に由来する成分である。１／Ｔ０は、一般的に低周波である。最も強度が低い周波数は１/Ｔ２であり、これは図３の時刻Ｔ１０から時刻Ｔ１１および時刻Ｔ１５から時刻Ｔ１６までの時間、すなわち検出信号ＤＥＴが非活性状態から活性状態に変化してから、クロック信号ＣＬＫの最初の立上りまでの遅延時間Ｔ２に由来する成分である。この１／Ｔ２は、ポンプ回路本体２３の動作クロック周波数とは無関係の周波数成分であり、ＩＣの使用される環境において制限されるべき周波数帯であった場合は、ＩＣの動作に障害をもたらすので問題となる。

１/Ｔ２の周波数成分が発生するのは、図３において時刻Ｔ１０および時刻Ｔ１５においてで、検出信号ＤＥＴが活性されると同時に第１ポンプドライバ５１の出力Ｎ１がＬレベルからＨレベルに変化するためである。すなわち時刻Ｔ１０および時刻Ｔ１５において、ポンプ回路本体２３はクロック信号ＣＬＫと同期しない動作をしており、これがクロック周波数とは無関係の周波数成分を発生させる要因である。そこで本発明のチャージポンプ回路では、図５に示す構成を採用している。

＜第１の実施の形態＞
図５は、本発明の第１の実施の形態であるチャージポンプ回路６０の構成を示す図である。図５に示すチャージポンプ回路６０の構成および機能は、前述の図２に示すチャージポンプ回路２０の構成および機能と類似しているので、異なる部分についてのみ説明し、対応する部分には同一の参照符を付して共通する説明を省略する。

チャージポンプ回路６０は、レベル検出回路２１、オシレータ回路２２、ポンプ回路本体２３および検出信号同期化回路７０を備えて構成される。検出信号同期化回路７０は、ＲＳフリップフロップ（以下「ＲＳＦＦ」という場合がある）７１および同期化用インバータ７２を備える。検出信号同期化回路７０は、レベル検出回路２１から出力された検出信号ＤＥＴに基づいて、ポンプ回路本体２３の活性タイミングを、オシレータ回路２２から出力されるクロック信号ＣＬＫに同期させた信号（以下「同期化検出信号ＤＥＴＳＹＮＣ」という）を生成し、生成した同期化検出信号ＤＥＴＳＹＮＣをポンプ回路本体２３に、ポンプ活性信号ＰＥＮとして与える。

ＲＳＦＦ７１のセット端子Ｓは、オシレータ回路２２の第４インバータ４３の出力端子と、ポンプ回路本体２３のインバータ５０の入力端子および第２ポンプドライバ５２の入力端子との接続点に接続されている。ＲＳＦＦ７１のリセット端子／Ｒは、レベル検出回路２１のオペアンプ３０の出力端子と、オシレータ回路２２の第１インバータ４０の入力端子との接続点に接続されている。ＲＳＦＦ７１の反転出力端子／Ｑは、同期化用インバータ７２の入力端子に接続されている。同期化用インバータ７２の出力端子は、ポンプ回路本体２３の第２ポンプドライバ５２の入力端子に接続されている。

前述の図２に示すチャージポンプ回路２０では、レベル検出回路２１のオペアンプ３０から出力された検出信号ＤＥＴが、ポンプ回路本体２３の第１および第２ポンプドライバ５１，５２にポンプ活性信号ＰＥＮとして入力されているが、図５に示す本実施の形態のチャージポンプ回路６０では、レベル検出回路２１のオペアンプ３０から出力された検出信号ＤＥＴが、ＲＳＦＦ７１のリセット端子／Ｒに入力される。

またチャージポンプ回路６０では、オシレータ回路２２の第４インバータ４３から出力されたクロック信号ＣＬＫが、ポンプ回路本体２３のインバータ５０および第２ポンプドライバ５２に入力されるとともに、検出信号同期化回路７０のＲＳＦＦ７１のセット端子Ｓに入力される。

検出信号同期化回路７０のＲＳＦＦ７１の反転出力端子／Ｑから出力された信号は、同期化用インバータ７２によって論理が反転され、その論理が反転された信号が、同期化検出信号ＤＥＴＳＹＮＣとなる。同期化検出信号ＤＥＴＳＹＮＣは、ポンプ回路本体２３の第１および第２ポンプドライバ５１，５２に、各ポンプドライバ５１，５２の活性信号として機能するポンプ活性信号ＰＥＮとして入力される。

図６は、検出信号同期化回路７０の真理値表を示す図である。図７は、検出信号同期化回路７０の動作タイミングを示すタイミングチャートである。検出信号同期化回路７０では、ＲＳＦＦ７１のリセット端子／Ｒに入力される検出信号ＤＥＴがＬレベルであれば、ＲＳＦＦ７１のセット端子Ｓに入力されるクロック信号ＣＬＫに関わらず、同期化用インバータ７２から出力される同期化検出信号ＤＥＴＳＹＮＣは、Ｌレベルとなる。また検出信号ＤＥＴがＨレベルでかつクロック信号ＣＬＫがＨレベルであれば、同期化検出信号ＤＥＴＳＹＮＣは、Ｈレベルとなる。また検出信号ＤＥＴがＨレベルでかつクロック信号ＣＬＫがＬレベルであれば、同期化検出信号ＤＥＴＳＹＮＣは、前状態保持となる。

このように、検出信号同期化回路７０から出力される同期化検出信号ＤＥＴＳＹＮＣは、図６に示される真理値表に従って、検出信号ＤＥＴおよびクロック信号ＣＬＫに基づいて生成される。図７において、まず時刻Ｔ２０における検出信号ＤＥＴの立上り時は、クロック信号ＣＬＫがＬレベルであるので、同期化検出信号ＤＥＴＳＹＮＣは、前状態のＬを保持する。次に、時刻Ｔ２１におけるクロック信号ＣＬＫの立上り時は、検出信号ＤＥＴがＨレベルであるので、同期化検出信号ＤＥＴＳＹＮＣは、Ｈレベルにセットされる。そして、時刻Ｔ２４における検出信号ＤＥＴの立下り時は、同期化検出信号ＤＥＴＳＹＮＣは、Ｌレベルにリセットされる。以上のように、同期化検出信号ＤＥＴＳＹＮＣの立上りは、クロック信号ＣＬＫの立上りに同期する。

図８は、図５のチャージポンプ回路６０の動作タイミングを示すタイミングチャートである。図９は、図５のポンプ回路本体２３における消費電流Ｉ＿ＶＰＰの周波数と消費電流Ｉ＿ＶＰＰの強度との関係を示すグラフである。グラフの横軸は、消費電流Ｉ＿ＶＰＰの周波数（Ｈｚ）を表し、グラフの縦軸は、消費電流Ｉ＿ＶＰＰの強度（ｄｂ）を表す。

まず時刻Ｔ３０において、レベル検出回路２１が、昇圧電圧ＶＰのレベルが予め定める検出レベルＬｄ未満であることを検出すると、検出信号ＤＥＴが活性、すなわち検出信号ＤＥＴがＬレベルからＨレベルに変化し、これを受けてオシレータ回路２２が活性状態になる。検出信号同期化回路７０から出力される同期化検出信号ＤＥＴＳＹＮＣは、Ｌレベルであるので、この時刻Ｔ３０の時点ではポンプ回路本体２３は活性状態にならない。

オシレータ回路２２は、活性状態に変化してからクロック信号ＣＬＫを出力するまでに遅延時間を要する。時刻Ｔ３１において、クロック信号ＣＬＫがＬレベルからＨレベルに変化すると、同期化検出信号ＤＥＴＳＹＮＣがＬレベルからＨレベルに変化する。これを受けてポンプ回路本体２３は活性状態になり、以降クロック信号ＣＬＫに同期して動作する。

時刻Ｔ３４において、レベル検出回路２１が、昇圧電圧ＶＰのレベルが予め定める検出レベルＬｄ以上であることを検出すると、検出信号ＤＥＴが非活性、すなわち検出信号ＤＥＴがＨレベルからＬレベルになり、オシレータ回路２２が停止する。また同時に、同期化検出信号ＤＥＴＳＹＮＣがＨレベルからＬレベルになり、ポンプ回路本体２３が非活性状態になる。

次に時刻Ｔ３５において、レベル検出回路１１１が、昇圧電圧ＶＰのレベルが予め定める検出レベルＬｄ未満であることを検出するまで、ポンプ回路本体２３は非活性状態を維持する。

以上のように本実施の形態では、ポンプ回路本体２３に供給するポンプ活性信号として、ポンプ動作用のクロック信号ＣＬＫに同期させた同期化検出信号を用いる。つまり、ポンプ回路本体２３の第１ポンプ容量５３および第２ポンプ容量５４は、オシレータ回路２１から出力されるクロック信号と、クロック信号に同期して検出信号同期化回路７０から出力される同期化検出信号とに応じて、充放電される。

これによって、検出信号に応じてポンプ回路本体２３の動作が非活性状態から活性状態に変化するときに、第１および第２ポンプドライバ５１，５２を介して第１および第２ポンプ容量５３，５４が充放電されることを防ぐことができるので、非活性状態から活性状態に変化するときも含めて、ポンプ回路本体２３の動作をクロック信号に同期させることができる。つまり、ポンプ回路本体２３を、非活性状態から活性状態に変化するときも含めて、完全にクロック信号に同期して動作させることができる。

したがって、非活性状態から活性状態に変化するときに、クロック信号に非同期なポンプ回路本体の動作に起因する動作クロック周波数に無関係な周波数成分のＥＭＩノイズの発生を防止することができる。

具体的に述べると、図８に示すように、本実施の形態では、外部電源ＶＰＰの消費電流Ｉ＿ＶＰＰには、従来の検出信号ＤＥＴをポンプ活性信号に用いた構成において非活性状態から活性状態に変化するときに生じていたクロック信号ＣＬＫに非同期な消費電流パルスは存在せず、クロック信号ＣＬＫの立上り、立下りの両エッジに同期した消費電流パルスのみが存在する。

したがって、図９のようにＩ＿ＶＰＰの強度のピークは、クロック信号ＣＬＫの周波数に由来する周波数１/Ｔ１およびポンプの間欠時間Ｔ０に由来する周波数１/Ｔ０のみであり、従来の問題であった非活性状態から活性状態への変化時のクロック信号ＣＬＫに非同期なポンプ回路本体の動作に起因する周波数成分１/Ｔ２は生じないことがわかる。

また本実施の形態では、検出信号同期化回路７０は、ＲＳＦＦ７１を備えており、ＲＳＦＦ７１のリセット端子／Ｒには、レベル検出回路２１から出力されるレベル検出信号が与えられ、セット端子Ｓには、オシレータ回路２２から出力されるクロック信号が与えられ、反転出力端子／Ｑから同期化検出信号が出力される。つまり、同期化検出信号は、レベル検出回路２１から出力されるレベル検出信号を/Ｒ入力、オシレータ回路２２から出力されるクロック信号をＳ入力とするＲＳフリップフロップの/Ｑ出力の反転信号として生成される。

これによって、レベル検出信号に応じてポンプ回路本体２３の動作が非活性状態から活性状態に変化するときも含めて、ポンプ回路本体２３の動作をクロック信号に同期させることのできるチャージポンプ回路６０を実現することができる。

また本実施形態のようにＲＳＦＦ７１を用いることによって、後述するＤフリップフロップ７５を用いる場合に比べて、少ない素子数で検出信号同期化回路７０を実現することができるので、チャージポンプ回路６０を小形化することが可能である。

＜第２の実施の形態＞
次に、本発明の第２の実施の形態のチャージポンプ回路について説明する。本実施の形態のチャージポンプ回路の構成および機能は、前述の図５に示すチャージポンプ回路６０の構成および機能と類似しているので、異なる部分についてのみ説明し、対応する部分には同一の参照符を付して共通する説明を省略する。

図１０は、Ｄフリップフロップ７５を示す図である。前述の第１の実施の形態のチャージポンプ回路６０では、検出信号同期化回路７０を、ＲＳＦＦ７１および同期化用インバータ７２によって構成しているが、本実施の形態のチャージポンプ回路では、検出信号同期化回路を、Ｄフリップフロップ７５によって構成している。

Ｄフリップフロップ（以下「ＤＦＦ」という場合がある）７５のデータ入力端子Ｄおよびリセット端子／Ｒは、レベル検出回路２１のオペアンプ３０の出力端子と、オシレータ回路２２の第１インバータ４０の入力端子との接続点にそれぞれ接続されている。ＤＦＦ７５のクロック入力端子ＣＫは、オシレータ回路２２の第４インバータ４３の出力端子と、ポンプ回路本体２３のインバータ５０の入力端子および第２ポンプドライバ５２の入力端子との接続点に接続されている。ＤＦＦ７５の出力端子Ｑは、ポンプ回路本体２３の第１および第２ポンプドライバ５１，５２の入力端子に接続されている。

ＤＦＦ７５のデータ入力端子Ｄおよびリセット端子／Ｒには、レベル検出回路２１のオペアンプ３０から出力された検出信号ＤＥＴが入力される。ＤＦＦ７５のクロック入力端子ＣＫには、オシレータ回路２２の第４インバータ４３から出力されたクロック信号ＣＬＫが入力される。ＤＦＦ７５の出力端子Ｑからは、同期化検出信号ＤＥＴＳＹＮＣが出力される。

ＤＦＦ７５の動作タイミングのタイミングチャートは、前述の図７に示される検出信号同期化回路７０の動作タイミングのタイミングチャートと同一である。したがって検出信号同期化回路を、ＤＦＦ７５によって構成した場合でも、前述の第１の実施の形態と同様に、同期化検出信号ＤＥＴＳＹＮＣの立上りは、クロック信号ＣＬＫの立上りに同期する。

以上のように本実施の形態では、検出信号同期化回路は、ＤＦＦ７５によって構成されており、ＤＦＦ７５のデータ入力端子Ｄおよびリセット端子／Ｒには、レベル検出回路２１から出力されるレベル検出信号が与えられ、クロック入力端子ＣＫには、オシレータ回路２２から出力されるクロック信号が与えられ、出力端子Ｑから同期化検出信号が出力される。つまり、同期化検出信号は、レベル検出回路２１から出力されるレベル検出信号をＤ入力かつ/Ｒ入力、オシレータ回路２２から出力されるクロック信号をＣＫ入力とするＤフリップフロップのＱ出力として生成される。これによって、レベル検出信号に応じてポンプ回路本体２３の動作が非活性状態から活性状態に変化するときも含めて、ポンプ回路本体２３の動作をクロック信号に同期させることのできるチャージポンプ回路を実現することができる。

＜第２の前提技術＞
前述の実施の形態において、ポンプ回路本体２３の動作時に、外部電源ＶＰＰの消費電流Ｉ＿ＶＰＰのピーク値を抑えるために、複数のポンプ回路本体２３を備える構成にして、それぞれのポンプ回路本体２３を、位相をずらしたクロック信号で動作させる手法がある。このような手法を用いた本発明のチャージポンプ回路を説明する前に、本発明の前提となるチャージポンプ回路８０について説明する。

図１１は、本発明の前提となるチャージポンプ回路８０の構成を示す図である。図１１に示すチャージポンプ回路８０の構成および機能は、図２に示すチャージポンプ回路２０の構成および機能と類似しているので、異なる部分についてのみ説明し、対応する部分には同一の参照符を付して共通する説明を省略する。

チャージポンプ回路８０は、レベル検出回路２１、オシレータ回路２２、第１ポンプ回路本体２３Ａ、第２ポンプ回路本体２３Ｂおよび第３ポンプ回路本体２３Ｃを備えて構成される。第１ポンプ回路本体２３Ａは、２段構成のポンプ回路であり、インバータ５０ａ、第１ポンプドライバ５１ａ、第２ポンプドライバ５２ａ、第１ポンプ容量５３ａ、第２ポンプ容量５４ａ、第１転送ＭＯＳトランジスタ５５ａ、第２転送ＭＯＳトランジスタ５６ａおよび第３転送ＭＯＳトランジスタ５７ａを備えて構成される。容量素子である第１および第２ポンプ容量５３ａ，５４ａは、コンデンサによって構成される。電荷転送素子である第１〜第３転送ＭＯＳトランジスタ５５ａ〜５７ａは、ＮＭＯＳによって構成される。

第２ポンプ回路本体２３Ｂは、２段構成のポンプ回路であり、インバータ５０ｂ、第１ポンプドライバ５１ｂ、第２ポンプドライバ５２ｂ、第１ポンプ容量５３ｂ、第２ポンプ容量５４ｂ、第１転送ＭＯＳトランジスタ５５ｂ、第２転送ＭＯＳトランジスタ５６ｂおよび第３転送ＭＯＳトランジスタ５７ｂを備えて構成される。容量素子である第１および第２ポンプ容量５３ｂ，５４ｂは、コンデンサによって構成される。電荷転送素子である第１〜第３転送ＭＯＳトランジスタ５５ｂ〜５７ｂは、ＮＭＯＳによって構成される。

第３ポンプ回路本体２３Ｃは、２段構成のポンプ回路であり、インバータ５０ｃ、第１ポンプドライバ５１ｃ、第２ポンプドライバ５２ｃ、第１ポンプ容量５３ｃ、第２ポンプ容量５４ｃ、第１転送ＭＯＳトランジスタ５５ｃ、第２転送ＭＯＳトランジスタ５６ｃおよび第３転送ＭＯＳトランジスタ５７ｃを備えて構成される。容量素子である第１および第２ポンプ容量５３ｃ，５４ｃは、コンデンサによって構成される。電荷転送素子である第１〜第３転送ＭＯＳトランジスタ５５ｃ〜５７ｃは、ＮＭＯＳによって構成される。

第１〜第３ポンプ回路本体２３Ａ〜２３Ｃを構成するインバータ５０ａ〜５０ｃ、第１ポンプドライバ５１ａ〜５１ｃ、第２ポンプドライバ５２ａ〜５２ｃ、第１ポンプ容量５３ａ〜５３ｃ、第２ポンプ容量５４ａ〜５４ｃ、第１転送ＭＯＳトランジスタ５５ａ〜５５ｃ、第２転送ＭＯＳトランジスタ５６ａ〜５６ｃおよび第３転送ＭＯＳトランジスタ５７ａ〜５７ｃは、図２のポンプ回路本体２３を構成するインバータ５０、第１ポンプドライバ５１、第２ポンプドライバ５２、第１ポンプ容量５３、第２ポンプ容量５４、第１転送ＭＯＳトランジスタ５５、第２転送ＭＯＳトランジスタ５６および第３転送ＭＯＳトランジスタ５７とそれぞれ同様の機能を有し、同様に動作する。

オシレータ回路２２の第２インバータ４１の出力端子は、第１ポンプ回路本体２３Ａのインバータ５０ａの入力端子および第２ポンプドライバ５２ａの入力端子に接続されている。またオシレータ回路２２の第３インバータ４２の出力端子は、第２ポンプ回路本体２３Ｂのインバータ５０ｂの入力端子および第２ポンプドライバ５２ｂの入力端子に接続されている。またオシレータ回路２２の第４インバータ４３の出力端子は、第３ポンプ回路本体２３Ｃのインバータ５０ｃの入力端子および第２ポンプドライバ５２ｃの入力端子に接続されている。

レベル検出回路２１のオペアンプ３０の出力端子は、オシレータ回路２２に接続されるとともに、第１〜第３ポンプ回路本体２３Ａ〜２３Ｃにおける第１ポンプドライバ５１ａ〜５１ｃの各入力端子および第２ポンプドライバ５２ａ〜５２ｃの各入力端子にそれぞれ接続されている。第１〜第３ポンプ回路本体２３Ａ〜２３Ｃにおける第３転送ＭＯＳトランジスタ５７ａ〜５７ｃの各ソースは、レベル検出回路２１の第１抵抗Ｒ１に共通に接続されている。

オシレータ回路２２の第２インバータ４１の出力端子からは第１クロック信号ＣＬＫ１が出力され、第１ポンプ回路本体２３Ａのインバータ５０ａおよび第２ポンプドライバ５２ａにそれぞれ入力される。オシレータ回路２２の第３インバータ４２の出力端子からは第２クロック信号ＣＬＫ２が出力され、第２ポンプ回路本体２３Ｂのインバータ５０ｂおよび第２ポンプドライバ５２ｂにそれぞれ入力される。オシレータ回路２２の第４インバータ４３の出力端子からは第３クロック信号ＣＬＫ３が出力され、第３ポンプ回路本体２３Ｃのインバータ５０ｃおよび第２ポンプドライバ５２ｃにそれぞれ入力される。第１クロック信号ＣＬＫ１と第３クロック信号ＣＬＫ３とは、同相の信号であり、第２クロック信号ＣＬＫ２は、第１および第３クロック信号ＣＬＫ１，ＣＬＫ３とは逆相の信号である。

第１ポンプ回路本体２３Ａの第１および第２ポンプドライバ５１ａ，５２ａには、レベル検出回路２１のオペアンプ３０から出力された検出信号ＤＥＴが、各ポンプドライバ５１ａ，５２ａの活性信号として機能する第１ポンプ活性信号ＰＥＮ１として入力される。第２ポンプ回路本体２３Ｂの第１および第２ポンプドライバ５１ｂ，５２ｂには、レベル検出回路２１のオペアンプ３０から出力された検出信号ＤＥＴが、各ポンプドライバ５１ｂ，５２ｂの活性信号として機能する第２ポンプ活性信号ＰＥＮ２として入力される。第３ポンプ回路本体２３Ｃの第１および第２ポンプドライバ５１ｃ，５２ｃには、レベル検出回路２１のオペアンプ３０から出力された検出信号ＤＥＴが、各ポンプドライバ５１ｃ，５２ｃの活性信号として機能する第３ポンプ活性信号ＰＥＮ３として入力される。

第１〜第３ポンプ回路本体２３Ａ〜２３Ｃによって生成された昇圧電圧ＶＰは、第１〜第３ポンプ回路本体２３Ａ〜２３Ｃにおける第３転送ＭＯＳトランジスタ５７ａ〜５７ｃの各ソースから、レベル検出回路２１にそれぞれ与えられる。

図１２は、図１１のチャージポンプ回路８０の動作タイミングを示すタイミングチャートである。時刻Ｔ４０において、レベル検出回路２１が、昇圧電圧ＶＰのレベルが予め定める検出レベルＬｄ未満であることを検出すると、検出信号ＤＥＴが非活性から活性、すなわち検出信号ＤＥＴがＬレベルからＨレベルに変化する。これを受けて第１ポンプ回路本体２３Ａの第１ポンプドライバ５１ａ、第２ポンプ回路本体２３Ｂの第２ポンプドライバ５２ｂおよび第３ポンプ回路本体２３Ｃの第１ポンプドライバ５１ｃが動作する。

このように時刻Ｔ４０において、第１〜第３クロック信号ＣＬＫ１〜ＣＬＫ３に非同期で、３つのポンプ回路本体、すなわち第１〜第３ポンプ回路本体２３Ａ〜２３Ｃが全て動作するので、時刻Ｔ４０における消費電流Ｉ＿ＶＰＰの強度のピーク値が、時刻Ｔ４１以降における消費電流Ｉ＿ＶＰＰの強度のピーク値よりも大きくなる。したがって、複数のポンプ回路本体を備えることによる消費電流Ｉ＿ＶＰＰの強度のピーク値を抑える効果が得られないという問題がある。

また１つのポンプ回路本体を備えて構成される場合と同様に、消費電流Ｉ＿ＶＰＰには、検出信号ＤＥＴが活性した時刻からクロック信号ＣＬＫの最初の立上り時刻までの遅延時間Ｔ５に由来する、クロック信号ＣＬＫに無関係の周波数成分が存在するので、ＩＣの動作に障害をもたらす場合があるという問題がある。

これらの問題を解決するためには、第１実施の形態と同様に、ポンプ回路本体の活性信号に、活性タイミングをクロック信号ＣＬＫに同期させた同期化検出信号ＤＥＴＳＹＮＣを用いればよいが、それぞれのポンプ回路本体の活性信号にはそれに対応するクロック信号ＣＬＫに同期させた同期化検出信号ＤＥＴＳＹＮＣを用いる必要がある。そこで本発明のチャージポンプ回路では、図１３に示す構成を採用している。

＜第３の実施の形態＞
図１３は、本発明の第３の実施の形態であるチャージポンプ回路９０の構成を示す図である。本実施の形態のチャージポンプ回路９０の構成および機能は、前述の図１１に示すチャージポンプ回路８０の構成および機能と類似しているので、異なる部分についてのみ説明し、対応する部分には同一の参照符を付して共通する説明を省略する。

チャージポンプ回路９０は、レベル検出回路２１、オシレータ回路２２、第１ポンプ回路本体２３Ａ、第２ポンプ回路本体２３Ｂ、第３ポンプ回路本体２３Ｃ、第１検出信号同期化回路７０Ａ、第２検出信号同期化回路７０Ｂ、第３検出信号同期化回路７０Ｃおよびインバータ９５を備えて構成される。

第１検出信号同期化回路７０Ａは、ＲＳＦＦ７１ａおよび同期化用インバータ７２ａを備える。第２検出信号同期化回路７０Ｂは、ＲＳＦＦ７１ｂおよび同期化用インバータ７２ｂを備える。第３検出信号同期化回路７０Ｃは、ＲＳＦＦ７１ｃおよび同期化用インバータ７２ｃを備える。

第１〜第３検出信号同期化回路７０Ａ〜７０Ｃを構成するＲＳＦＦ７１ａ〜７１ｃおよび同期化用インバータ７２ａ〜７２ｃは、図５の検出信号同期化回路７０を構成するＲＳＦＦ７１および同期化用インバータ７２とそれぞれ同様の機能を有し、同様に動作する。

第１検出信号同期化回路７０ＡのＲＳＦＦ７１ａのセット端子Ｓは、オシレータ回路２２の第２インバータ４１の出力端子と、第１ポンプ回路本体２３Ａのインバータ５０ａの入力端子および第２ポンプドライバ５２ａの入力端子との接続点に接続されている。第３検出信号同期化回路７０ＣのＲＳＦＦ７１ｃのセット端子Ｓは、オシレータ回路２２の第４インバータ４３の出力端子と、第３ポンプ回路本体２３Ｃのインバータ５０ｃの入力端子および第２ポンプドライバ５２ｃの入力端子との接続点に接続されている。

オシレータ回路２２の第３インバータ４２の出力端子と、第２ポンプ回路本体２３Ｂのインバータ５０ｂの入力端子および第２ポンプドライバ５２ｂの入力端子との接続点は、インバータ９５の入力端子に接続されている。インバータ９５の出力端子は、第２検出信号同期化回路７０ＢのＲＳＦＦ７１ｂのセット端子Ｓに接続されている。

第１〜第３検出信号同期化回路７０Ａ〜７０ＣにおけるＲＳＦＦ７１ａ〜７１ｃのリセット端子／Ｒは、レベル検出回路２１のオペアンプ３０の出力端子と、オシレータ回路２２の第１インバータ４０の入力端子との接続点にそれぞれ接続されている。

チャージポンプ回路９０では、オシレータ回路２２の第２インバータ４１から出力された第１クロック信号ＣＬＫ１は、第１ポンプ回路本体２３Ａのインバータ５０ａおよび第２ポンプドライバ５２ａに入力されるとともに、第１検出信号同期化回路７０ＡのＲＳＦＦ７１ａのセット端子Ｓに入力される。ＲＳＦＦ７１ａの反転出力端子／Ｑから出力された信号は、同期化用インバータ７２ａによって論理が反転され、その論理が反転された信号が、第１同期化検出信号ＤＥＴＳＹＮＣ１となる。第１同期化検出信号ＤＥＴＳＹＮＣ１は、第１ポンプ回路本体２３Ａの第１および第２ポンプドライバ５１ａ，５２ａに、各ポンプドライバ５１ａ，５２ａの活性信号として機能する第１ポンプ活性信号ＰＥＮ１として入力される。

オシレータ回路２２の第４インバータ４３から出力された第３クロック信号ＣＬＫ３は、第３ポンプ回路本体２３Ｃのインバータ５０ｃおよび第２ポンプドライバ５２ｃに入力されるとともに、第３検出信号同期化回路７０ＣのＲＳＦＦ７１ｃのセット端子Ｓに入力される。ＲＳＦＦ７１ｃの反転出力端子／Ｑから出力された信号は、同期化用インバータ７２ｃによって論理が反転され、その論理が反転された信号が、第３同期化検出信号ＤＥＴＳＹＮＣ３となる。第３同期化検出信号ＤＥＴＳＹＮＣ３は、第３ポンプ回路本体２３Ｃの第１および第２ポンプドライバ５１ｃ，５２ｃに、各ポンプドライバ５１ｃ，５２ｃの活性信号として機能する第３ポンプ活性信号ＰＥＮ３として入力される。

オシレータ回路２２の第３インバータ４２から出力された第２クロック信号ＣＬＫ２は、第２ポンプ回路本体２３Ｂのインバータ５０ｂおよび第２ポンプドライバ５２ｂに入力されるとともに、インバータ９５に入力される。インバータ９５から出力された信号は、第２検出信号同期化回路７０ＢのＲＳＦＦ７１ｂのセット端子Ｓに入力される。ＲＳＦＦ７１ｂの反転出力端子／Ｑから出力された信号は、同期化用インバータ７２ｂによって論理が反転され、その論理が反転された信号が、第２同期化検出信号ＤＥＴＳＹＮＣ２となる。第２同期化検出信号ＤＥＴＳＹＮＣ２は、第２ポンプ回路本体２３Ｂの第１および第２ポンプドライバ５１ｂ，５２ｂに、各ポンプドライバ５１ｂ，５２ｂの活性信号として機能する第２ポンプ活性信号ＰＥＮ２として入力される。

図１４は、図１３のチャージポンプ回路９０の動作タイミングを示すタイミングチャートである。まず時刻Ｔ６０において、レベル検出回路２１が、昇圧電圧ＶＰのレベルが予め定める検出レベルＬｄ未満であることを検出すると、検出信号ＤＥＴが活性、すなわち検出信号ＤＥＴがＬレベルからＨレベルに変化し、これを受けてオシレータ回路２２が活性状態になる。第１〜第３検出信号同期化回路７０Ａ〜７０Ｃからそれぞれ出力される第１〜第３同期化検出信号ＤＥＴＳＹＮＣ１〜ＤＥＴＳＹＮＣ３は、Ｌレベルであるので、この時刻Ｔ６０の時点では第１〜第３ポンプ回路本体２３Ａ〜２３Ｃはいずれも活性状態にならない。

オシレータ回路２２は、活性状態に変化してから第１〜第３クロック信号ＣＬＫ１〜ＣＬＫ３を出力するまでに遅延時間を要する。時刻Ｔ６１において、第１クロック信号ＣＬＫ１がＬレベルからＨレベルに変化すると、第１同期化検出信号ＤＥＴＳＹＮＣ１がＬレベルからＨレベルに変化する。これを受けて第１クロック信号ＣＬＫ１で動作する第１ポンプ回路本体２３Ａが活性状態になり、以降第１クロック信号ＣＬＫ１に同期して動作する。

時刻Ｔ６２において、第２クロック信号ＣＬＫ２がＨレベルからＬレベルに変化すると、第２同期化検出信号ＤＥＴＳＹＮＣ２がＬレベルからＨレベルに変化する。これを受けて第２クロック信号ＣＬＫ２で動作する第２ポンプ回路本体２３Ｂが活性状態になり、以降第２クロック信号ＣＬＫ２に同期して動作する。

時刻Ｔ６３において、第３クロック信号ＣＬＫ３がＬレベルからＨレベルに変化すると、第３同期化検出信号ＤＥＴＳＹＮＣ３がＬレベルからＨレベルに変化する。これを受けて第３クロック信号ＣＬＫ３で動作する第３ポンプ回路本体２３Ｃが活性状態になり、以降第３クロック信号ＣＬＫ３に同期して動作する。

時刻Ｔ６８において、レベル検出回路２１が、昇圧電圧ＶＰのレベルが予め定める検出レベルＬｄ以上であることを検出すると、検出信号ＤＥＴが非活性、すなわち検出信号ＤＥＴがＨレベルからＬレベルになり、オシレータ回路２２が停止する。また同時に、第１〜第３同期化検出信号ＤＥＴＳＹＮＣ１〜ＤＥＴＳＹＮＣ３がＨレベルからＬレベルになり、全てのポンプ回路本体、すなわち第１〜第３ポンプ回路本体２３Ａ〜２３Ｃが非活性状態になる。

次に時刻Ｔ６９において、レベル検出回路１１１が、昇圧電圧ＶＰのレベルが予め定める検出レベルＬｄ未満であることを検出し、検出信号ＤＥＴが活性するまで、第１〜第３ポンプ回路本体２３Ａ〜２３Ｃは非活性状態を維持する。

図１５は、図１３の第１〜第３ポンプ回路本体２３Ａ〜２３Ｃにおける消費電流Ｉ＿ＶＰＰの周波数と消費電流Ｉ＿ＶＰＰの強度との関係を示すグラフである。グラフの横軸は、消費電流Ｉ＿ＶＰＰの周波数（Ｈｚ）を表し、グラフの縦軸は、消費電流Ｉ＿ＶＰＰの強度（ｄｂ）を表す。消費電流Ｉ＿ＶＰＰの強度のピークは、第１〜第３クロック信号ＣＬＫ１〜ＣＬＫ３の周波数に由来する周波数１/Ｔ３と、第１〜第３ポンプ回路本体２３Ａ〜２３Ｃの間欠時間Ｔ４に由来する周波数１/Ｔ４のみである。

したがって従来の問題であった非活性状態から活性状態への変化時における第１〜第３クロック信号ＣＬＫ１〜ＣＬＫ３に非同期な第１〜第３ポンプ回路本体２３Ａ〜２３Ｃの動作に起因する周波数成分１/Ｔ５が生じないことがわかる。

以上のように本実施形態によれば、第１〜第３ポンプ回路本体２３Ａ〜２３Ｃは、オシレータ回路２１から出力されるクロック信号と、このクロック信号に同期して、対応する検出信号同期化回路７０Ａ〜７０Ｃから出力される同期化検出信号とに応じて、第１ポンプ容量５３ａ〜５３ｃおよび第２ポンプ容量５４ａ〜５４ｃが充放電される。これによって、検出信号に応じて第１〜第３ポンプ回路本体２３Ａ〜２３Ｃの動作が非活性状態から活性状態に変化するときに、第１ポンプ容量５３ａ〜５３ｃおよび第２ポンプ容量５４ａ〜５４ｃが充放電されることを防ぐことができるので、非活性状態から活性状態に変化するときも含めて、第１〜第３ポンプ回路本体２３Ａ〜２３Ｃという全てのチャージポンプ回路本体の動作をクロック信号に同期させることができる。

つまり、本実施の形態のように、ポンプ回路本体を複数に分割し、各ポンプ回路本体２３Ａ〜２３Ｃを、位相をずらしたクロック信号で動作させる場合、各ポンプ回路本体２３Ａ〜２３Ｃのポンプ活性信号として、各ポンプ回路本体２３Ａ〜２３Ｃに対応したクロック信号に同期させた同期化検出信号を用いることによって、全てのポンプ回路本体２３Ａ〜２３Ｃを、非活性状態から活性状態に変化するときも含めて、完全にクロック信号に同期して動作させることができる。

したがって、第１の実施の形態と同様に、非活性状態から活性状態に変化するときに、クロック信号に非同期なポンプ回路本体の動作に起因する消費電流ピークの発生および動作クロック周波数に無関係な周波数成分のＥＭＩノイズの発生を防止することができる。

具体的に述べると、図１４に示すように、本実施の形態では、外部電源ＶＰＰの消費電流Ｉ＿ＶＰＰには、従来の検出信号ＤＥＴをポンプ活性信号に用いた構成において非活性状態から活性状態に変化するときに生じていたクロック信号に非同期な消費電流パルスは存在せず、クロック信号ＣＬＫ１〜３の立上り、立下りの両エッジに同期した消費電流パルスのみが存在する。したがって、従来の問題であった、検出信号に応じて非活性状態から活性状態に変化するときの各ポンプ回路本体の非同期動作によるＩ＿ＶＰＰのピークの発生を防ぐことができる。

前述の各実施の形態は、本発明の例示に過ぎず、本発明の範囲内において構成を変更することができる。たとえば前述の第３の実施の形態では、第１〜第３検出信号同期化回路７０Ａ〜７０Ｃを、ＲＳＦＦ７１ａ〜７１ｃおよび同期化用インバータ７２ａ〜７２ｃによって構成しているが、このような構成に限らず、第１〜第３検出信号同期化回路７０Ａ〜７０Ｃを、図１０に示すＤＦＦ７５によって構成してもよい。第１〜第３検出信号同期化回路７０Ａ〜７０ＣをＤＦＦ７５によって構成した場合でも、前述の第３の実施の形態と同様の効果を得ることができる。

フラッシュメモリを搭載したマイコンチップ１０を模式的に示す図である。本発明の前提となるチャージポンプ回路２０の構成を示す図である。図２のチャージポンプ回路２０の動作タイミングを示すタイミングチャートである。図２のポンプ回路本体２３における消費電流Ｉ＿ＶＰＰの周波数と消費電流Ｉ＿ＶＰＰの強度との関係を示すグラフである。本発明の第１の実施の形態であるチャージポンプ回路６０の構成を示す図である。検出信号同期化回路７０の真理値表を示す図である。検出信号同期化回路７０の動作タイミングを示すタイミングチャートである。図５のチャージポンプ回路６０の動作タイミングを示すタイミングチャートである。図５のポンプ回路本体２３における消費電流Ｉ＿ＶＰＰの周波数と消費電流Ｉ＿ＶＰＰの強度との関係を示すグラフである。Ｄフリップフロップ７５を示す図である。本発明の前提となるチャージポンプ回路８０の構成を示す図である。図１１のチャージポンプ回路８０の動作タイミングを示すタイミングチャートである。本発明の第３の実施の形態であるチャージポンプ回路９０の構成を示す図である。図１３のチャージポンプ回路９０の動作タイミングを示すタイミングチャートである。図１３の第１〜第３ポンプ回路本体２３Ａ〜２３Ｃにおける消費電流Ｉ＿ＶＰＰの周波数と消費電流Ｉ＿ＶＰＰの強度との関係を示すグラフである。

符号の説明

１２，２０，６０，８０，９０チャージポンプ回路、２１レベル検出回路、２２オシレータ回路、２３チャージポンプ回路本体、２３Ａ第１チャージポンプ回路本体、２３Ｂ第２チャージポンプ回路本体、２３Ｃ第３チャージポンプ回路本体、７０検出信号同期化回路、７０Ａ第１検出信号同期化回路、７０Ｂ第２検出信号同期化回路、７０Ｃ第３検出信号同期化回路、７１ＲＳフリップフロップ、７５Ｄフリップフロップ。

Claims

直列に接続される複数の電荷転送素子および前記複数の電荷転送素子間の接続路に介挿される複数の容量素子を備え、隣接する容量素子を交互に充放電することによって、外部電源から電荷転送素子に供給される外部電源電圧を昇圧して、外部電源電圧よりも高い昇圧電圧を出力するチャージポンプ回路本体と、
チャージポンプ回路本体から出力される昇圧電圧と予め定める基準電圧とを比較して、比較結果に応じたレベル検出信号を出力するレベル検出回路と、
レベル検出回路から出力されるレベル検出信号に応じて、クロック信号を出力するオシレータ回路と、
レベル検出回路から出力されるレベル検出信号を、オシレータ回路から出力されるクロック信号に同期させた同期化検出信号を出力する検出信号同期化回路とを備え、
チャージポンプ回路本体の各容量素子は、オシレータ回路から出力されるクロック信号と、検出信号同期化回路から出力される同期化検出信号とに応じて、充放電されることを特徴とするチャージポンプ回路。
前記検出信号同期化回路は、ＲＳフリップフロップを備え、
前記ＲＳフリップフロップは、リセット端子に、前記レベル検出回路から出力されるレベル検出信号が与えられ、セット端子に、前記オシレータ回路から出力されるクロック信号が与えられ、反転出力端子から同期化検出信号を出力することを特徴とする請求項１に記載のチャージポンプ回路。
前記検出信号同期化回路は、Ｄフリップフロップを備え、
前記Ｄフリップフロップは、データ入力端子およびリセット端子に、前記レベル検出回路から出力されるレベル検出信号が与えられ、クロック入力端子に、前記オシレータ回路から出力されるクロック信号が与えられ、出力端子から同期化検出信号を出力することを特徴とする請求項１に記載のチャージポンプ回路。
直列に接続される複数の電荷転送素子および前記複数の電荷転送素子間の接続路に介挿される複数の容量素子を備え、隣接する容量素子を交互に充放電することによって、外部電源から電荷転送素子に供給される外部電源電圧を昇圧して、外部電源電圧よりも高い昇圧電圧を出力する複数のチャージポンプ回路本体と、
前記複数のチャージポンプ回路本体から出力される昇圧電圧と予め定める基準電圧とを比較して、比較結果に応じたレベル検出信号を出力するレベル検出回路と、
レベル検出回路から出力されるレベル検出信号に応じて、前記複数のチャージポンプ回路本体にそれぞれ、クロック信号を出力するオシレータ回路と、
前記チャージポンプ回路本体と１対１に対応して前記チャージポンプ回路本体と同数が設けられ、レベル検出回路から出力されるレベル検出信号を、オシレータ回路から対応するチャージポンプ回路本体に出力されるクロック信号に同期させた同期化検出信号を出力する複数の検出信号同期化回路とを備え、
各チャージポンプ回路本体の各容量素子は、オシレータ回路から出力されるクロック信号と、対応する検出信号同期化回路から出力される同期化検出信号とに応じて、充放電されることを特徴とするチャージポンプ回路。