JP2002032987A - 内部電圧発生回路 - Google Patents
内部電圧発生回路Info
- Publication number
- JP2002032987A JP2002032987A JP2000217170A JP2000217170A JP2002032987A JP 2002032987 A JP2002032987 A JP 2002032987A JP 2000217170 A JP2000217170 A JP 2000217170A JP 2000217170 A JP2000217170 A JP 2000217170A JP 2002032987 A JP2002032987 A JP 2002032987A
- Authority
- JP
- Japan
- Prior art keywords
- pump
- circuit
- clock signal
- internal voltage
- modules
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Abstract
(57)【要約】
【課題】 小占有面積でかつ仕様変更に容易に対応する
ことのできる内部電圧発生回路を提供する。 【解決手段】 複数のポンプモジュール（ＰＭ１１−Ｐ
Ｍｍｎ）を設け、動作モードに応じて活性化されるポン
プモジュールの数を変更し、また仕様に応じて活性化さ
れるポンプモジュールの数を調整する。
ことのできる内部電圧発生回路を提供する。 【解決手段】 複数のポンプモジュール（ＰＭ１１−Ｐ
Ｍｍｎ）を設け、動作モードに応じて活性化されるポン
プモジュールの数を変更し、また仕様に応じて活性化さ
れるポンプモジュールの数を調整する。
Description
【０００１】
【発明の属する技術分野】この発明は、内部電圧発生回
路に関し、特に、ダイナミック・ランダム・アクセス・
メモリに用いられる昇圧電圧を発生する回路の構成に関
する。
路に関し、特に、ダイナミック・ランダム・アクセス・
メモリに用いられる昇圧電圧を発生する回路の構成に関
する。
【０００２】
【従来の技術】主記憶として広く用いられているダイナ
ミック・ランダム・アクセス・メモリ（ＤＲＡＭ）は、
主に、ＣＭＯＳ（相補メタル−絶縁膜−半導体）プロセ
スを用いて形成される。ＤＲＡＭのメモリセルは、キャ
パシタと１個のアクセストランジスタで構成される。こ
のアクセストランジスタは、ＰチャネルＭＯＳトランジ
スタ（絶縁ゲート型電界効果トランジスタ）に比べて電
荷駆動能力の大きなＮチャネルＭＯＳトランジスタのみ
で形成される場合が多い。
ミック・ランダム・アクセス・メモリ（ＤＲＡＭ）は、
主に、ＣＭＯＳ（相補メタル−絶縁膜−半導体）プロセ
スを用いて形成される。ＤＲＡＭのメモリセルは、キャ
パシタと１個のアクセストランジスタで構成される。こ
のアクセストランジスタは、ＰチャネルＭＯＳトランジ
スタ（絶縁ゲート型電界効果トランジスタ）に比べて電
荷駆動能力の大きなＮチャネルＭＯＳトランジスタのみ
で形成される場合が多い。
【０００３】このメモリセルキャパシタに、Ｈレベルの
データを格納するために、アクセストランジスタのゲー
トへは、そのしきい値電圧損失を考慮して、通常のＨレ
ベルデータに対応する電圧よりも高い昇圧電圧Ｖｐｐが
印加される。一般に、ＤＲＡＭは、チップ外部から供給
される外部電源電圧ＥｘＶｄｄから昇圧電圧Ｖｐｐを得
るための昇圧回路（Ｖｐｐ発生回路）を内蔵している。
このＶｐｐ発生回路を内蔵することにより、外部で昇圧
電圧Ｖｐｐを発生してＤＲＡＭに与える構成に比べて、
消費電流を低減し（昇圧電圧伝達線の充放電が不要とな
る）かつシステム電源の簡略化を図る。
データを格納するために、アクセストランジスタのゲー
トへは、そのしきい値電圧損失を考慮して、通常のＨレ
ベルデータに対応する電圧よりも高い昇圧電圧Ｖｐｐが
印加される。一般に、ＤＲＡＭは、チップ外部から供給
される外部電源電圧ＥｘＶｄｄから昇圧電圧Ｖｐｐを得
るための昇圧回路（Ｖｐｐ発生回路）を内蔵している。
このＶｐｐ発生回路を内蔵することにより、外部で昇圧
電圧Ｖｐｐを発生してＤＲＡＭに与える構成に比べて、
消費電流を低減し（昇圧電圧伝達線の充放電が不要とな
る）かつシステム電源の簡略化を図る。
【０００４】図２４は、従来のＶｐｐ発生回路の構成の
一例を示す図である。図２４において、Ｖｐｐ発生回路
は、外部電源ノードＮＤ１とノードＮＤ２の間に接続さ
れる整流素子（ダイオード）Ｄ１と、ノードＮＤ２と出
力ノードＮＤ３の間に接続される整流素子Ｄ２と、ポン
プクロック信号φに従ってノードＮＤ２に電荷を供給す
る容量素子Ｃ１を含む。整流素子Ｄ１は、アノードが外
部電源ノードＮＤ１に接続され、カソードがノードＮＤ
２に接続される。整流素子Ｄ２は、アノードがノードＮ
Ｄ２に接続され、カソードがノードＮＤ３に接続され
る。ポンプクロック信号φは、所定の周期および振幅を
有している。
一例を示す図である。図２４において、Ｖｐｐ発生回路
は、外部電源ノードＮＤ１とノードＮＤ２の間に接続さ
れる整流素子（ダイオード）Ｄ１と、ノードＮＤ２と出
力ノードＮＤ３の間に接続される整流素子Ｄ２と、ポン
プクロック信号φに従ってノードＮＤ２に電荷を供給す
る容量素子Ｃ１を含む。整流素子Ｄ１は、アノードが外
部電源ノードＮＤ１に接続され、カソードがノードＮＤ
２に接続される。整流素子Ｄ２は、アノードがノードＮ
Ｄ２に接続され、カソードがノードＮＤ３に接続され
る。ポンプクロック信号φは、所定の周期および振幅を
有している。
【０００５】ポンプクロック信号φがＬレベルのときに
は、整流素子Ｄ１が導通し、ノードＮＤ２は、ＥｘＶｄ
ｄ−Ｖｔｈの電圧レベルにプリチャージされる。ここ
で、Ｖｔｈは整流素子Ｄ１およびＤ２の順方向降下電圧
を示す。ポンプクロック信号φがＨレベルに立上がる
と、ノードＮＤ２の電圧レベルは、このポンプクロック
信号φの振幅Ｖｃｃだけその電圧レベルが上昇する。す
なわち、ノードＮＤ２の電圧レベルが、Ｖｃｃ＋ＥｘＶ
ｄｄ−Ｖｔｈの電圧レベルに上昇する。整流素子Ｄ２
は、このノードＮＤ２の電圧レベルの上昇に従って導通
し、ノードＮＤ３に電荷を供給し、昇圧電圧Ｖｐｐの電
圧レベルを上昇させる。この動作を繰返すことにより、
昇圧電圧Ｖｐｐは、最大、ＥｘＶｄｄ＋Ｖｃｃ−２・Ｖ
ｔｈの電圧レベルにまで上昇する。ポンプクロック信号
φの振幅が外部電源電圧ＥｘＶｄｄに等しい場合には、
したがって、昇圧電圧Ｖｐｐは、２・ＥｘＶｄｄ−２・
Ｖｔｈの電圧レベルまで上昇する。
は、整流素子Ｄ１が導通し、ノードＮＤ２は、ＥｘＶｄ
ｄ−Ｖｔｈの電圧レベルにプリチャージされる。ここ
で、Ｖｔｈは整流素子Ｄ１およびＤ２の順方向降下電圧
を示す。ポンプクロック信号φがＨレベルに立上がる
と、ノードＮＤ２の電圧レベルは、このポンプクロック
信号φの振幅Ｖｃｃだけその電圧レベルが上昇する。す
なわち、ノードＮＤ２の電圧レベルが、Ｖｃｃ＋ＥｘＶ
ｄｄ−Ｖｔｈの電圧レベルに上昇する。整流素子Ｄ２
は、このノードＮＤ２の電圧レベルの上昇に従って導通
し、ノードＮＤ３に電荷を供給し、昇圧電圧Ｖｐｐの電
圧レベルを上昇させる。この動作を繰返すことにより、
昇圧電圧Ｖｐｐは、最大、ＥｘＶｄｄ＋Ｖｃｃ−２・Ｖ
ｔｈの電圧レベルにまで上昇する。ポンプクロック信号
φの振幅が外部電源電圧ＥｘＶｄｄに等しい場合には、
したがって、昇圧電圧Ｖｐｐは、２・ＥｘＶｄｄ−２・
Ｖｔｈの電圧レベルまで上昇する。
【０００６】この図２４に示すＶｐｐ発生回路において
は、容量素子Ｃ１の電荷供給能力は、容量素子Ｃ１の容
量値にほぼ比例する（Ｑ＝Ｃ・Ｖの式から）。
は、容量素子Ｃ１の電荷供給能力は、容量素子Ｃ１の容
量値にほぼ比例する（Ｑ＝Ｃ・Ｖの式から）。
【０００７】図２５は、従来のＤＲＡＭにおける昇圧電
圧Ｖｐｐを発生する部分の構成を概略的に示す図であ
る。図２５において、ＤＲＡＭ回路９０６に対し、アク
ティブＶｐｐ発生回路９０２とスタンバイＶｐｐ発生回
路９０４が設けられる。アクティブＶｐｐ発生回路９０
２は、ＤＲＡＭ回路９０６のアクティブサイクル時（メ
モリセルを選択する動作が行なわれるとき）活性化され
て昇圧電圧Ｖｐｐを発生する。スタンバイＶｐｐ発生回
路９０４は、常時動作し、このＤＲＡＭ回路９０６のス
タンバイ状態時におけるリーク電流による昇圧電圧Ｖｐ
ｐの低下を補償する。したがって、スタンバイＶｐｐ発
生回路９０４の電流駆動能力は小さく、アクティブＶｐ
ｐ発生回路９０２の電流駆動能力は大きくされている。
たとえば昇圧電圧Ｖｐｐは、ワード線駆動信号のみなら
ず、シェアードセンスアンプ構成におけるビット線分離
指示信号に対しても用いられている。またビット線のイ
コライズを行なうためのビット線イコライズ指示信号に
も、高速でビット線プリチャージ／イコライズを行なう
ために、昇圧電圧Ｖｐｐが用いられる。
圧Ｖｐｐを発生する部分の構成を概略的に示す図であ
る。図２５において、ＤＲＡＭ回路９０６に対し、アク
ティブＶｐｐ発生回路９０２とスタンバイＶｐｐ発生回
路９０４が設けられる。アクティブＶｐｐ発生回路９０
２は、ＤＲＡＭ回路９０６のアクティブサイクル時（メ
モリセルを選択する動作が行なわれるとき）活性化され
て昇圧電圧Ｖｐｐを発生する。スタンバイＶｐｐ発生回
路９０４は、常時動作し、このＤＲＡＭ回路９０６のス
タンバイ状態時におけるリーク電流による昇圧電圧Ｖｐ
ｐの低下を補償する。したがって、スタンバイＶｐｐ発
生回路９０４の電流駆動能力は小さく、アクティブＶｐ
ｐ発生回路９０２の電流駆動能力は大きくされている。
たとえば昇圧電圧Ｖｐｐは、ワード線駆動信号のみなら
ず、シェアードセンスアンプ構成におけるビット線分離
指示信号に対しても用いられている。またビット線のイ
コライズを行なうためのビット線イコライズ指示信号に
も、高速でビット線プリチャージ／イコライズを行なう
ために、昇圧電圧Ｖｐｐが用いられる。
【０００８】アクティブサイクル時においては、これら
のビット線分離指示信号およびイコライズ指示信号の充
放電（アクティブサイクル開始時における放電およびア
クティブサイクル完了時における充電）が行なわれ、ま
たアクティブサイクル時におけるワード線選択のために
昇圧電圧Ｖｐｐが消費されるため、このアクティブサイ
クル時においては、電流駆動能力の大きなアクティブＶ
ｐｐ発生回路９０２を活性化し、大きな電流駆動能力を
持って安定に昇圧電圧Ｖｐｐを発生する。
のビット線分離指示信号およびイコライズ指示信号の充
放電（アクティブサイクル開始時における放電およびア
クティブサイクル完了時における充電）が行なわれ、ま
たアクティブサイクル時におけるワード線選択のために
昇圧電圧Ｖｐｐが消費されるため、このアクティブサイ
クル時においては、電流駆動能力の大きなアクティブＶ
ｐｐ発生回路９０２を活性化し、大きな電流駆動能力を
持って安定に昇圧電圧Ｖｐｐを発生する。
【０００９】ＤＲＡＭは、一般に複数の動作モードを有
しており、上述のように、これらの動作モードに応じて
Ｖｐｐ発生回路に要求される電流供給能力が異なり、ま
た動作モードに応じて消費電力の仕様値が異なる。スタ
ンバイサイクル時においては、できるだけ消費電力を低
減することが要求される。したがって、この大きな電流
供給能力を有し、消費電力も大きなアクティブＶｐｐ発
生回路９０２と、小さな電流供給能力を有しかつ消費電
力も小さなスタンバイＶｐｐ発生回路９０４を用いてＤ
ＲＡＭ回路９０６に昇圧電圧Ｖｐｐを供給する構成を用
いる。これらのアクティブＶｐｐ発生回路９０２および
スタンバイＶｐｐ発生回路９０４を、ＤＲＡＭ回路の動
作モードに応じて選択的に活性化することにより、Ｖｐ
ｐ発生回路の電流供給能力およびＤＲＡＭの消費電力の
仕様値を満たすことを図る。
しており、上述のように、これらの動作モードに応じて
Ｖｐｐ発生回路に要求される電流供給能力が異なり、ま
た動作モードに応じて消費電力の仕様値が異なる。スタ
ンバイサイクル時においては、できるだけ消費電力を低
減することが要求される。したがって、この大きな電流
供給能力を有し、消費電力も大きなアクティブＶｐｐ発
生回路９０２と、小さな電流供給能力を有しかつ消費電
力も小さなスタンバイＶｐｐ発生回路９０４を用いてＤ
ＲＡＭ回路９０６に昇圧電圧Ｖｐｐを供給する構成を用
いる。これらのアクティブＶｐｐ発生回路９０２および
スタンバイＶｐｐ発生回路９０４を、ＤＲＡＭ回路の動
作モードに応じて選択的に活性化することにより、Ｖｐ
ｐ発生回路の電流供給能力およびＤＲＡＭの消費電力の
仕様値を満たすことを図る。
【００１０】このアクティブＶｐｐ発生回路９０２およ
びスタンバイＶｐｐ発生回路９０４においてはいずれ
も、図２４に示すようなチャージポンプ回路が利用され
る。昇圧電圧Ｖｐｐをチャージポンプ回路を用いて発生
した場合、昇圧電圧Ｖｐｐがリーク電流または消費によ
りその電圧レベルが低下した場合、図２６に示すよう
に、昇圧電圧Ｖｐｐは、鋸歯状にその電圧レベルが変動
する。すなわち、図２６に示すように、ポンプクロック
信号φがＨレベルに立上がると、ノードＮＤ２の電圧レ
ベルが、プリチャージ電圧レベルからこのポンプクロッ
ク信号φの振幅だけ上昇する。この電圧レベルの上昇に
応じて、整流素子Ｄ２が導通し、ノードＮＤ３に電荷を
供給する。この電荷供給に応じて昇圧電圧Ｖｐｐの電圧
レベルが急激に上昇する。内部回路の動作により消費さ
れるかまたはリークパスによるリーク電流により、この
昇圧電圧Ｖｐｐの電圧レベルが低下した場合、ポンプク
ロック信号φがＨレベルの間、ノードＮＤ２からノード
ＮＤ３へ電荷が供給されるために、ノードＮＤ２の電圧
レベルが徐々に低下する。ポンプクロック信号φがＬレ
ベルに立下がると、ノードＮＤ２は、その電圧レベルが
低下し、再び、整流素子Ｄ１により、プリチャージ電圧
レベルへ復帰する。このポンプクロック信号φがＬレベ
ルの間ダイオード素子Ｄ２は非導通状態であり、昇圧電
圧Ｖｐｐが、低下し続ける。この動作が繰返されるた
め、昇圧電圧Ｖｐｐは、鋸歯状の電圧波形となる。特
に、アクティブＶｐｐ発生回路９０２は、アクティブサ
イクル時の大きな消費電流に対応するため、容量素子Ｃ
１の容量値が十分大きくされており、このノードＮＤ２
への電荷転送量が大きく、急激に、整流素子Ｄ２を介し
てノードＮＤ２からノードＮＤ３へ電荷が供給されるた
め、この鋸歯状波形の振幅が大きくなる。
びスタンバイＶｐｐ発生回路９０４においてはいずれ
も、図２４に示すようなチャージポンプ回路が利用され
る。昇圧電圧Ｖｐｐをチャージポンプ回路を用いて発生
した場合、昇圧電圧Ｖｐｐがリーク電流または消費によ
りその電圧レベルが低下した場合、図２６に示すよう
に、昇圧電圧Ｖｐｐは、鋸歯状にその電圧レベルが変動
する。すなわち、図２６に示すように、ポンプクロック
信号φがＨレベルに立上がると、ノードＮＤ２の電圧レ
ベルが、プリチャージ電圧レベルからこのポンプクロッ
ク信号φの振幅だけ上昇する。この電圧レベルの上昇に
応じて、整流素子Ｄ２が導通し、ノードＮＤ３に電荷を
供給する。この電荷供給に応じて昇圧電圧Ｖｐｐの電圧
レベルが急激に上昇する。内部回路の動作により消費さ
れるかまたはリークパスによるリーク電流により、この
昇圧電圧Ｖｐｐの電圧レベルが低下した場合、ポンプク
ロック信号φがＨレベルの間、ノードＮＤ２からノード
ＮＤ３へ電荷が供給されるために、ノードＮＤ２の電圧
レベルが徐々に低下する。ポンプクロック信号φがＬレ
ベルに立下がると、ノードＮＤ２は、その電圧レベルが
低下し、再び、整流素子Ｄ１により、プリチャージ電圧
レベルへ復帰する。このポンプクロック信号φがＬレベ
ルの間ダイオード素子Ｄ２は非導通状態であり、昇圧電
圧Ｖｐｐが、低下し続ける。この動作が繰返されるた
め、昇圧電圧Ｖｐｐは、鋸歯状の電圧波形となる。特
に、アクティブＶｐｐ発生回路９０２は、アクティブサ
イクル時の大きな消費電流に対応するため、容量素子Ｃ
１の容量値が十分大きくされており、このノードＮＤ２
への電荷転送量が大きく、急激に、整流素子Ｄ２を介し
てノードＮＤ２からノードＮＤ３へ電荷が供給されるた
め、この鋸歯状波形の振幅が大きくなる。
【００１１】この昇圧電圧Ｖｐｐの電圧変動をできるだ
け小さくするために、図２７に示すように、多相のクロ
ック信号を用いてチャージポンプ動作を行なう回路構成
が利用される。
け小さくするために、図２７に示すように、多相のクロ
ック信号を用いてチャージポンプ動作を行なう回路構成
が利用される。
【００１２】図２７は、従来のＶｐｐ発生回路の他の構
成を概略的に示す図である。図２７において、Ｖｐｐ発
生回路は、外部電源ノードＮＤ１と出力ノードＮＤ３の
間に直列に接続される整流素子Ｄ３およびＤ４と、これ
らの整流素子Ｄ３およびＤ４と並列に、かつ外部電源ノ
ードＮＤ１と出力ノードＮＤ３の間に直列に接続される
整流素子Ｄ５およびＤ６と、ポンプクロック信号φ１に
従ってポンプ動作を行なって整流素子Ｄ３およびＤ４の
間のノードＮＤ４に電荷を供給する容量素子Ｃ２と、ポ
ンプクロック信号φ２に従って整流素子Ｄ５およびＤ６
の間のノードＮＤ５へ、電荷を供給する容量素子Ｃ３を
含む。これらの容量素子Ｃ２およびＣ３は、図２４に示
す１相のポンプクロック信号を用いる容量素子の容量値
Ｃの１／２の容量値Ｃ／２を有する。またポンプクロッ
ク信号φ１およびφ２は、２相の互いに相補なクロック
信号である。次に、この図２７に示すＶｐｐ発生回路の
動作を、図２８に示す信号波形図を参照して説明する。
成を概略的に示す図である。図２７において、Ｖｐｐ発
生回路は、外部電源ノードＮＤ１と出力ノードＮＤ３の
間に直列に接続される整流素子Ｄ３およびＤ４と、これ
らの整流素子Ｄ３およびＤ４と並列に、かつ外部電源ノ
ードＮＤ１と出力ノードＮＤ３の間に直列に接続される
整流素子Ｄ５およびＤ６と、ポンプクロック信号φ１に
従ってポンプ動作を行なって整流素子Ｄ３およびＤ４の
間のノードＮＤ４に電荷を供給する容量素子Ｃ２と、ポ
ンプクロック信号φ２に従って整流素子Ｄ５およびＤ６
の間のノードＮＤ５へ、電荷を供給する容量素子Ｃ３を
含む。これらの容量素子Ｃ２およびＣ３は、図２４に示
す１相のポンプクロック信号を用いる容量素子の容量値
Ｃの１／２の容量値Ｃ／２を有する。またポンプクロッ
ク信号φ１およびφ２は、２相の互いに相補なクロック
信号である。次に、この図２７に示すＶｐｐ発生回路の
動作を、図２８に示す信号波形図を参照して説明する。
【００１３】ポンプクロック信号φ１がＨレベルのとき
には、ポンプクロック信号φ２がＬレベルに立下がる。
したがって、このポンプクロック信号φ１に従ってノー
ドＮＤ４の電圧レベルが上昇して、整流素子Ｄ４を介し
てノードＮＤ３に電荷が供給されるときには、ノードＮ
Ｄ５の電圧レベルが低下し、整流素子Ｄ６は非導通状態
にある。したがってノードＮＤ３には、容量素子Ｃ２の
容量値Ｃ／２に比例する電荷が供給され、出力ノードＮ
Ｄ３の昇圧電圧Ｖｐｐの電圧レベルが上昇する。この昇
圧電圧Ｖｐｐの電圧レベルが、消費またはリーク電流に
より徐々に低下する。ポンプクロック信号φ１がＨレベ
ルの間、ノードＮＤ４には、容量素子Ｃ２により電荷を
供給されているが、出力ノードＮＤ３の電圧レベル低下
に応じて、ノードＮＤ４の電圧レベルが徐々に低下す
る。
には、ポンプクロック信号φ２がＬレベルに立下がる。
したがって、このポンプクロック信号φ１に従ってノー
ドＮＤ４の電圧レベルが上昇して、整流素子Ｄ４を介し
てノードＮＤ３に電荷が供給されるときには、ノードＮ
Ｄ５の電圧レベルが低下し、整流素子Ｄ６は非導通状態
にある。したがってノードＮＤ３には、容量素子Ｃ２の
容量値Ｃ／２に比例する電荷が供給され、出力ノードＮ
Ｄ３の昇圧電圧Ｖｐｐの電圧レベルが上昇する。この昇
圧電圧Ｖｐｐの電圧レベルが、消費またはリーク電流に
より徐々に低下する。ポンプクロック信号φ１がＨレベ
ルの間、ノードＮＤ４には、容量素子Ｃ２により電荷を
供給されているが、出力ノードＮＤ３の電圧レベル低下
に応じて、ノードＮＤ４の電圧レベルが徐々に低下す
る。
【００１４】ポンプクロック信号φ１がＬレベルに立下
がると、ポンプクロック信号φ２がＨレベルに立上が
る。したがって、整流素子Ｄ４を介しての電荷供給動作
が完了すると、次いで整流素子Ｄ６を介して電荷供給が
行なわれる。この場合も、容量素子Ｃ３の容量値が、容
量素子Ｃ２の容量値Ｃ／２と同じＣ／２であり、昇圧電
圧Ｖｐｐの電圧上昇幅は、図２４に示す単相のポンプク
ロック信号を用いる場合の１／２に低減される。したが
って、この図２８に示すように、２相のクロック信号を
利用した場合、昇圧電圧Ｖｐｐの鋸歯状の波形の振幅
が、図２６に示す鋸歯波形の振幅の１／２となり、昇圧
電圧Ｖｐｐの電圧レベルの変動を抑制することができ
る。この場合、さらに多相のクロック信号、たとえば４
相のクロック信号を用いた場合、さらに、昇圧電圧Ｖｐ
ｐの電圧変動を抑制することが可能である。
がると、ポンプクロック信号φ２がＨレベルに立上が
る。したがって、整流素子Ｄ４を介しての電荷供給動作
が完了すると、次いで整流素子Ｄ６を介して電荷供給が
行なわれる。この場合も、容量素子Ｃ３の容量値が、容
量素子Ｃ２の容量値Ｃ／２と同じＣ／２であり、昇圧電
圧Ｖｐｐの電圧上昇幅は、図２４に示す単相のポンプク
ロック信号を用いる場合の１／２に低減される。したが
って、この図２８に示すように、２相のクロック信号を
利用した場合、昇圧電圧Ｖｐｐの鋸歯状の波形の振幅
が、図２６に示す鋸歯波形の振幅の１／２となり、昇圧
電圧Ｖｐｐの電圧レベルの変動を抑制することができ
る。この場合、さらに多相のクロック信号、たとえば４
相のクロック信号を用いた場合、さらに、昇圧電圧Ｖｐ
ｐの電圧変動を抑制することが可能である。
【００１５】
【発明が解決しようとする課題】近年、ＤＲＡＭの適用
用途の１つとして、大規模な論理回路と比較的小記憶容
量のＤＲＡＭとを同一半導体チップ上に搭載するシステ
ムＬＳＩがある（このような用途に用いられるＤＲＡＭ
を、混載ＤＲＡＭと以下称す）。このような用途におい
ては、ＤＲＡＭに要求される記憶容量は、用途によりさ
まざまである。特に、携帯機器への応用などにおいて
は、低電圧で動作するＤＲＡＭが求められるため、この
ＤＲＡＭの外部から供給される電源電圧に対して多様な
要求仕様が提示される場合がある。この仕様に応じて、
Ｖｐｐ発生回路に要求される動作電源電圧も多様とな
り、また用途に応じて、ＤＲＡＭの要求される記憶容量
も異なるため、このＶｐｐ発生回路の電荷供給能力およ
び消費電流などの仕様も多様なものとなる。
用途の１つとして、大規模な論理回路と比較的小記憶容
量のＤＲＡＭとを同一半導体チップ上に搭載するシステ
ムＬＳＩがある（このような用途に用いられるＤＲＡＭ
を、混載ＤＲＡＭと以下称す）。このような用途におい
ては、ＤＲＡＭに要求される記憶容量は、用途によりさ
まざまである。特に、携帯機器への応用などにおいて
は、低電圧で動作するＤＲＡＭが求められるため、この
ＤＲＡＭの外部から供給される電源電圧に対して多様な
要求仕様が提示される場合がある。この仕様に応じて、
Ｖｐｐ発生回路に要求される動作電源電圧も多様とな
り、また用途に応じて、ＤＲＡＭの要求される記憶容量
も異なるため、このＶｐｐ発生回路の電荷供給能力およ
び消費電流などの仕様も多様なものとなる。
【００１６】このような多様な仕様を想定した場合、図
２５に示すように、Ｖｐｐ発生回路の構成が固定されて
いる場合、小記憶容量が要求されるＤＲＡＭの用途に対
しては、必要以上に大きな能力を有するＶｐｐ発生回路
が存在し、その占有面積が必要以上に大きくなる。多相
のポンプクロック信号を用いる場合において、位相の異
なるポンプクロック信号それぞれに対応してチャージポ
ンプ回路を配置する場合、小記憶容量のＤＲＡＭに対し
ては、このチャージポンプ回路のポンプ駆動能力が大き
すぎることがある。このため、チャージポンプ回路を、
用途または仕様に応じて再設計する必要が生じ、設計効
率が悪いという問題がある。
２５に示すように、Ｖｐｐ発生回路の構成が固定されて
いる場合、小記憶容量が要求されるＤＲＡＭの用途に対
しては、必要以上に大きな能力を有するＶｐｐ発生回路
が存在し、その占有面積が必要以上に大きくなる。多相
のポンプクロック信号を用いる場合において、位相の異
なるポンプクロック信号それぞれに対応してチャージポ
ンプ回路を配置する場合、小記憶容量のＤＲＡＭに対し
ては、このチャージポンプ回路のポンプ駆動能力が大き
すぎることがある。このため、チャージポンプ回路を、
用途または仕様に応じて再設計する必要が生じ、設計効
率が悪いという問題がある。
【００１７】図２９は、Ｖｐｐ発生系の他の構成を概略
的に示す図である。この図２９に示すＶｐｐ発生系にお
いては、アクティブＶｐｐ発生回路９０２およびスタン
バイＶｐｐ発生回路９０４に加えて、Ｖｐｐ補助／直結
回路９０８が別の位置に設けられる。このＶｐｐ補助／
直結回路９０８は、電源投入時においては、昇圧電圧Ｖ
ｐｐを高速で所定の電圧レベルに駆動するための初期充
電補助回路と、昇圧電圧Ｖｐｐが不良のときでも内部回
路（ＤＲＡＭ回路）９０６の評価（テスト）を行なうた
めの外部直結回路を含む。この外部直結回路は、外部電
源ノードを昇圧電圧伝達線に結合する。したがって、初
期充電補助回路の電流駆動能力は、Ｖｐｐ発生回路９０
２および９０４の電流駆動能力に合わせる必要があり、
また直結回路も、これらのＶｐｐ発生回路９０２および
９０４の電流駆動能力にその電流能力を合わせる必要が
ある。したがって、ＤＲＡＭの仕様変更に応じて、Ｖｐ
ｐ発生回路９０２および９０４の仕様が変更された場
合、この仕様変更に合わせてＶｐｐ補助／直結回路９０
８を再設計する必要がある。
的に示す図である。この図２９に示すＶｐｐ発生系にお
いては、アクティブＶｐｐ発生回路９０２およびスタン
バイＶｐｐ発生回路９０４に加えて、Ｖｐｐ補助／直結
回路９０８が別の位置に設けられる。このＶｐｐ補助／
直結回路９０８は、電源投入時においては、昇圧電圧Ｖ
ｐｐを高速で所定の電圧レベルに駆動するための初期充
電補助回路と、昇圧電圧Ｖｐｐが不良のときでも内部回
路（ＤＲＡＭ回路）９０６の評価（テスト）を行なうた
めの外部直結回路を含む。この外部直結回路は、外部電
源ノードを昇圧電圧伝達線に結合する。したがって、初
期充電補助回路の電流駆動能力は、Ｖｐｐ発生回路９０
２および９０４の電流駆動能力に合わせる必要があり、
また直結回路も、これらのＶｐｐ発生回路９０２および
９０４の電流駆動能力にその電流能力を合わせる必要が
ある。したがって、ＤＲＡＭの仕様変更に応じて、Ｖｐ
ｐ発生回路９０２および９０４の仕様が変更された場
合、この仕様変更に合わせてＶｐｐ補助／直結回路９０
８を再設計する必要がある。
【００１８】すなわち、従来のＤＲＡＭにおいては、記
憶容量および動作電源電圧の仕様変更に対して、Ｖｐｐ
発生回路などの内部電圧発生回路を再設計する必要があ
り、仕様変更に柔軟に対応できず、コストおよび設計期
間が増大するという問題があった。
憶容量および動作電源電圧の仕様変更に対して、Ｖｐｐ
発生回路などの内部電圧発生回路を再設計する必要があ
り、仕様変更に柔軟に対応できず、コストおよび設計期
間が増大するという問題があった。
【００１９】それゆえ、この発明の目的は、仕様変更に
対しても容易に対応することができる、昇圧電圧などの
内部電圧を容易に発生することのできる内部電圧発生回
路を提供することである。
対しても容易に対応することができる、昇圧電圧などの
内部電圧を容易に発生することのできる内部電圧発生回
路を提供することである。
【００２０】この発明の他の目的は、多様な用途に用い
られる混載ＤＲＡＭに適した内部電圧発生回路を提供す
ることである。
られる混載ＤＲＡＭに適した内部電圧発生回路を提供す
ることである。
【００２１】
【課題を解決するための手段】この発明に係る内部電圧
発生回路は、要約すれば、複数のポンプモジュールを配
置し、要求される電荷供給能力に応じて、活性化される
ポンプモジュールの数を調整するものである。
発生回路は、要約すれば、複数のポンプモジュールを配
置し、要求される電荷供給能力に応じて、活性化される
ポンプモジュールの数を調整するものである。
【００２２】すなわち、この発明に係る内部電圧発生回
路は、各々が活性化時ポンプ動作により共通に内部電圧
伝達線上に内部電圧を発生するための複数のポンプモジ
ュールと、これら複数のポンプモジュールに結合され、
ポンプモジュールを活性化するための制御信号を発生し
てポンプモジュールへ伝達するための制御回路を備え
る。この制御回路は、複数のポンプモジュールにおいて
活性化されるポンプモジュール数を設定するための回路
を含む。
路は、各々が活性化時ポンプ動作により共通に内部電圧
伝達線上に内部電圧を発生するための複数のポンプモジ
ュールと、これら複数のポンプモジュールに結合され、
ポンプモジュールを活性化するための制御信号を発生し
てポンプモジュールへ伝達するための制御回路を備え
る。この制御回路は、複数のポンプモジュールにおいて
活性化されるポンプモジュール数を設定するための回路
を含む。
【００２３】好ましくは、複数のポンプモジュールは、
同一のポンプ能力を有する。好ましくは、これらの複数
のポンプモジュールは行列状に配列される。制御回路
は、ポンプモジュール行に対応して行方向に延在する第
１の活性化信号線群と、モジュールの列に対応して配置
されかつ列方向に延在する第２の活性化信号線群とをさ
らに備える。
同一のポンプ能力を有する。好ましくは、これらの複数
のポンプモジュールは行列状に配列される。制御回路
は、ポンプモジュール行に対応して行方向に延在する第
１の活性化信号線群と、モジュールの列に対応して配置
されかつ列方向に延在する第２の活性化信号線群とをさ
らに備える。
【００２４】好ましくは、これら複数のポンプモジュー
ルは、複数のグループに分割される。各グループへは、
位相の異なるポンプ用クロック信号が与えられる。
ルは、複数のグループに分割される。各グループへは、
位相の異なるポンプ用クロック信号が与えられる。
【００２５】また、好ましくは、各ポンプモジュールに
は、外部からの電圧に従って出力ノードを充電するため
の充電補助素子が設けられる。
は、外部からの電圧に従って出力ノードを充電するため
の充電補助素子が設けられる。
【００２６】また、好ましくは、各ポンプモジュールに
は、導通時外部電源ノードと内部電圧発生用の出力ノー
ドとを結合するための直結素子が設けられる。
は、導通時外部電源ノードと内部電圧発生用の出力ノー
ドとを結合するための直結素子が設けられる。
【００２７】また、好ましくは、所定数のポンプモジュ
ールに対応して、与えられたクロック信号を分周して分
周クロック信号を生成する分周回路が設けられ、各ポン
プモジュールには、この分周クロック信号に従ってチャ
ージポンプ動作を行なって出力ノードに内部電圧を発生
するチャージポンプ回路が設けられる。
ールに対応して、与えられたクロック信号を分周して分
周クロック信号を生成する分周回路が設けられ、各ポン
プモジュールには、この分周クロック信号に従ってチャ
ージポンプ動作を行なって出力ノードに内部電圧を発生
するチャージポンプ回路が設けられる。
【００２８】また、好ましくは、所定数のポンプモジュ
ールには、活性化時与えられたクロック信号を分周しか
つ互いに位相の異なる複数の分周クロック信号を生成す
る分周回路が設けられ、各ポンプモジュールには、対応
の分周回路からの複数の分周クロック信号各々に対応し
て設けられ、対応の分周クロック信号に従ってチャージ
ポンプ動作を行なって出力ノードに内部電圧を発生する
複数のチャージポンプ回路が設けられる。
ールには、活性化時与えられたクロック信号を分周しか
つ互いに位相の異なる複数の分周クロック信号を生成す
る分周回路が設けられ、各ポンプモジュールには、対応
の分周回路からの複数の分周クロック信号各々に対応し
て設けられ、対応の分周クロック信号に従ってチャージ
ポンプ動作を行なって出力ノードに内部電圧を発生する
複数のチャージポンプ回路が設けられる。
【００２９】また、好ましくは、各ポンプモジュール
は、内部電圧を発生する出力ノードに結合され、直結指
示信号をこの出力ノードの電圧レベルに変換するための
レベル変換回路と、レベル変換回路の出力信号に応答し
て外部電源ノードを出力ノードに結合するためのスイッ
チング素子が設けられる。
は、内部電圧を発生する出力ノードに結合され、直結指
示信号をこの出力ノードの電圧レベルに変換するための
レベル変換回路と、レベル変換回路の出力信号に応答し
て外部電源ノードを出力ノードに結合するためのスイッ
チング素子が設けられる。
【００３０】好ましくは、内部電圧は電源電圧よりも高
い昇圧電圧であり、このスイッチングトランジスタは、
ＰチャネルＭＯＳトランジスタである。
い昇圧電圧であり、このスイッチングトランジスタは、
ＰチャネルＭＯＳトランジスタである。
【００３１】また、好ましくは、複数のポンプモジュー
ルはマトリックス状に配列される。第１の方向に沿って
延在して配置される配線チャネル領域が設けられる。こ
の配線チャネル領域に、複数のポンプモジュールに対す
るポンプ用のクロック信号を伝達するための少なくとも
１つのグローバルクロック信号線が配設される。このマ
トリックス内において、第１の方向と直交する第２の方
向に沿って整列されるポンプモジュール群の各群に対応
して複数のローカルクロック伝達線が設けられる。これ
ら複数のローカルクロック伝達線の各々は、グローバル
クロック信号線上のクロック信号を対応のポンプモジュ
ール群に伝達する。
ルはマトリックス状に配列される。第１の方向に沿って
延在して配置される配線チャネル領域が設けられる。こ
の配線チャネル領域に、複数のポンプモジュールに対す
るポンプ用のクロック信号を伝達するための少なくとも
１つのグローバルクロック信号線が配設される。このマ
トリックス内において、第１の方向と直交する第２の方
向に沿って整列されるポンプモジュール群の各群に対応
して複数のローカルクロック伝達線が設けられる。これ
ら複数のローカルクロック伝達線の各々は、グローバル
クロック信号線上のクロック信号を対応のポンプモジュ
ール群に伝達する。
【００３２】好ましくは、少なくとも１本のグローバル
クロック信号線は、互いに異なる複数のクロック信号を
伝達する複数のグローバルクロック信号線を含む。複数
のローカルクロック伝達線は、複数のグローバルクロッ
ク信号線に対応して配設され、それぞれ対応のグローバ
ルクロック信号線のクロック信号を伝達する。
クロック信号線は、互いに異なる複数のクロック信号を
伝達する複数のグローバルクロック信号線を含む。複数
のローカルクロック伝達線は、複数のグローバルクロッ
ク信号線に対応して配設され、それぞれ対応のグローバ
ルクロック信号線のクロック信号を伝達する。
【００３３】また、ポンプモジュールにおいて分周回路
が、制御回路からの活性化信号に応答して活性化され
る。
が、制御回路からの活性化信号に応答して活性化され
る。
【００３４】また、所定数のポンプモジュールに対応し
て、クロック信号を分周して互いに位相の異なる第１お
よび第２の分周クロック信号を発生する分周回路と、選
択信号に従ってこれら第１および第２の分周クロック信
号の１つを選択するセレクタとが設けられる。各ポンプ
モジュールには、対応のセレクタの出力する分周クロッ
ク信号と対応の分周器からの第１の分周クロック信号そ
れぞれに従ってチャージポンプ動作を行なって出力ノー
ドに内部電圧を発生するチャージポンプ回路が設けられ
る。
て、クロック信号を分周して互いに位相の異なる第１お
よび第２の分周クロック信号を発生する分周回路と、選
択信号に従ってこれら第１および第２の分周クロック信
号の１つを選択するセレクタとが設けられる。各ポンプ
モジュールには、対応のセレクタの出力する分周クロッ
ク信号と対応の分周器からの第１の分周クロック信号そ
れぞれに従ってチャージポンプ動作を行なって出力ノー
ドに内部電圧を発生するチャージポンプ回路が設けられ
る。
【００３５】複数のポンプモジュールを配設し、要求さ
れる仕様に応じて、同時に活性化されるポンプモジュー
ルの数を調整する。これにより、仕様変更に際しても、
活性化されるポンプモジュールの数を変更するだけで対
応することができ、内部電圧発生回路全体の設計変更を
行なう必要がなく、仕様変更に容易に対応することがで
きる。
れる仕様に応じて、同時に活性化されるポンプモジュー
ルの数を調整する。これにより、仕様変更に際しても、
活性化されるポンプモジュールの数を変更するだけで対
応することができ、内部電圧発生回路全体の設計変更を
行なう必要がなく、仕様変更に容易に対応することがで
きる。
【００３６】
【発明の実施の形態】［実施の形態１］図１は、この発
明の実施の形態１に従うＶｐｐ発生回路の構成を概略的
に示す図である。図１において、Ｖｐｐ発生回路は、行
列状に配列される複数のポンプモジュールＰＭ１１−Ｐ
Ｍｍｎを含む。これらのポンプモジュールＰＭ１１−Ｐ
Ｍｍｎは、同じ構成を有し、そのポンプ能力は同じであ
る。これらのポンプモジュールＰＭ１１−ＰＭｍｎは、
１個または複数のチャージポンプ回路を含む。この図１
において行方向に整列して配置されるポンプモジュール
が、ポンプ行ブロックを構成する。図１においては、ポ
ンプ行ブロックＰＭＲ♯１−ＰＭＲ♯ｍが配置される。
明の実施の形態１に従うＶｐｐ発生回路の構成を概略的
に示す図である。図１において、Ｖｐｐ発生回路は、行
列状に配列される複数のポンプモジュールＰＭ１１−Ｐ
Ｍｍｎを含む。これらのポンプモジュールＰＭ１１−Ｐ
Ｍｍｎは、同じ構成を有し、そのポンプ能力は同じであ
る。これらのポンプモジュールＰＭ１１−ＰＭｍｎは、
１個または複数のチャージポンプ回路を含む。この図１
において行方向に整列して配置されるポンプモジュール
が、ポンプ行ブロックを構成する。図１においては、ポ
ンプ行ブロックＰＭＲ♯１−ＰＭＲ♯ｍが配置される。
【００３７】また、列方向に整列するポンプモジュール
により、ポンプ列ブロックＰＭＣ♯が形成される。図１
においては、ポンプ列ブロックＰＭＣ♯１−ＰＭＣ♯ｎ
が配置される。
により、ポンプ列ブロックＰＭＣ♯が形成される。図１
においては、ポンプ列ブロックＰＭＣ♯１−ＰＭＣ♯ｎ
が配置される。
【００３８】ポンプ行ブロックＰＭＲ♯１−ＰＭＲ♯ｍ
それぞれに対応して、ポンプクロック信号ＰΦ１−ＰΦ
ｍが与えられる。これらのポンプクロック信号ＰΦ１−
ＰΦｍは、ｍ相のクロック信号であり、互いに位相が異
なる。１つのポンプ行ブロックＰＭＲ♯ｊ（ｊ＝１−
ｍ）に含まれるポンプモジュールＰＭｊ１−ＰＭｊｎに
共通にポンプクロック信号ＰΦｊが与えられる。
それぞれに対応して、ポンプクロック信号ＰΦ１−ＰΦ
ｍが与えられる。これらのポンプクロック信号ＰΦ１−
ＰΦｍは、ｍ相のクロック信号であり、互いに位相が異
なる。１つのポンプ行ブロックＰＭＲ♯ｊ（ｊ＝１−
ｍ）に含まれるポンプモジュールＰＭｊ１−ＰＭｊｎに
共通にポンプクロック信号ＰΦｊが与えられる。
【００３９】またポンプ行ブロックＰＭＲ♯１−ＰＭＲ
♯ｍを活性化するために、ポンプ活性化信号φｒ１−φ
ｒｍが与えられ、またポンプ列ブロックを活性化するた
めに、ポンプ活性化信号φｃ１−φｃｎが各ポンプ列ブ
ロックＰＭＣ♯１−ＰＭＣ♯ｎに対して与えられる。
♯ｍを活性化するために、ポンプ活性化信号φｒ１−φ
ｒｍが与えられ、またポンプ列ブロックを活性化するた
めに、ポンプ活性化信号φｃ１−φｃｎが各ポンプ列ブ
ロックＰＭＣ♯１−ＰＭＣ♯ｎに対して与えられる。
【００４０】ポンプモジュールＰＭＣ１１−ＰＭＣｍｎ
それぞれに対応して、ＡＮＤ回路ＡＮ１１−ＡＮｍｎが
設けられる。これらのＡＮＤ回路ＡＮ１１−ＡＮｍｎの
各々は、ポンプ行ブロックに対応して与えられるポンプ
活性化信号およびポンプ列ブロックに対して与えられる
ポンプ活性化信号とに従って対応のポンプモジュールを
活性化する。たとえばポンプモジュールＰＭｉｊに対し
て設けられるＡＮＤ回路ＡＮｉｊは、ポンプ活性化信号
φｒｉおよびφｃｊを受け、その出力信号を対応のポン
プモジュールＰＭｉｊのイネーブル入力ＥＮへ与える。
これらのポンプモジュールＰＭ１１−ＰＭｍｎの出力ノ
ードが、共通に昇圧電圧伝達線ＰＬＮに結合される。こ
の昇圧電圧伝達線ＰＬＮ上の電圧Ｖｐｐが、ＤＲＡＭ回
路のロウデコーダまたはワード線ドライブ回路などのＶ
ｐｐ消費回路へ与えられる。
それぞれに対応して、ＡＮＤ回路ＡＮ１１−ＡＮｍｎが
設けられる。これらのＡＮＤ回路ＡＮ１１−ＡＮｍｎの
各々は、ポンプ行ブロックに対応して与えられるポンプ
活性化信号およびポンプ列ブロックに対して与えられる
ポンプ活性化信号とに従って対応のポンプモジュールを
活性化する。たとえばポンプモジュールＰＭｉｊに対し
て設けられるＡＮＤ回路ＡＮｉｊは、ポンプ活性化信号
φｒｉおよびφｃｊを受け、その出力信号を対応のポン
プモジュールＰＭｉｊのイネーブル入力ＥＮへ与える。
これらのポンプモジュールＰＭ１１−ＰＭｍｎの出力ノ
ードが、共通に昇圧電圧伝達線ＰＬＮに結合される。こ
の昇圧電圧伝達線ＰＬＮ上の電圧Ｖｐｐが、ＤＲＡＭ回
路のロウデコーダまたはワード線ドライブ回路などのＶ
ｐｐ消費回路へ与えられる。
【００４１】図２は、Ｖｐｐ発生回路のスタンバイサイ
クル時の各ポンプ活性化信号の状態の一例を示す図であ
る。図２において、スタンバイサイクル時において、ポ
ンプ行ブロックＰＭＲ♯１−ＰＭＲ♯ｍに対するポンプ
活性化信号φｒ１−φｒｍがすべてＨレベルに設定され
る。一方、ポンプ列ブロックＰＭＣ♯１−ＰＭＣ♯ｎに
対してポンプ活性化信号φｃ１がＨレベルに設定され、
残りのポンプ活性化信号φｃ２−φｃｎがすべてＬレベ
ルに設定される。この状態においては、ポンプ列ブロッ
クＰＭＣ♯１に含まれるポンプモジュールＰＭ１１−Ｐ
Ｍｍ１が、それぞれのイネーブル入力ＥＮの信号が活性
状態であり、ポンプ動作を行ない、昇圧電圧Ｖｐｐを生
成する。残りのポンプモジュールＰＭ１２−ＰＭｍ２〜
ＰＭ１ｎ−ＰＭｍｎはすべて非活性状態にある。したが
って、この状態においては、低消費電流で、昇圧電圧Ｖ
ｐｐを生成し、昇圧電圧Ｖｐｐのリーク電流などによる
電圧低下を補償する。
クル時の各ポンプ活性化信号の状態の一例を示す図であ
る。図２において、スタンバイサイクル時において、ポ
ンプ行ブロックＰＭＲ♯１−ＰＭＲ♯ｍに対するポンプ
活性化信号φｒ１−φｒｍがすべてＨレベルに設定され
る。一方、ポンプ列ブロックＰＭＣ♯１−ＰＭＣ♯ｎに
対してポンプ活性化信号φｃ１がＨレベルに設定され、
残りのポンプ活性化信号φｃ２−φｃｎがすべてＬレベ
ルに設定される。この状態においては、ポンプ列ブロッ
クＰＭＣ♯１に含まれるポンプモジュールＰＭ１１−Ｐ
Ｍｍ１が、それぞれのイネーブル入力ＥＮの信号が活性
状態であり、ポンプ動作を行ない、昇圧電圧Ｖｐｐを生
成する。残りのポンプモジュールＰＭ１２−ＰＭｍ２〜
ＰＭ１ｎ−ＰＭｍｎはすべて非活性状態にある。したが
って、この状態においては、低消費電流で、昇圧電圧Ｖ
ｐｐを生成し、昇圧電圧Ｖｐｐのリーク電流などによる
電圧低下を補償する。
【００４２】図３は、アクティブサイクル時におけるＶ
ｐｐ発生回路のポンプ活性化信号の状態の一例を示す図
である。アクティブサイクル時においては、図３に示す
ように、ポンプ活性化信号φｒ１−φｒｍおよびφｃ１
−φｃｎをすべてＨレベルに設定する。この場合、ＡＮ
Ｄ回路ＡＮ１１−ＡＮｍｎがすべてＨレベルの信号を出
力し、ポンプモジュールＰＭ１１−ＰＭｍｎがすべて活
性化されてポンプ動作を行ない、昇圧電圧Ｖｐｐを生成
する。したがって、アクティブサイクル時においてＤＲ
ＡＭ回路が動作し、この昇圧電圧伝達線ＰＬＮ上の昇圧
電圧Ｖｐｐを消費する場合においても、多くのポンプモ
ジュールＰＭ１１−ＰＭｍｎがすべて動作するため、こ
の昇圧電圧Ｖｐｐの電圧レベル低下を補償して、安定に
昇圧電圧ＶｐｐをＤＲＡＭ回路へ供給することができ
る。
ｐｐ発生回路のポンプ活性化信号の状態の一例を示す図
である。アクティブサイクル時においては、図３に示す
ように、ポンプ活性化信号φｒ１−φｒｍおよびφｃ１
−φｃｎをすべてＨレベルに設定する。この場合、ＡＮ
Ｄ回路ＡＮ１１−ＡＮｍｎがすべてＨレベルの信号を出
力し、ポンプモジュールＰＭ１１−ＰＭｍｎがすべて活
性化されてポンプ動作を行ない、昇圧電圧Ｖｐｐを生成
する。したがって、アクティブサイクル時においてＤＲ
ＡＭ回路が動作し、この昇圧電圧伝達線ＰＬＮ上の昇圧
電圧Ｖｐｐを消費する場合においても、多くのポンプモ
ジュールＰＭ１１−ＰＭｍｎがすべて動作するため、こ
の昇圧電圧Ｖｐｐの電圧レベル低下を補償して、安定に
昇圧電圧ＶｐｐをＤＲＡＭ回路へ供給することができ
る。
【００４３】このＶｐｐ発生回路においては、スタンバ
イサイクル時において動作するポンプモジュールが、ア
クティブサイクル時に動作するポンプモジュールに含ま
れる。したがって、従来のように、アクティブサイクル
用のアクティブＶｐｐ発生回路とスタンバイサイクル用
のスタンバイＶｐｐ発生回路とを別々に設ける必要はな
く、Ｖｐｐ発生回路の占有面積を低減することができ
る。
イサイクル時において動作するポンプモジュールが、ア
クティブサイクル時に動作するポンプモジュールに含ま
れる。したがって、従来のように、アクティブサイクル
用のアクティブＶｐｐ発生回路とスタンバイサイクル用
のスタンバイＶｐｐ発生回路とを別々に設ける必要はな
く、Ｖｐｐ発生回路の占有面積を低減することができ
る。
【００４４】また、たとえば、ＤＲＡＭ回路の記憶容量
が小さくなった場合等の電流駆動能力の仕様値が小さく
なった場合、例えばポンプ活性化信号φｒ１−φｒｍお
よびφｃ１−φｃｎを選択的にローレベルに固定してお
くことにより、このＶｐｐ発生回路のポンプ能力をＤＲ
ＡＭ回路の記憶容量に応じて小さくでき、記憶容量など
の仕様変更に対しても柔軟に対応することができる（こ
のレイアウト変更については後に詳細に説明する）。
が小さくなった場合等の電流駆動能力の仕様値が小さく
なった場合、例えばポンプ活性化信号φｒ１−φｒｍお
よびφｃ１−φｃｎを選択的にローレベルに固定してお
くことにより、このＶｐｐ発生回路のポンプ能力をＤＲ
ＡＭ回路の記憶容量に応じて小さくでき、記憶容量など
の仕様変更に対しても柔軟に対応することができる（こ
のレイアウト変更については後に詳細に説明する）。
【００４５】［ポンプ活性化信号発生部の構成］図４
は、ポンプ活性化信号発生部の構成の一例を示す図であ
る。図４においては、ポンプ活性化信号発生部は、制御
回路１からの内部動作活性化信号ＡＣＴに従ってポンプ
行ブロックに対するポンプ活性化信号φｒｉ（ｉ＝１−
ｍ）を発生するポンプ行ブロック制御回路２と、制御回
路１からの内部動作活性化信号ＡＣＴに従ってポンプ列
ブロックに対するポンプ活性化信号φｃｊ（ｊ＝１−
ｎ）を発生するポンプ列ブロック制御回路３を含む。
は、ポンプ活性化信号発生部の構成の一例を示す図であ
る。図４においては、ポンプ活性化信号発生部は、制御
回路１からの内部動作活性化信号ＡＣＴに従ってポンプ
行ブロックに対するポンプ活性化信号φｒｉ（ｉ＝１−
ｍ）を発生するポンプ行ブロック制御回路２と、制御回
路１からの内部動作活性化信号ＡＣＴに従ってポンプ列
ブロックに対するポンプ活性化信号φｃｊ（ｊ＝１−
ｎ）を発生するポンプ列ブロック制御回路３を含む。
【００４６】内部動作活性化信号ＡＣＴは、Ｖｐｐ使用
回路４へ与えられる。Ｖｐｐ使用回路４は、この内部動
作活性化信号ＡＣＴが活性化されると動作し、昇圧電圧
Ｖｐｐを使用する。この内部動作活性化信号ＡＣＴは、
たとえば、ＤＲＡＭ回路においてメモリセル行を選択す
る動作を活性化するアレイ活性化信号であり、このアレ
イ活性化信号ＡＣＴが活性化されると、ロウ系回路が動
作する。Ｖｐｐ使用回路４は、したがって、このロウ系
回路に含まれるロウデコーダ／ワード線ドライブ回路な
どを含む。制御回路１は、外部からの動作モードを指示
する動作モード指示信号（コマンド）ＣＭＤに従って、
内部動作活性化信号ＡＣＴを選択的に活性化する。
回路４へ与えられる。Ｖｐｐ使用回路４は、この内部動
作活性化信号ＡＣＴが活性化されると動作し、昇圧電圧
Ｖｐｐを使用する。この内部動作活性化信号ＡＣＴは、
たとえば、ＤＲＡＭ回路においてメモリセル行を選択す
る動作を活性化するアレイ活性化信号であり、このアレ
イ活性化信号ＡＣＴが活性化されると、ロウ系回路が動
作する。Ｖｐｐ使用回路４は、したがって、このロウ系
回路に含まれるロウデコーダ／ワード線ドライブ回路な
どを含む。制御回路１は、外部からの動作モードを指示
する動作モード指示信号（コマンド）ＣＭＤに従って、
内部動作活性化信号ＡＣＴを選択的に活性化する。
【００４７】ポンプ行ブロック制御回路２は、内部動作
活性化信号ＡＣＴと配線２ｃ上の信号（電圧）を受ける
ＡＮＤ回路２ａと、ＡＮＤ回路２ａの出力信号と配線２
ｄ上の信号（電圧）を受けてポンプ行ブロックＰＭＲ♯
ｉに対するポンプ活性化信号φｒｉを発生するＯＲ回路
２ｂを含む。配線２ｃおよび２ｄは、選択的に接地ノー
ドまたは電源ノードに結合される。すなわち、これらの
配線２ｃおよび２ｄは、マスク工程においてその接続が
決定される。配線２ｃを電源ノードに接続し、配線２ｄ
を接地ノードに接続した場合、ポンプ活性化信号φｒｉ
は、内部動作活性化信号ＡＣＴに従って変化する。配線
２ｄが、電源ノードに接続された場合には、ポンプ活性
化信号φｒｉはＨレベルに固定される。一方、配線２ｃ
および２ｄを、ともに接地ノードに結合した場合、ポン
プ活性化信号φｒｉは、Ｌレベルに固定される。したが
って、この配線２ｃおよび２ｄの接続ノードにより、ポ
ンプ活性化信号φｒｉの状態を設定することができる。
活性化信号ＡＣＴと配線２ｃ上の信号（電圧）を受ける
ＡＮＤ回路２ａと、ＡＮＤ回路２ａの出力信号と配線２
ｄ上の信号（電圧）を受けてポンプ行ブロックＰＭＲ♯
ｉに対するポンプ活性化信号φｒｉを発生するＯＲ回路
２ｂを含む。配線２ｃおよび２ｄは、選択的に接地ノー
ドまたは電源ノードに結合される。すなわち、これらの
配線２ｃおよび２ｄは、マスク工程においてその接続が
決定される。配線２ｃを電源ノードに接続し、配線２ｄ
を接地ノードに接続した場合、ポンプ活性化信号φｒｉ
は、内部動作活性化信号ＡＣＴに従って変化する。配線
２ｄが、電源ノードに接続された場合には、ポンプ活性
化信号φｒｉはＨレベルに固定される。一方、配線２ｃ
および２ｄを、ともに接地ノードに結合した場合、ポン
プ活性化信号φｒｉは、Ｌレベルに固定される。したが
って、この配線２ｃおよび２ｄの接続ノードにより、ポ
ンプ活性化信号φｒｉの状態を設定することができる。
【００４８】ポンプ列ブロック制御回路３は、ポンプ行
ブロック制御回路２と同様、内部動作活性化信号ＡＣＴ
と配線３ｃ上の信号（電圧）を受けるＡＮＤ回路３ａ
と、ＡＮＤ回路３ａの出力信号と配線３ｄ上の信号（電
圧）を受けて、ポンプ列ブロックＰＭＣ♯ｊに対するポ
ンプ活性化信号φｃｊを発生するＯＲ回路３ｂを含む。
このポンプ列ブロック制御回路３においても、配線３ｃ
および３ｄの接続ノードにより、ポンプ活性化信号φｃ
ｊの状態を設定することができる。すなわち、配線３ｃ
および３ｄがともに接地ノードに接続される場合には、
ポンプ活性化信号φｃｊは、Ｌレベルに固定である。配
線３ｄが電源ノードに接続される場合には、ポンプ活性
化信号φｃｊはＨレベルに固定される。配線３ｃを電源
ノードに接続し、配線３ｄを接地ノードに接続した場合
には、ポンプ活性化信号φｃｊは、内部動作活性化信号
ＡＣＴに従って選択的に活性化される。したがって、常
時動作するポンプモジュール（スタンバイサイクル時に
おいて動作するポンプモジュール）とアクティブサイク
ル時においてのみ動作するポンプモジュールに対するポ
ンプ活性化信号の状態を、配線の接続ノードにより設定
することができる。
ブロック制御回路２と同様、内部動作活性化信号ＡＣＴ
と配線３ｃ上の信号（電圧）を受けるＡＮＤ回路３ａ
と、ＡＮＤ回路３ａの出力信号と配線３ｄ上の信号（電
圧）を受けて、ポンプ列ブロックＰＭＣ♯ｊに対するポ
ンプ活性化信号φｃｊを発生するＯＲ回路３ｂを含む。
このポンプ列ブロック制御回路３においても、配線３ｃ
および３ｄの接続ノードにより、ポンプ活性化信号φｃ
ｊの状態を設定することができる。すなわち、配線３ｃ
および３ｄがともに接地ノードに接続される場合には、
ポンプ活性化信号φｃｊは、Ｌレベルに固定である。配
線３ｄが電源ノードに接続される場合には、ポンプ活性
化信号φｃｊはＨレベルに固定される。配線３ｃを電源
ノードに接続し、配線３ｄを接地ノードに接続した場合
には、ポンプ活性化信号φｃｊは、内部動作活性化信号
ＡＣＴに従って選択的に活性化される。したがって、常
時動作するポンプモジュール（スタンバイサイクル時に
おいて動作するポンプモジュール）とアクティブサイク
ル時においてのみ動作するポンプモジュールに対するポ
ンプ活性化信号の状態を、配線の接続ノードにより設定
することができる。
【００４９】図５は、図４に示すポンプ行ブロック制御
回路２の変更例を示す図である。この図５に示す構成に
おいては、ポンプ行ブロック制御回路２は、図４に示す
構成と同様、ＡＮＤ回路２ａおよびＯＲ回路２ｂを含
む。ポンプ活性化信号φｒｉをＨレベルまたはＬレベル
に固定する場合には、ＡＮＤ回路２ａおよびＯＲ回路２
ｂの入力ノードがともに、同じノードに結合される。ポ
ンプ活性化信号φｒｉがＨレベルに固定される場合に
は、配線２ｅおよび２ｆがともに電源ノードに結合され
る。ポンプ活性化信号φｒｉをＬレベルに固定する場合
には、配線２ｅおよび２ｆを、接地ノードに接続する。
いずれの場合においても、このＡＮＤ回路２ａには、内
部動作活性化信号ＡＣＴは与えられない。したがって、
このポンプ活性化信号の状態が固定される場合には、内
部動作活性化信号を、このポンプ活性化信号発生部と切
り離すことにより、制御回路１の内部動作活性化信号Ａ
ＣＴを発生する部分の負荷が軽減される。
回路２の変更例を示す図である。この図５に示す構成に
おいては、ポンプ行ブロック制御回路２は、図４に示す
構成と同様、ＡＮＤ回路２ａおよびＯＲ回路２ｂを含
む。ポンプ活性化信号φｒｉをＨレベルまたはＬレベル
に固定する場合には、ＡＮＤ回路２ａおよびＯＲ回路２
ｂの入力ノードがともに、同じノードに結合される。ポ
ンプ活性化信号φｒｉがＨレベルに固定される場合に
は、配線２ｅおよび２ｆがともに電源ノードに結合され
る。ポンプ活性化信号φｒｉをＬレベルに固定する場合
には、配線２ｅおよび２ｆを、接地ノードに接続する。
いずれの場合においても、このＡＮＤ回路２ａには、内
部動作活性化信号ＡＣＴは与えられない。したがって、
このポンプ活性化信号の状態が固定される場合には、内
部動作活性化信号を、このポンプ活性化信号発生部と切
り離すことにより、制御回路１の内部動作活性化信号Ａ
ＣＴを発生する部分の負荷が軽減される。
【００５０】なお、図４に示す構成において、制御回路
２および３においては、ＡＮＤ回路とＯＲ回路が用いら
れている。しかしながら、これらは、制御回路２および
３は、ＮＡＮＤ回路およびＮＯＲ回路で構成されてもよ
い。
２および３においては、ＡＮＤ回路とＯＲ回路が用いら
れている。しかしながら、これらは、制御回路２および
３は、ＮＡＮＤ回路およびＮＯＲ回路で構成されてもよ
い。
【００５１】図６は、Ｖｐｐ発生回路の電流供給能力を
小さくした場合の配置の一例を概略的に示す図である。
図６において、Ｖｐｐ発生回路は、ポンプ行ブロックＰ
ＭＲ♯１−ＰＭＲ♯ｍとポンプ列ブロックＰＭＣ♯１−
ＰＭＣ♯ｎに分割されるポンプモジュールＰＭを含む。
これらのポンプ行ブロックＰＭＲ♯１−ＰＭＲ♯ｍおよ
びポンプ列ブロックＰＭＣ♯１−ＰＭＣ♯ｎのポンプモ
ジュールＰＭが、すべて使用される状態において、ＤＲ
ＡＭの記憶容量の低減が行なわれた場合には、たとえ
ば、ポンプ列ブロックＰＭＣ♯（ｎ−１）およびＰＭＣ
♯ｎのポンプモジュールをすべて非活性状態に固定す
る。スタンバイ状態時においてはポンプ列ブロックＰＭ
Ｃ♯１とポンプ行ブロックＰＭＲ♯１−ＰＭＲ♯（ｍ−
１）の交差部に対応して配置されるポンプモジュールＰ
Ｍを活性化する。これにより、ＤＲＡＭの記憶容量が低
減された場合、このＶｐｐ発生回路の電荷供給能力を容
易に低減することができる。電流供給能力を大きくする
場合には、ポンプ列ブロックを増設する。なお、後に詳
細に説明するが，常時非活性化されるポンプモジュール
はレイアウトされなくても良い（使用されるポンプモジ
ュールのみをレイアウトする）。
小さくした場合の配置の一例を概略的に示す図である。
図６において、Ｖｐｐ発生回路は、ポンプ行ブロックＰ
ＭＲ♯１−ＰＭＲ♯ｍとポンプ列ブロックＰＭＣ♯１−
ＰＭＣ♯ｎに分割されるポンプモジュールＰＭを含む。
これらのポンプ行ブロックＰＭＲ♯１−ＰＭＲ♯ｍおよ
びポンプ列ブロックＰＭＣ♯１−ＰＭＣ♯ｎのポンプモ
ジュールＰＭが、すべて使用される状態において、ＤＲ
ＡＭの記憶容量の低減が行なわれた場合には、たとえ
ば、ポンプ列ブロックＰＭＣ♯（ｎ−１）およびＰＭＣ
♯ｎのポンプモジュールをすべて非活性状態に固定す
る。スタンバイ状態時においてはポンプ列ブロックＰＭ
Ｃ♯１とポンプ行ブロックＰＭＲ♯１−ＰＭＲ♯（ｍ−
１）の交差部に対応して配置されるポンプモジュールＰ
Ｍを活性化する。これにより、ＤＲＡＭの記憶容量が低
減された場合、このＶｐｐ発生回路の電荷供給能力を容
易に低減することができる。電流供給能力を大きくする
場合には、ポンプ列ブロックを増設する。なお、後に詳
細に説明するが，常時非活性化されるポンプモジュール
はレイアウトされなくても良い（使用されるポンプモジ
ュールのみをレイアウトする）。
【００５２】ポンプ制御回路の構成は、図４に示す構成
を利用でき、単に配線工程におけるマスク配線で、ポン
プモジュールの活性／非活性を設定する。
を利用でき、単に配線工程におけるマスク配線で、ポン
プモジュールの活性／非活性を設定する。
【００５３】多相のポンプクロック信号ＰΦ１−ＰΦｍ
それぞれに対して複数のポンプモジュールを設けること
により、各ＤＲＡＭの記憶容量または電流駆動能力が増
減された場合、各ポンプクロック信号において活性化さ
れるポンプモジュールの数を増減する。これにより、多
相クロック信号を用いて、電流供給能力を増減して昇圧
電圧Ｖｐｐを安定に発生することができる。
それぞれに対して複数のポンプモジュールを設けること
により、各ＤＲＡＭの記憶容量または電流駆動能力が増
減された場合、各ポンプクロック信号において活性化さ
れるポンプモジュールの数を増減する。これにより、多
相クロック信号を用いて、電流供給能力を増減して昇圧
電圧Ｖｐｐを安定に発生することができる。
【００５４】以上のように、この発明の実施の形態１に
従えば、昇圧電圧Ｖｐｐを発生する回路においてポンプ
モジュールを複数個設け、これらのポンプモジュールを
記憶容量または電源電圧などの仕様値に応じて選択的に
活性化信号により活性化することにより、最適な電流供
給能力を有するＶｐｐ発生回路を、設計変更を伴うこと
なく実現することができる。また、スタンバイサイクル
時およびアクティブサイクル時に動作するポンプモジュ
ールを共有することができ、このＶｐｐ発生回路を、ア
クティブサイクル用およびスタンバイサイクル用に別々
に設ける必要がなく、Ｖｐｐ発生回路の占有面積が低減
される。なお、外部電源電圧の仕様値が低くなる場合、
ＤＲＡＭ内部で用いられる昇圧電圧の仕様の変更の有無
に応じてＶｐｐ発生回路の仕様変更内容は異なる。
従えば、昇圧電圧Ｖｐｐを発生する回路においてポンプ
モジュールを複数個設け、これらのポンプモジュールを
記憶容量または電源電圧などの仕様値に応じて選択的に
活性化信号により活性化することにより、最適な電流供
給能力を有するＶｐｐ発生回路を、設計変更を伴うこと
なく実現することができる。また、スタンバイサイクル
時およびアクティブサイクル時に動作するポンプモジュ
ールを共有することができ、このＶｐｐ発生回路を、ア
クティブサイクル用およびスタンバイサイクル用に別々
に設ける必要がなく、Ｖｐｐ発生回路の占有面積が低減
される。なお、外部電源電圧の仕様値が低くなる場合、
ＤＲＡＭ内部で用いられる昇圧電圧の仕様の変更の有無
に応じてＶｐｐ発生回路の仕様変更内容は異なる。
【００５５】［実施の形態２］図７は、この発明の実施
の形態２に従うポンプモジュールの構成を概略的に示す
図である。図７において、ポンプモジュールＰＭは、ポ
ンプクロック信号ＰΦを分周して２相の分周クロック信
号Φ１およびΦ２を生成する分周回路５と、この分周回
路５からの分周クロック信号Φ１およびΦ２それぞれに
従ってチャージポンプ動作を行なって出力ノード８に電
荷を供給するチャージポンプ６および７を含む。
の形態２に従うポンプモジュールの構成を概略的に示す
図である。図７において、ポンプモジュールＰＭは、ポ
ンプクロック信号ＰΦを分周して２相の分周クロック信
号Φ１およびΦ２を生成する分周回路５と、この分周回
路５からの分周クロック信号Φ１およびΦ２それぞれに
従ってチャージポンプ動作を行なって出力ノード８に電
荷を供給するチャージポンプ６および７を含む。
【００５６】分周回路５は、２段の縦続接続されるＤフ
リップフロップ５ａおよび５ｂと、Ｄフリップフロップ
５ｂの出力Ｑからの分周クロック信号Φ１を反転してＤ
フリップフロップ５ａの入力Ｄに伝達するインバータ５
ｃを含む。Ｄフリップフロップ５ａはポンプクロック信
号ＰΦの立下がりに応答してインバータ５ｃの出力信号
をラッチしかつ出力する。一方、Ｄフリップフロップ５
ｂは、ポンプクロック信号ＰΦの立上がりに応答してＤ
フリップフロップ５ａの出力する分周クロック信号Φ２
を取込みかつ出力する。したがって、図８に示すよう
に、分周クロック信号Φ２は、ポンプクロック信号ＰΦ
の立下がりに応答してその状態が変化し、一方、分周ク
ロック信号Φ１は、ポンプクロック信号ＰΦの立上がり
に応答してその状態が変化する。チャージポンプ６およ
び７は、それぞれ分周クロック信号Φ１およびΦ２に従
ってチャージポンプ動作を行なって出力ノード８に電荷
を供給する。これらのチャージポンプ６および７は、チ
ャージポンプ動作タイミングが異なり、この出力ノード
８の昇圧電圧Ｖｐｐの振幅を小さくし、かつ安定に昇圧
電圧Ｖｐｐを発生する。
リップフロップ５ａおよび５ｂと、Ｄフリップフロップ
５ｂの出力Ｑからの分周クロック信号Φ１を反転してＤ
フリップフロップ５ａの入力Ｄに伝達するインバータ５
ｃを含む。Ｄフリップフロップ５ａはポンプクロック信
号ＰΦの立下がりに応答してインバータ５ｃの出力信号
をラッチしかつ出力する。一方、Ｄフリップフロップ５
ｂは、ポンプクロック信号ＰΦの立上がりに応答してＤ
フリップフロップ５ａの出力する分周クロック信号Φ２
を取込みかつ出力する。したがって、図８に示すよう
に、分周クロック信号Φ２は、ポンプクロック信号ＰΦ
の立下がりに応答してその状態が変化し、一方、分周ク
ロック信号Φ１は、ポンプクロック信号ＰΦの立上がり
に応答してその状態が変化する。チャージポンプ６およ
び７は、それぞれ分周クロック信号Φ１およびΦ２に従
ってチャージポンプ動作を行なって出力ノード８に電荷
を供給する。これらのチャージポンプ６および７は、チ
ャージポンプ動作タイミングが異なり、この出力ノード
８の昇圧電圧Ｖｐｐの振幅を小さくし、かつ安定に昇圧
電圧Ｖｐｐを発生する。
【００５７】なお、図８に示すように、ポンプクロック
信号ＰΦを２倍の周期で、分周クロック信号Φ１および
Φ２が変化する。したがって、ポンプクロック信号ＰΦ
に従って１つのチャージポンプで動作するときと同様の
ポンプ能力をこのポンプモジュールＰＭは有する（ポン
プの電荷供給能力は、ポンプクロック信号の周波数とチ
ャージポンプ用キャパシタの容量値の積に比例する）。
信号ＰΦを２倍の周期で、分周クロック信号Φ１および
Φ２が変化する。したがって、ポンプクロック信号ＰΦ
に従って１つのチャージポンプで動作するときと同様の
ポンプ能力をこのポンプモジュールＰＭは有する（ポン
プの電荷供給能力は、ポンプクロック信号の周波数とチ
ャージポンプ用キャパシタの容量値の積に比例する）。
【００５８】このポンプクロック信号ＰΦをポンプモジ
ュールＰＭ内で分周回路５により分周し、２相の分周ク
ロック信号を生成することにより、このポンプモジュー
ル群の外部に配設するポンプクロック信号の数を低減で
き、応じて、ポンプクロック信号配線の占有面積を低減
できる。また、高速のたとえば外部クロック信号を用い
てポンプモジュールを動作させることができる（混載Ｄ
ＲＡＭの場合，データはクロック信号に同期して入出力
される）。
ュールＰＭ内で分周回路５により分周し、２相の分周ク
ロック信号を生成することにより、このポンプモジュー
ル群の外部に配設するポンプクロック信号の数を低減で
き、応じて、ポンプクロック信号配線の占有面積を低減
できる。また、高速のたとえば外部クロック信号を用い
てポンプモジュールを動作させることができる（混載Ｄ
ＲＡＭの場合，データはクロック信号に同期して入出力
される）。
【００５９】［変更例］図９は、この発明の実施の形態
２の変更例を概略的に示す図である。図９に示す構成に
おいては、ポンプ行ブロックＰＭＲ♯ｉのポンプモジュ
ールＰＭｉ１−ＰＭｉｎに共通に分周回路５が設けられ
る。ポンプモジュールＰＭｉ１−ＰＭｉｎ各々において
は、２つのチャージポンプが設けられており、これらの
ポンプモジュールＰＭｉ１−ＰＭｉｎは、２相の分周ク
ロック信号Φ１およびΦ２に従ってチャージポンプ動作
を行なう。この図９に示す構成においては、ポンプ行ブ
ロックＰＭＲ♯ｉ（ｉ＝１−ｍ）それぞれに対応して分
周回路５が設けられる。ポンプモジュールＰＭｉ１−Ｐ
Ｍｉｎ内においては、分周回路を設ける必要がなく、ポ
ンプモジュールの占有面積が低減される。
２の変更例を概略的に示す図である。図９に示す構成に
おいては、ポンプ行ブロックＰＭＲ♯ｉのポンプモジュ
ールＰＭｉ１−ＰＭｉｎに共通に分周回路５が設けられ
る。ポンプモジュールＰＭｉ１−ＰＭｉｎ各々において
は、２つのチャージポンプが設けられており、これらの
ポンプモジュールＰＭｉ１−ＰＭｉｎは、２相の分周ク
ロック信号Φ１およびΦ２に従ってチャージポンプ動作
を行なう。この図９に示す構成においては、ポンプ行ブ
ロックＰＭＲ♯ｉ（ｉ＝１−ｍ）それぞれに対応して分
周回路５が設けられる。ポンプモジュールＰＭｉ１−Ｐ
Ｍｉｎ内においては、分周回路を設ける必要がなく、ポ
ンプモジュールの占有面積が低減される。
【００６０】なお、この分周回路５は、１つのポンプ行
ブロックＰＭＲ♯ｉにおいて、所定数のポンプモジュー
ルごとに設けられてもよい。この場合、１つの分周回路
が駆動するチャージポンプの数が低減され、分周回路の
負荷が軽減され、正確なクロック波形を伝達でき、また
分周回路の規模を低減することができる。
ブロックＰＭＲ♯ｉにおいて、所定数のポンプモジュー
ルごとに設けられてもよい。この場合、１つの分周回路
が駆動するチャージポンプの数が低減され、分周回路の
負荷が軽減され、正確なクロック波形を伝達でき、また
分周回路の規模を低減することができる。
【００６１】［変更例２］図１０は、この発明の実施の
形態２の変更例２の構成を概略的に示す図である。図１
０においては、ポンプクロック信号ＰΦはポンプ行ブロ
ックＰＭＲ♯ｉに含まれるポンプモジュールに共通に与
えられる。一方、このポンプクロック信号ＰΦをインバ
ータ９により反転し、反転ポンプクロック信号ＺＰΦ
を、ポンプ行ブロックＰＭＲ♯（ｉ＋１）に含まれるポ
ンプモジュールに与える。ポンプクロック信号ＰΦおよ
びＺＰΦは、互いに位相が１８０°ずれている。この図
１０に示す構成においても、ポンプモジュール群に与え
られるポンプクロック信号の信号線の数を低減すること
ができる。
形態２の変更例２の構成を概略的に示す図である。図１
０においては、ポンプクロック信号ＰΦはポンプ行ブロ
ックＰＭＲ♯ｉに含まれるポンプモジュールに共通に与
えられる。一方、このポンプクロック信号ＰΦをインバ
ータ９により反転し、反転ポンプクロック信号ＺＰΦ
を、ポンプ行ブロックＰＭＲ♯（ｉ＋１）に含まれるポ
ンプモジュールに与える。ポンプクロック信号ＰΦおよ
びＺＰΦは、互いに位相が１８０°ずれている。この図
１０に示す構成においても、ポンプモジュール群に与え
られるポンプクロック信号の信号線の数を低減すること
ができる。
【００６２】なお、この図１０に示す構成においても、
図７に示すようにポンプモジュール内に２つのチャージ
ポンプを設け、ポンプクロック信号ＰΦおよび補のポン
プクロック信号ＺＰΦに従って２つのチャージポンプを
それぞれ駆動する構成が利用されてもよい。
図７に示すようにポンプモジュール内に２つのチャージ
ポンプを設け、ポンプクロック信号ＰΦおよび補のポン
プクロック信号ＺＰΦに従って２つのチャージポンプを
それぞれ駆動する構成が利用されてもよい。
【００６３】また、図９に示す分周回路５を、このイン
バータ９で置換し、１８０度位相のずれた２相のポンプ
クロック信号ＰΦおよびＺＰΦを生成して、ポンプ行ブ
ロックＰＭＲ♯ｉのポンプモジュールＰＭｉ１−ＰＭｉ
ｎへ与えてもよい。
バータ９で置換し、１８０度位相のずれた２相のポンプ
クロック信号ＰΦおよびＺＰΦを生成して、ポンプ行ブ
ロックＰＭＲ♯ｉのポンプモジュールＰＭｉ１−ＰＭｉ
ｎへ与えてもよい。
【００６４】また、分周回路によりポンプクロック信号
ＰΦを分周し、分周クロック信号をインバータ９で反転
して、互いに重なり合わない２相の分周クロック信号を
生成して、２つのチャージポンプへ与えてもよい。
ＰΦを分周し、分周クロック信号をインバータ９で反転
して、互いに重なり合わない２相の分周クロック信号を
生成して、２つのチャージポンプへ与えてもよい。
【００６５】また、図９に示す分周回路５は、４相のク
ロック信号を生成し、この４相のクロック信号を４つの
ポンプ行ブロックそれぞれに分配するように構成しても
よい。また、Ｍ分周回路を利用しポンプクロック信号Ｐ
Φから、Ｍ個の分周クロック信号を生成して各ポンプ行
ブロックＰＭＲ♯１−ＰＭＲ♯ｍへ分配するように構成
してもよい。
ロック信号を生成し、この４相のクロック信号を４つの
ポンプ行ブロックそれぞれに分配するように構成しても
よい。また、Ｍ分周回路を利用しポンプクロック信号Ｐ
Φから、Ｍ個の分周クロック信号を生成して各ポンプ行
ブロックＰＭＲ♯１−ＰＭＲ♯ｍへ分配するように構成
してもよい。
【００６６】ポンプモジュール群近傍において、分周回
路（インバータを含む）により、ポンプクロック信号線
の数を低減することができ、応じて、信号配線占有面積
およびポンプクロック信号線充放電電流を低減すること
ができる。
路（インバータを含む）により、ポンプクロック信号線
の数を低減することができ、応じて、信号配線占有面積
およびポンプクロック信号線充放電電流を低減すること
ができる。
【００６７】また、単に、分周回路に代えて、位相シフ
ト回路が用いられてもよい。なお、図７に示すポンプモ
ジュールＰＭにおいては、イネーブル入力ＥＮは示して
いない。このイネーブル入力ＥＮに与えられた信号によ
りチャージポンプ６および７のチャージポンプ動作を制
御する、または分周回路５へのポンプクロック信号ＰΦ
の伝達を禁止する。
ト回路が用いられてもよい。なお、図７に示すポンプモ
ジュールＰＭにおいては、イネーブル入力ＥＮは示して
いない。このイネーブル入力ＥＮに与えられた信号によ
りチャージポンプ６および７のチャージポンプ動作を制
御する、または分周回路５へのポンプクロック信号ＰΦ
の伝達を禁止する。
【００６８】［実施の形態３］図１１は、この発明の実
施の形態３に従うポンプモジュールＰＭの構成を概略的
に示す図である。この図１１に示すポンプモジュールＰ
Ｍにおいては、ポンプクロック信号ＰΦを２分周して、
２相の分周クロック信号Φ１およびΦ２を分周する分周
回路５と、これらの分周クロック信号Φ１およびΦ２に
従ってチャージポンプ動作を行なうチャージポンプ６お
よび７が設けられる。
施の形態３に従うポンプモジュールＰＭの構成を概略的
に示す図である。この図１１に示すポンプモジュールＰ
Ｍにおいては、ポンプクロック信号ＰΦを２分周して、
２相の分周クロック信号Φ１およびΦ２を分周する分周
回路５と、これらの分周クロック信号Φ１およびΦ２に
従ってチャージポンプ動作を行なうチャージポンプ６お
よび７が設けられる。
【００６９】実施の形態２においてはイネーブル入力に
ついては具体的に言及していなかったが，この実施の形
態３における分周回路５においては，イネーブル入力Ｅ
Ｎに与えられる活性化信号ＤＥＮとポンプクロック信号
ＰΦを受けるＡＮＤ回路５ｄが設けられる。このＡＮＤ
回路５ｄの出力信号が、Ｄフリップフロップ５ｂのクロ
ック入力へ与えられる。次に、この図１１に示す分周回
路５の動作は図１２に示す信号波形図を参照して説明す
る。
ついては具体的に言及していなかったが，この実施の形
態３における分周回路５においては，イネーブル入力Ｅ
Ｎに与えられる活性化信号ＤＥＮとポンプクロック信号
ＰΦを受けるＡＮＤ回路５ｄが設けられる。このＡＮＤ
回路５ｄの出力信号が、Ｄフリップフロップ５ｂのクロ
ック入力へ与えられる。次に、この図１１に示す分周回
路５の動作は図１２に示す信号波形図を参照して説明す
る。
【００７０】活性化信号ＤＥＮがＨレベルのときには、
ＡＮＤ回路５ｄの出力信号がポンプクロック信号ＰΦに
従って変化する。したがって、この状態においては、分
周回路５が分周動作を行ない、ポンプクロック信号ＰΦ
を２分周した分周クロック信号Φ１およびΦ２が生成さ
れる。今、ポンプクロック信号ＰΦが立上がった直後
に、時刻Ｔａにおいて活性化信号ＤＥＮがＬレベルに立
下がった状態を考える。時刻Ｔａ直前の、ポンプクロッ
ク信号ＰΦの立上がりに応答してＡＮＤ回路５ｄの出力
信号はＨレベルとなり、Ｄフリップフロップ５ｂがラッ
チ動作を行ない、その出力信号の状態を、分周クロック
信号Φ２に従って変化させる。
ＡＮＤ回路５ｄの出力信号がポンプクロック信号ＰΦに
従って変化する。したがって、この状態においては、分
周回路５が分周動作を行ない、ポンプクロック信号ＰΦ
を２分周した分周クロック信号Φ１およびΦ２が生成さ
れる。今、ポンプクロック信号ＰΦが立上がった直後
に、時刻Ｔａにおいて活性化信号ＤＥＮがＬレベルに立
下がった状態を考える。時刻Ｔａ直前の、ポンプクロッ
ク信号ＰΦの立上がりに応答してＡＮＤ回路５ｄの出力
信号はＨレベルとなり、Ｄフリップフロップ５ｂがラッ
チ動作を行ない、その出力信号の状態を、分周クロック
信号Φ２に従って変化させる。
【００７１】時刻Ｔａにおいて、活性化信号ＤＥＮがＬ
レベルに立下がっても、Ｄフリップフロップ５ｂはラッ
チ状態にあり、その出力信号の状態は変化しない。次い
でポンプクロック信号ＰΦがＬレベルに立下がると、Ｄ
フリップフロップ５ａが、インバータ５ｃからの信号を
取込みかつ出力する。この状態においては分周クロック
信号Φ１がＬレベルであり、Ｄフリップフロップ５ａか
らの分周クロック信号Φ２がＨレベルに立上がる。次い
でポンプクロック信号ＰΦがＨレベルに立上がっても、
ＡＮＤ回路５ｄの出力信号はＬレベルであり、分周クロ
ック信号Φ１はＬレベルを維持する。以降、この活性化
信号ＤＥＮがＬレベルの間、分周クロック信号Φ１がＬ
レベル、分周クロック信号Φ２がＨレベルを維持する。
レベルに立下がっても、Ｄフリップフロップ５ｂはラッ
チ状態にあり、その出力信号の状態は変化しない。次い
でポンプクロック信号ＰΦがＬレベルに立下がると、Ｄ
フリップフロップ５ａが、インバータ５ｃからの信号を
取込みかつ出力する。この状態においては分周クロック
信号Φ１がＬレベルであり、Ｄフリップフロップ５ａか
らの分周クロック信号Φ２がＨレベルに立上がる。次い
でポンプクロック信号ＰΦがＨレベルに立上がっても、
ＡＮＤ回路５ｄの出力信号はＬレベルであり、分周クロ
ック信号Φ１はＬレベルを維持する。以降、この活性化
信号ＤＥＮがＬレベルの間、分周クロック信号Φ１がＬ
レベル、分周クロック信号Φ２がＨレベルを維持する。
【００７２】したがって、この活性化信号ＤＥＮの活性
化タイミングが、ポンプクロック信号ＰΦの立上がり直
後であっても、チャージポンプ６および７へは、正確な
波形の分周クロック信号が与えられる。したがって、髭
状のノイズに似たクロック信号によりチャージポンプ６
および７が不安定なポンプ動作を行なうのを防止でき、
チャージポンプ６および７の誤動作を防止することがで
きる。
化タイミングが、ポンプクロック信号ＰΦの立上がり直
後であっても、チャージポンプ６および７へは、正確な
波形の分周クロック信号が与えられる。したがって、髭
状のノイズに似たクロック信号によりチャージポンプ６
および７が不安定なポンプ動作を行なうのを防止でき、
チャージポンプ６および７の誤動作を防止することがで
きる。
【００７３】この図１１に示す構成は、図９に示す構成
に対しても適用可能である。また、図１１に示す構成に
おいて、ポンプクロック信号ＰΦと活性化信号ＤＥを受
けるＮＡＮＤ回路の出力信号をＤフリップフロップ５ａ
のクロック入力へ与え、このＮＡＮＤ回路の出力信号の
反転信号を、Ｄフリップフロップ５ｂのクロック入力へ
与える構成が用いられてもよい。
に対しても適用可能である。また、図１１に示す構成に
おいて、ポンプクロック信号ＰΦと活性化信号ＤＥを受
けるＮＡＮＤ回路の出力信号をＤフリップフロップ５ａ
のクロック入力へ与え、このＮＡＮＤ回路の出力信号の
反転信号を、Ｄフリップフロップ５ｂのクロック入力へ
与える構成が用いられてもよい。
【００７４】以上のように、この発明の実施の形態３に
従えば、ポンプモジュールの活性／非活性時において
は、分周クロック信号を生成する分周回路の活性／非活
性を行なうように構成しており、チャージポンプに短い
パルス幅の信号が与えられるのを防止でき、正確に、チ
ャージポンプ動作を行なうことができる。
従えば、ポンプモジュールの活性／非活性時において
は、分周クロック信号を生成する分周回路の活性／非活
性を行なうように構成しており、チャージポンプに短い
パルス幅の信号が与えられるのを防止でき、正確に、チ
ャージポンプ動作を行なうことができる。
【００７５】［実施の形態４］図１３は、この発明の実
施の形態４に従うポンプモジュールの構成を概略的に示
す図である。図１３において、ポンプモジュールＰＭ
は、昇圧電圧Ｖｐｐを発生するＶｐｐ発生用チャージポ
ンプ回路１０と、出力ノード８と外部電源ノード１２の
間に接続されるＮチャネルＭＯＳトランジスタ１１を含
む。このＭＯＳトランジスタ１１は、ゲートが、また、
外部電源ノード１２に接続される。Ｖｐｐ発生用チャー
ジポンプ回路１０は、先の実施の形態３の分周回路およ
び分周クロック信号それぞれに対応して設けられるチャ
ージポンプを含んでもよい。また、単にチャージポンプ
のみが設けられてもよい。
施の形態４に従うポンプモジュールの構成を概略的に示
す図である。図１３において、ポンプモジュールＰＭ
は、昇圧電圧Ｖｐｐを発生するＶｐｐ発生用チャージポ
ンプ回路１０と、出力ノード８と外部電源ノード１２の
間に接続されるＮチャネルＭＯＳトランジスタ１１を含
む。このＭＯＳトランジスタ１１は、ゲートが、また、
外部電源ノード１２に接続される。Ｖｐｐ発生用チャー
ジポンプ回路１０は、先の実施の形態３の分周回路およ
び分周クロック信号それぞれに対応して設けられるチャ
ージポンプを含んでもよい。また、単にチャージポンプ
のみが設けられてもよい。
【００７６】ＭＯＳトランジスタ１１は、電源投入時、
外部電源電圧ＥｘＶｄｄが上昇するとき、昇圧電圧Ｖｐ
ｐの電圧レベルが低い場合に、その出力ノード８を充電
する。すなわち、このＭＯＳトランジスタ１１は、昇圧
電圧Ｖｐｐ発生時の初期充電補助機能を有する。このＶ
ｐｐ発生回路において初期充電補助回路に要求される電
流供給能力は、このＶｐｐ発生回路の負荷に応じて決定
される。Ｖｐｐ発生回路の電流供給能力は、この負荷に
応じて決定される。本発明の場合、Ｖｐｐ発生回路の電
流供給能力は、負荷に応じて使用されるポンプモジュー
ルの個数に比例する。したがって、この図１３に示すよ
うにポンプモジュールＰＭ内に初期充電補助回路として
ＭＯＳトランジスタ１１を設けることにより、Ｖｐｐ発
生回路の負荷に応じてポンプモジュールＰＭの使用個数
を増減することにより、自ずと、初期充電補助回路の電
流供給能力も調整される。したがって、ＤＲＡＭの用途
に応じて、初期充電補助回路を再設計する必要がなく、
容易に最適な電流駆動能力を有する初期充電補助回路を
実現することができる。
外部電源電圧ＥｘＶｄｄが上昇するとき、昇圧電圧Ｖｐ
ｐの電圧レベルが低い場合に、その出力ノード８を充電
する。すなわち、このＭＯＳトランジスタ１１は、昇圧
電圧Ｖｐｐ発生時の初期充電補助機能を有する。このＶ
ｐｐ発生回路において初期充電補助回路に要求される電
流供給能力は、このＶｐｐ発生回路の負荷に応じて決定
される。Ｖｐｐ発生回路の電流供給能力は、この負荷に
応じて決定される。本発明の場合、Ｖｐｐ発生回路の電
流供給能力は、負荷に応じて使用されるポンプモジュー
ルの個数に比例する。したがって、この図１３に示すよ
うにポンプモジュールＰＭ内に初期充電補助回路として
ＭＯＳトランジスタ１１を設けることにより、Ｖｐｐ発
生回路の負荷に応じてポンプモジュールＰＭの使用個数
を増減することにより、自ずと、初期充電補助回路の電
流供給能力も調整される。したがって、ＤＲＡＭの用途
に応じて、初期充電補助回路を再設計する必要がなく、
容易に最適な電流駆動能力を有する初期充電補助回路を
実現することができる。
【００７７】［変更例］図１４は、この発明の実施の形
態４の変更例を示す図である。この図１４においては、
ポンプモジュールＰＭが不使用状態とされても、ＤＲＡ
ＭのＶｐｐ発生回路内に配置される状態を示す。電流駆
動能力およびレイアウト面積を最適化するためには、不
使用ポンプモジュールは、製造せずに、各用途に応じて
ポンプモジュールの個数を調整する。しかしながら、同
一レイアウトで異なる仕様に対応する場合、ポンプモジ
ュールを作成し、不使用ポンプモジュールに対しては、
配線により、不使用状態に設定する。この場合、初期充
電補助回路として設けられるＭＯＳトランジスタ１１の
ソースおよびドレインノードを接地ノードに接続し、Ｍ
ＯＳキャパシタとして利用する。この場合、外部電源ノ
ード１２に、安定化容量を付加することができ、この外
部電源電圧ＥｘＶｄｄを安定化させることができる。
態４の変更例を示す図である。この図１４においては、
ポンプモジュールＰＭが不使用状態とされても、ＤＲＡ
ＭのＶｐｐ発生回路内に配置される状態を示す。電流駆
動能力およびレイアウト面積を最適化するためには、不
使用ポンプモジュールは、製造せずに、各用途に応じて
ポンプモジュールの個数を調整する。しかしながら、同
一レイアウトで異なる仕様に対応する場合、ポンプモジ
ュールを作成し、不使用ポンプモジュールに対しては、
配線により、不使用状態に設定する。この場合、初期充
電補助回路として設けられるＭＯＳトランジスタ１１の
ソースおよびドレインノードを接地ノードに接続し、Ｍ
ＯＳキャパシタとして利用する。この場合、外部電源ノ
ード１２に、安定化容量を付加することができ、この外
部電源電圧ＥｘＶｄｄを安定化させることができる。
【００７８】なお、混載ＤＲＡＭのようにロジックとＤ
ＲＡＭとが同一半導体チップ上に形成される場合、ＤＲ
ＡＭマクロにおいては、Ｖｐｐ発生回路に要求される電
流供給能力に応じて必要最小限のポンプモジュールＰＭ
が配設される。ポンプ行ブロックにおけるポンプモジュ
ールの数を増減することにより、この電流供給能力の調
整が行なわれる。
ＲＡＭとが同一半導体チップ上に形成される場合、ＤＲ
ＡＭマクロにおいては、Ｖｐｐ発生回路に要求される電
流供給能力に応じて必要最小限のポンプモジュールＰＭ
が配設される。ポンプ行ブロックにおけるポンプモジュ
ールの数を増減することにより、この電流供給能力の調
整が行なわれる。
【００７９】以上のように、この発明の実施の形態４に
従えば、ポンプモジュール内に、初期充電補助用のＭＯ
Ｓトランジスタを配置しており、ポンプモジュールの数
に応じてＶｐｐ発生回路の電流供給能力が決定され、応
じて、このＶｐｐ発生回路に対して要求される初期充電
補助回路の電流供給能力も自動的に決定され、新たに、
初期充電補助回路の設計をし直す必要がない。
従えば、ポンプモジュール内に、初期充電補助用のＭＯ
Ｓトランジスタを配置しており、ポンプモジュールの数
に応じてＶｐｐ発生回路の電流供給能力が決定され、応
じて、このＶｐｐ発生回路に対して要求される初期充電
補助回路の電流供給能力も自動的に決定され、新たに、
初期充電補助回路の設計をし直す必要がない。
【００８０】なお、この初期充電補助回路として、Ｎチ
ャネルＭＯＳトランジスタに代えて、ＰチャネルＭＯＳ
トランジスタが用いられてもよい。
ャネルＭＯＳトランジスタに代えて、ＰチャネルＭＯＳ
トランジスタが用いられてもよい。
【００８１】［実施の形態５］図１５は、この発明の実
施の形態５に従うポンプモジュールＰＭの構成を概略的
に示す図である。この図１５に示すポンプモジュールＰ
Ｍにおいては、図７に示す構成と同様、分周回路５およ
びこの分周回路５からの分周クロック信号Φ１およびΦ
２に従ってチャージポンプ動作を行なうチャージポンプ
６および７が設けられる。このポンプモジュールＰＭに
おいては、さらに、外部電源ノード１２と出力ノード８
の間に、スイッチング回路１５が設けられる。このスイ
ッチング回路１５は、図１５においては、機械的スイッ
チとして示すが、以下の目的のために使用される。昇圧
電圧Ｖｐｐの不良時などにおいても内部回路を評価する
ために、この昇圧電圧伝達線に外部電源電圧を伝達して
内部回路を動作させて、その良／不良を評価する。
施の形態５に従うポンプモジュールＰＭの構成を概略的
に示す図である。この図１５に示すポンプモジュールＰ
Ｍにおいては、図７に示す構成と同様、分周回路５およ
びこの分周回路５からの分周クロック信号Φ１およびΦ
２に従ってチャージポンプ動作を行なうチャージポンプ
６および７が設けられる。このポンプモジュールＰＭに
おいては、さらに、外部電源ノード１２と出力ノード８
の間に、スイッチング回路１５が設けられる。このスイ
ッチング回路１５は、図１５においては、機械的スイッ
チとして示すが、以下の目的のために使用される。昇圧
電圧Ｖｐｐの不良時などにおいても内部回路を評価する
ために、この昇圧電圧伝達線に外部電源電圧を伝達して
内部回路を動作させて、その良／不良を評価する。
【００８２】この外部電源ノード直結のためのスイッチ
ング回路１５においても、その電流駆動能力は、Ｖｐｐ
発生回路の電流駆動能力に応じて設定する必要がある。
すなわち、内部回路を、昇圧電圧に代えて外部電源電圧
に従って動作させるためには、このＶｐｐ発生回路の電
流駆動能力と同程度の電流駆動能力を、この外部電源直
結回路に持たせる必要がある。ポンプモジュールＰＭ
に、この外部電源ノードへ直結のためのスイッチング回
路１５を設けることにより、Ｖｐｐ発生回路の電流駆動
能力は、使用状態のポンプモジュールＰＭの数により決
定される。スイッチング回路１５の数も、使用されるポ
ンプモジュールＰＭの数に等しく、応じて、このポンプ
モジュールＰＭの電流駆動能力に応じて、スイッチング
回路１５の電流供給能力を設定することができる。すな
わち、自動的に、この外部電源直結回路の電流駆動能力
を、Ｖｐｐ発生回路の電流駆動能力に応じて設定するこ
とができる。したがって、たとえ、Ｖｐｐ発生回路の電
流供給能力が、用途に応じて変更される場合において
も、単に、使用される（活性化される）ポンプモジュー
ルの数が変更されるだけあり、応じて、スイッチング回
路５の数も調整されるため、自動的に、外部電源直結回
路の電流駆動能力を調整することができ、外部電源直結
回路を各仕様ごとに再設計する必要がなく、外部電源ノ
ードとＶｐｐ発生回路を直結する回路の電流供給能力を
容易に最適値に設定することができる。
ング回路１５においても、その電流駆動能力は、Ｖｐｐ
発生回路の電流駆動能力に応じて設定する必要がある。
すなわち、内部回路を、昇圧電圧に代えて外部電源電圧
に従って動作させるためには、このＶｐｐ発生回路の電
流駆動能力と同程度の電流駆動能力を、この外部電源直
結回路に持たせる必要がある。ポンプモジュールＰＭ
に、この外部電源ノードへ直結のためのスイッチング回
路１５を設けることにより、Ｖｐｐ発生回路の電流駆動
能力は、使用状態のポンプモジュールＰＭの数により決
定される。スイッチング回路１５の数も、使用されるポ
ンプモジュールＰＭの数に等しく、応じて、このポンプ
モジュールＰＭの電流駆動能力に応じて、スイッチング
回路１５の電流供給能力を設定することができる。すな
わち、自動的に、この外部電源直結回路の電流駆動能力
を、Ｖｐｐ発生回路の電流駆動能力に応じて設定するこ
とができる。したがって、たとえ、Ｖｐｐ発生回路の電
流供給能力が、用途に応じて変更される場合において
も、単に、使用される（活性化される）ポンプモジュー
ルの数が変更されるだけあり、応じて、スイッチング回
路５の数も調整されるため、自動的に、外部電源直結回
路の電流駆動能力を調整することができ、外部電源直結
回路を各仕様ごとに再設計する必要がなく、外部電源ノ
ードとＶｐｐ発生回路を直結する回路の電流供給能力を
容易に最適値に設定することができる。
【００８３】図１６は、図１５に示すスイッチング回路
１５の構成の一例を示す図である。図１６において、ス
イッチング回路１５は、直結指示信号ＦＯＲＣＥの振幅
を、出力ノード８上の電圧レベルに変換するためのレベ
ル変換回路１５ａと、レベル変換回路１５ａの出力信号
に従って外部電源ノード１２と出力ノード８とを結合す
るＰチャネルＭＯＳトランジスタ１５ｂを含む。
１５の構成の一例を示す図である。図１６において、ス
イッチング回路１５は、直結指示信号ＦＯＲＣＥの振幅
を、出力ノード８上の電圧レベルに変換するためのレベ
ル変換回路１５ａと、レベル変換回路１５ａの出力信号
に従って外部電源ノード１２と出力ノード８とを結合す
るＰチャネルＭＯＳトランジスタ１５ｂを含む。
【００８４】レベルシフト回路１５ａは、出力ノード８
とノードＮＤａの間に接続されかつそのゲートがノード
ＮＤｂに接続されるＰチャネルＭＯＳトランジスタＰＱ
１と、出力ノード８とノードＮＤｂの間に接続されかつ
そのゲートがノードＮＤａに接続されるＰチャネルＭＯ
ＳトランジスタＰＱ２と、ノードＮＤａと接地ノードの
間に接続されかつそのゲートに直結指示信号ＦＯＲＣＥ
を受けるＮチャネルＭＯＳトランジスタＮＱ１と、ノー
ドＮＤｂと接地ノードの間に接続されかつそのゲートに
インバータＩＶａを介して直結指示信号ＦＯＲＣＥを受
けるＮチャネルＭＯＳトランジスタＮＱ２を含む。
とノードＮＤａの間に接続されかつそのゲートがノード
ＮＤｂに接続されるＰチャネルＭＯＳトランジスタＰＱ
１と、出力ノード８とノードＮＤｂの間に接続されかつ
そのゲートがノードＮＤａに接続されるＰチャネルＭＯ
ＳトランジスタＰＱ２と、ノードＮＤａと接地ノードの
間に接続されかつそのゲートに直結指示信号ＦＯＲＣＥ
を受けるＮチャネルＭＯＳトランジスタＮＱ１と、ノー
ドＮＤｂと接地ノードの間に接続されかつそのゲートに
インバータＩＶａを介して直結指示信号ＦＯＲＣＥを受
けるＮチャネルＭＯＳトランジスタＮＱ２を含む。
【００８５】直結指示信号ＦＯＲＣＥがＬレベルのとき
には、インバータＩＶａの出力信号がＨレベルとなり、
ＭＯＳトランジスタＮＱ２がオン状態となり、ノードＮ
Ｄｂが接地ノードへ放電される。応じてＰチャネルＭＯ
ＳトランジスタＰＱ１がオン状態となり、ノードＮＤａ
の電圧レベルを、出力ノード８上の電圧Ｖｐｐレベルに
設定する。応じて、ＰチャネルＭＯＳトランジスタＰＱ
２がオフ状態となり、最終的に、ノードＮＤｂは、接地
電圧レベル、ノードＮＤａが、出力ノード８上の電圧Ｖ
ｐｐレベルに固定される。この状態において、通常動作
モード時においては、昇圧電圧Ｖｐｐが外部電源電圧Ｅ
ｘＶｄｄよりも高い電圧レベルであり、ＰチャネルＭＯ
Ｓトランジスタ１５ｂは、オフ状態を維持する。
には、インバータＩＶａの出力信号がＨレベルとなり、
ＭＯＳトランジスタＮＱ２がオン状態となり、ノードＮ
Ｄｂが接地ノードへ放電される。応じてＰチャネルＭＯ
ＳトランジスタＰＱ１がオン状態となり、ノードＮＤａ
の電圧レベルを、出力ノード８上の電圧Ｖｐｐレベルに
設定する。応じて、ＰチャネルＭＯＳトランジスタＰＱ
２がオフ状態となり、最終的に、ノードＮＤｂは、接地
電圧レベル、ノードＮＤａが、出力ノード８上の電圧Ｖ
ｐｐレベルに固定される。この状態において、通常動作
モード時においては、昇圧電圧Ｖｐｐが外部電源電圧Ｅ
ｘＶｄｄよりも高い電圧レベルであり、ＰチャネルＭＯ
Ｓトランジスタ１５ｂは、オフ状態を維持する。
【００８６】直結指示信号ＦＯＲＣＥがＨレベルとなる
と、ＭＯＳトランジスタＮＱ１がオン状態となり、ノー
ドＮＤａが接地電圧レベルに放電される。したがって、
この状態においては、ＰチャネルＭＯＳトランジスタ１
５ｂがオン状態となり、出力ノード８が外部電源ノード
１２に結合され、昇圧電圧Ｖｐｐを、外部電源電圧Ｅｘ
Ｖｄｄに従って変化させることができる。
と、ＭＯＳトランジスタＮＱ１がオン状態となり、ノー
ドＮＤａが接地電圧レベルに放電される。したがって、
この状態においては、ＰチャネルＭＯＳトランジスタ１
５ｂがオン状態となり、出力ノード８が外部電源ノード
１２に結合され、昇圧電圧Ｖｐｐを、外部電源電圧Ｅｘ
Ｖｄｄに従って変化させることができる。
【００８７】この図１６に示すようにレベル変換回路１
５ａを用いて、外部電源ノード直結用のトランジスタと
して、ＰチャネルＭＯＳトランジスタを利用することに
より、スイッチング回路１５の占有面積を低減して、ポ
ンプモジュール内にスイッチング回路を個々に配置する
ことができる。すなわち、スイッチングトランジスタと
してＮチャネルＭＯＳトランジスタを用いた場合、この
スイッチング用のＮチャネルＭＯＳトランジスタのオン
／オフ制御のためには、外部電源電圧ＥｘＶｄｄよりも
高い電圧を発生する必要がある（ＮチャネルＭＯＳトラ
ンジスタのしきい値電圧損失を防止するため）。したが
って、この場合、チャージポンプ回路が必要となり、回
路占有面積が増大し、ポンプモジュール内に、直結用の
スイッチング回路に配設するのが困難となる。Ｐチャネ
ルＭＯＳトランジスタを利用することにより、その導通
時に、そのしきい値電圧損失を考慮する必要がなく、レ
ベル変換だけで、容易に、外部電源ノードと出力ノード
とを直結しまた遮断することができる。
５ａを用いて、外部電源ノード直結用のトランジスタと
して、ＰチャネルＭＯＳトランジスタを利用することに
より、スイッチング回路１５の占有面積を低減して、ポ
ンプモジュール内にスイッチング回路を個々に配置する
ことができる。すなわち、スイッチングトランジスタと
してＮチャネルＭＯＳトランジスタを用いた場合、この
スイッチング用のＮチャネルＭＯＳトランジスタのオン
／オフ制御のためには、外部電源電圧ＥｘＶｄｄよりも
高い電圧を発生する必要がある（ＮチャネルＭＯＳトラ
ンジスタのしきい値電圧損失を防止するため）。したが
って、この場合、チャージポンプ回路が必要となり、回
路占有面積が増大し、ポンプモジュール内に、直結用の
スイッチング回路に配設するのが困難となる。Ｐチャネ
ルＭＯＳトランジスタを利用することにより、その導通
時に、そのしきい値電圧損失を考慮する必要がなく、レ
ベル変換だけで、容易に、外部電源ノードと出力ノード
とを直結しまた遮断することができる。
【００８８】以上のように、この発明の実施の形態５に
従えば、ポンプモジュール内に、外部電源ノードに対す
る直結用のスイッチングトランジスタを設けており、容
易に、Ｖｐｐ発生回路の電流駆動能力に応じた電流駆動
能力を有する直結回路を実現することができる。
従えば、ポンプモジュール内に、外部電源ノードに対す
る直結用のスイッチングトランジスタを設けており、容
易に、Ｖｐｐ発生回路の電流駆動能力に応じた電流駆動
能力を有する直結回路を実現することができる。
【００８９】なお、この図１６に示す構成において、直
結用のＰチャネルＭＯＳトランジスタ１５ｂの電流駆動
能力が、この対応のポンプモジュール内のチャージポン
プの電流駆動能力に応じて設定される。
結用のＰチャネルＭＯＳトランジスタ１５ｂの電流駆動
能力が、この対応のポンプモジュール内のチャージポン
プの電流駆動能力に応じて設定される。
【００９０】［実施の形態６］図１７は、この発明の実
施の形態６に従うＶｐｐ発生回路の要部の構成を概略的
に示す図である。図１７において、図の垂直方向に延在
して配線チャネル２０が設けられる。この配線チャネル
２０の両側に、一例として、ポンプモジュールＰＭａ
０，ＰＭａ１，ＰＭｂ０，ＰＭｂ１，ＰＭｍ０，ＰＭｍ
１が配設される。この配線チャネル２０内において、ポ
ンプクロック信号ＰΦ１−ＰΦｍをそれぞれ伝達するグ
ローバルクロック信号線ＧＬ１〜ＧＬｍが配設される。
施の形態６に従うＶｐｐ発生回路の要部の構成を概略的
に示す図である。図１７において、図の垂直方向に延在
して配線チャネル２０が設けられる。この配線チャネル
２０の両側に、一例として、ポンプモジュールＰＭａ
０，ＰＭａ１，ＰＭｂ０，ＰＭｂ１，ＰＭｍ０，ＰＭｍ
１が配設される。この配線チャネル２０内において、ポ
ンプクロック信号ＰΦ１−ＰΦｍをそれぞれ伝達するグ
ローバルクロック信号線ＧＬ１〜ＧＬｍが配設される。
【００９１】ポンプモジュール群において、この配線チ
ャネル２０の延在方向と直交する方向に整列するポンプ
モジュールに対し共通のポンプクロック信号が伝達され
る。すなわち、ポンプモジュールＰＭａ０およびＰＭａ
１に共通のポンプクロック信号が与えられ、同様ポンプ
モジュールＰＭｂ０およびＰＭｂ１に共通のポンプクロ
ック信号が与えられ、また、ポンプモジュールＰＭｍ０
およびＰＭｍ１に、共通のポンプクロック信号が与えら
れる。
ャネル２０の延在方向と直交する方向に整列するポンプ
モジュールに対し共通のポンプクロック信号が伝達され
る。すなわち、ポンプモジュールＰＭａ０およびＰＭａ
１に共通のポンプクロック信号が与えられ、同様ポンプ
モジュールＰＭｂ０およびＰＭｂ１に共通のポンプクロ
ック信号が与えられ、また、ポンプモジュールＰＭｍ０
およびＰＭｍ１に、共通のポンプクロック信号が与えら
れる。
【００９２】この場合、各ポンプモジュール群（ポンプ
行ブロック）に対応して、ローカルクロック信号線ＬＬ
ａ−ＬＬｍを配設し、これを、グローバルクロック信号
線ＧＬ１−ＧＬｍと直交する方向に延在して配設する。
これらのグローバルクロック信号線ＧＬ１−ＧＬｍとロ
ーカルクロック信号線ＬＬａ−ＬＬｍは、それぞれ配線
チャネル２０内においてスルーホールＴＨａ−ＴＨｍに
より接続される。
行ブロック）に対応して、ローカルクロック信号線ＬＬ
ａ−ＬＬｍを配設し、これを、グローバルクロック信号
線ＧＬ１−ＧＬｍと直交する方向に延在して配設する。
これらのグローバルクロック信号線ＧＬ１−ＧＬｍとロ
ーカルクロック信号線ＬＬａ−ＬＬｍは、それぞれ配線
チャネル２０内においてスルーホールＴＨａ−ＴＨｍに
より接続される。
【００９３】この図１７に示すクロック信号線のレイア
ウトの場合、ポンプモジュール群に対しては、ローカル
クロック信号線ＬＬａ−ＬＬｍを介して必要なクロック
信号のみが伝達される。したがって、ポンプモジュール
行ブロックに複数のクロック信号線を配設し、必要なク
ロック信号線を選択的に結合する構成に比べて、クロッ
ク信号線の数を低減でき、クロック信号伝達線の配設占
有面積を低減することができる。
ウトの場合、ポンプモジュール群に対しては、ローカル
クロック信号線ＬＬａ−ＬＬｍを介して必要なクロック
信号のみが伝達される。したがって、ポンプモジュール
行ブロックに複数のクロック信号線を配設し、必要なク
ロック信号線を選択的に結合する構成に比べて、クロッ
ク信号線の数を低減でき、クロック信号伝達線の配設占
有面積を低減することができる。
【００９４】また、このグローバルクロック信号線ＧＬ
１−ＧＬｍおよびローカルクロック信号線ＬＬａ−ＬＬ
ｍの階層構造で、クロック信号線を構成することによ
り、必要なクロック信号の相の数が少なくなった場合に
おいても、以下に示すように容易にレイアウト変更を伴
うことなく容易に、クロック信号分配の変更を行なうこ
とができる。
１−ＧＬｍおよびローカルクロック信号線ＬＬａ−ＬＬ
ｍの階層構造で、クロック信号線を構成することによ
り、必要なクロック信号の相の数が少なくなった場合に
おいても、以下に示すように容易にレイアウト変更を伴
うことなく容易に、クロック信号分配の変更を行なうこ
とができる。
【００９５】今、図１８に示すように、４つのポンプモ
ジュールＰＭ１−ＰＭ４が使用される状態を考える。配
線チャネル２０においては、グローバルクロック信号線
ＧＬ１−ＧＬ４が配設され、ポンプモジュールＰＭ１−
ＰＭ４それぞれに対応して、ローカルクロック信号線Ｌ
Ｌ１−ＬＬ４が配設される。グローバルクロック信号線
ＧＬ１−ＧＬ４は、それぞれ、ローカルクロック信号線
ＬＬ１−ＬＬ４にスルーホールＴＨ１−ＴＨ４を介して
結合される。ポンプモジュールＰＭ１−ＰＭ４それぞれ
へは、このグローバルクロック信号線ＧＬ１−ＧＬ４お
よびローカルクロック信号線ＬＬ１−ＬＬ４を介して、
互いに位相の異なるポンプクロック信号ＰΦ１−ＰΦ４
が伝達される。ポンプモジュールＰＭ１−ＰＭ４は、そ
れぞれ必要なクロック信号のみ、ローカルクロック信号
線ＬＬ１−ＬＬ４を介して伝達されるだけであり、配線
の錯綜が防止され、またクロック信号線の配線占有面積
が低減される。
ジュールＰＭ１−ＰＭ４が使用される状態を考える。配
線チャネル２０においては、グローバルクロック信号線
ＧＬ１−ＧＬ４が配設され、ポンプモジュールＰＭ１−
ＰＭ４それぞれに対応して、ローカルクロック信号線Ｌ
Ｌ１−ＬＬ４が配設される。グローバルクロック信号線
ＧＬ１−ＧＬ４は、それぞれ、ローカルクロック信号線
ＬＬ１−ＬＬ４にスルーホールＴＨ１−ＴＨ４を介して
結合される。ポンプモジュールＰＭ１−ＰＭ４それぞれ
へは、このグローバルクロック信号線ＧＬ１−ＧＬ４お
よびローカルクロック信号線ＬＬ１−ＬＬ４を介して、
互いに位相の異なるポンプクロック信号ＰΦ１−ＰΦ４
が伝達される。ポンプモジュールＰＭ１−ＰＭ４は、そ
れぞれ必要なクロック信号のみ、ローカルクロック信号
線ＬＬ１−ＬＬ４を介して伝達されるだけであり、配線
の錯綜が防止され、またクロック信号線の配線占有面積
が低減される。
【００９６】今、記憶容量の低減などにより、このＶｐ
ｐ発生回路の電流駆動能力を低減し、図１９に示すよう
に、ポンプモジュールＰＭ１およびＰＭ２を使用し、ポ
ンプモジュールＰＭ３およびＰＭ４が不使用となる状態
を考える。ポンプモジュールＰＭ１およびＰＭ２それぞ
れに、ポンプクロック信号ＰΦ１およびＰΦ３を与え
る。この場合、ローカルクロック信号線ＬＬ１を、グロ
ーバルクロック信号線ＧＬ１にスルーホールＴＨａを介
して結合し、ローカルクロック信号線ＬＬ２と、グロー
バルクロック信号線ＧＬ３とをスルーホールＴＨｂを介
して結合する。ローカルクロック信号線ＬＬ３およびＬ
Ｌ４は、グローバルクロック信号線ＧＬ３およびＧＬ４
とは接続されない。すなわち、これらに対しては、スル
ーホールは設けられない。この場合、単に、スルーホー
ルの位置を変更するだけで、クロック信号の相数を変更
することができ、また使用されるポンプクロック信号の
位相関係をも変更することができる。
ｐ発生回路の電流駆動能力を低減し、図１９に示すよう
に、ポンプモジュールＰＭ１およびＰＭ２を使用し、ポ
ンプモジュールＰＭ３およびＰＭ４が不使用となる状態
を考える。ポンプモジュールＰＭ１およびＰＭ２それぞ
れに、ポンプクロック信号ＰΦ１およびＰΦ３を与え
る。この場合、ローカルクロック信号線ＬＬ１を、グロ
ーバルクロック信号線ＧＬ１にスルーホールＴＨａを介
して結合し、ローカルクロック信号線ＬＬ２と、グロー
バルクロック信号線ＧＬ３とをスルーホールＴＨｂを介
して結合する。ローカルクロック信号線ＬＬ３およびＬ
Ｌ４は、グローバルクロック信号線ＧＬ３およびＧＬ４
とは接続されない。すなわち、これらに対しては、スル
ーホールは設けられない。この場合、単に、スルーホー
ルの位置を変更するだけで、クロック信号の相数を変更
することができ、また使用されるポンプクロック信号の
位相関係をも変更することができる。
【００９７】なお、配線チャネルは、全ポンプ列ブロッ
クに共通に設けられてもよく、所定数のポンプ列ブロッ
クごとに設けられてもよい。また、配線チャネル領域
は，ポンプモジュール配置領域の一方側に配置されても
良い。
クに共通に設けられてもよく、所定数のポンプ列ブロッ
クごとに設けられてもよい。また、配線チャネル領域
は，ポンプモジュール配置領域の一方側に配置されても
良い。
【００９８】以上のように、この発明の実施の形態６に
従えば、配線チャネルにグローバルクロック信号線を伝
達し、ポンプモジュールに対しては、このグローバルク
ロック信号線と直交する方向に必要なクロック信号を伝
達するローカルクロック信号線を配設するように構成し
ており、配線レイアウトが容易となり、またクロック信
号線の数も必要最小限の数となり、クロック信号線の配
線占有面積を低減することができる。
従えば、配線チャネルにグローバルクロック信号線を伝
達し、ポンプモジュールに対しては、このグローバルク
ロック信号線と直交する方向に必要なクロック信号を伝
達するローカルクロック信号線を配設するように構成し
ており、配線レイアウトが容易となり、またクロック信
号線の数も必要最小限の数となり、クロック信号線の配
線占有面積を低減することができる。
【００９９】［実施の形態７］図２０は、この発明の実
施の形態７に従うポンプモジュールの構成を概略的に示
す図である。図２０に示すポンプモジュールＰＭは、図
７に示すポンプモジュールＰＭと以下の点において異な
っている。すなわち、分周回路５のＤフリップフロップ
５ａからの分周クロック信号ＰΦ２とＤフリップフロッ
プ５ｂからの分周クロック信号ＰΦ１の一方を選択信号
ＳＥＬに従って選択して分周クロック信号ＰΦ２を生成
してチャージポンプ７へ与えるセレクタ２０が設けられ
る。他の構成は、図７に示すポンプモジュールの構成と
同じである。
施の形態７に従うポンプモジュールの構成を概略的に示
す図である。図２０に示すポンプモジュールＰＭは、図
７に示すポンプモジュールＰＭと以下の点において異な
っている。すなわち、分周回路５のＤフリップフロップ
５ａからの分周クロック信号ＰΦ２とＤフリップフロッ
プ５ｂからの分周クロック信号ＰΦ１の一方を選択信号
ＳＥＬに従って選択して分周クロック信号ＰΦ２を生成
してチャージポンプ７へ与えるセレクタ２０が設けられ
る。他の構成は、図７に示すポンプモジュールの構成と
同じである。
【０１００】この図２０に示すポンプモジュールＰＭの
構成において、セレクタ２０は、選択信号ＳＥＬがたと
えばＬレベルのときには、Ｄフリップフロップ５ａから
の分周クロック信号Φ２を選択して分周クロック信号Ｐ
Φ２を生成してチャージポンプ７へ与える。この状態に
おいては、したがって、チャージポンプ６および７は、
互いに位相の異なる分周クロック信号ＰΦ１およびＰΦ
２に従ってチャージポンプ動作を行なう。
構成において、セレクタ２０は、選択信号ＳＥＬがたと
えばＬレベルのときには、Ｄフリップフロップ５ａから
の分周クロック信号Φ２を選択して分周クロック信号Ｐ
Φ２を生成してチャージポンプ７へ与える。この状態に
おいては、したがって、チャージポンプ６および７は、
互いに位相の異なる分周クロック信号ＰΦ１およびＰΦ
２に従ってチャージポンプ動作を行なう。
【０１０１】一方、選択信号ＳＥＬがたとえばＨレベル
となると、セレクタ２０は、Ｄフリップフロップ５ｂか
らの分周クロック信号ＰΦ１を選択する。この状態にお
いては、チャージポンプ６および７は、同じ分周クロッ
ク信号ＰΦ１に従ってチャージポンプ動作を行なう。
となると、セレクタ２０は、Ｄフリップフロップ５ｂか
らの分周クロック信号ＰΦ１を選択する。この状態にお
いては、チャージポンプ６および７は、同じ分周クロッ
ク信号ＰΦ１に従ってチャージポンプ動作を行なう。
【０１０２】すなわち、１つのポンプモジュールＰＭに
おいて、２相のクロック信号または１相のクロック信号
のみでチャージポンプ動作を行なう。これにより、ポン
プ動作のクロック信号の相数を変更する。
おいて、２相のクロック信号または１相のクロック信号
のみでチャージポンプ動作を行なう。これにより、ポン
プ動作のクロック信号の相数を変更する。
【０１０３】たとえば、図１８に示すような構成におい
て、ポンプモジュールＰＭ１−ＰＭ４各々が、２つのチ
ャージポンプを含んでいる場合、ポンプモジュールＰＭ
１−ＰＭ４それぞれの内部において、同じポンプクロッ
ク信号で２つのチャージポンプを動作させる。これによ
り、ポンプモジュールＰＭ１−ＰＭ４に４相チャージポ
ンプ動作を行なわせることができる。また、図１９に示
すような構成においてポンプモジュールＰＭ１およびＰ
Ｍ２が、それぞれ２つのチャージポンプを含む場合、ポ
ンプモジュールＰＭ１およびＰＭ２においてそれぞれに
おいて、２つのチャージポンプに位相の異なる分周クロ
ック信号を与える。したがって、ポンプモジュールＰＭ
１およびＰＭ２により、４相のチャージポンプ動作を行
なわせることができる。
て、ポンプモジュールＰＭ１−ＰＭ４各々が、２つのチ
ャージポンプを含んでいる場合、ポンプモジュールＰＭ
１−ＰＭ４それぞれの内部において、同じポンプクロッ
ク信号で２つのチャージポンプを動作させる。これによ
り、ポンプモジュールＰＭ１−ＰＭ４に４相チャージポ
ンプ動作を行なわせることができる。また、図１９に示
すような構成においてポンプモジュールＰＭ１およびＰ
Ｍ２が、それぞれ２つのチャージポンプを含む場合、ポ
ンプモジュールＰＭ１およびＰＭ２においてそれぞれに
おいて、２つのチャージポンプに位相の異なる分周クロ
ック信号を与える。したがって、ポンプモジュールＰＭ
１およびＰＭ２により、４相のチャージポンプ動作を行
なわせることができる。
【０１０４】なお、分周回路５およびセレクタは、図９
に示すように所定数のポンプモジュールごとに設けられ
てもよい。また、分周回路５に代えて、図１０に示す構
成と同様、インバータが用いられてもよい。
に示すように所定数のポンプモジュールごとに設けられ
てもよい。また、分周回路５に代えて、図１０に示す構
成と同様、インバータが用いられてもよい。
【０１０５】以上のように、この発明の実施の形態７に
従えば、ポンプモジュール内において、複数のチャージ
ポンプが存在する場合、選択信号により、これらの複数
のチャージポンプに与えられるポンプクロック信号の位
相の数を低減できるように構成しており、Ｖｐｐ発生回
路内のポンプモジュールの数を、使用可能なクロック信
号の位相数に応じて適当に変更することができ、ポンプ
モジュールの数がクロック信号の利用可能な位相数より
も少なくなっても，容易にクロック信号の位相数を低減
することができる。
従えば、ポンプモジュール内において、複数のチャージ
ポンプが存在する場合、選択信号により、これらの複数
のチャージポンプに与えられるポンプクロック信号の位
相の数を低減できるように構成しており、Ｖｐｐ発生回
路内のポンプモジュールの数を、使用可能なクロック信
号の位相数に応じて適当に変更することができ、ポンプ
モジュールの数がクロック信号の利用可能な位相数より
も少なくなっても，容易にクロック信号の位相数を低減
することができる。
【０１０６】また、記憶容量などの変更に伴ってポンプ
クロック信号の相数が変更される場合であっても、Ｖｐ
ｐ発生回路に対するポンプクロック信号発生系の変更を
最小限にとどめることができる。
クロック信号の相数が変更される場合であっても、Ｖｐ
ｐ発生回路に対するポンプクロック信号発生系の変更を
最小限にとどめることができる。
【０１０７】［実施の形態８］図２１（Ａ）において、
ポンプモジュール配置領域ＰＭＬＲ２は、スタンバイサ
イクル時に（常時）動作するポンプモジュールが配置さ
れるスタンバイポンプモジュール領域ＳＰＲと、アクテ
ィブサイクル時に動作するアクティブポンプモジュール
が配置されるアクティブポンプ領域ＡＰＲを含む。この
ポンプモジュール配置領域ＰＭＬＲに配置されるポンプ
モジュールはすべて使用されて、動作モードに応じて活
性／非活性化される。このポンプモジュール配置領域Ｐ
ＭＬＲにおいてポンプモジュールをレイアウトする。こ
のポンプモジュール配置領域ＰＭＬＲに配置されるポン
プモジュールにより、ある仕様値に最適なＶｐｐ発生回
路が実現される。
ポンプモジュール配置領域ＰＭＬＲ２は、スタンバイサ
イクル時に（常時）動作するポンプモジュールが配置さ
れるスタンバイポンプモジュール領域ＳＰＲと、アクテ
ィブサイクル時に動作するアクティブポンプモジュール
が配置されるアクティブポンプ領域ＡＰＲを含む。この
ポンプモジュール配置領域ＰＭＬＲに配置されるポンプ
モジュールはすべて使用されて、動作モードに応じて活
性／非活性化される。このポンプモジュール配置領域Ｐ
ＭＬＲにおいてポンプモジュールをレイアウトする。こ
のポンプモジュール配置領域ＰＭＬＲに配置されるポン
プモジュールにより、ある仕様値に最適なＶｐｐ発生回
路が実現される。
【０１０８】今、記憶容量などが低減され、Ｖｐｐ発生
回路の電流駆動能力が低減される場合を考える。この場
合、図２１（Ｂ）に示すように、Ｖｐｐ発生回路は、ス
タンバイポンプモジュール領域ＳＰＲＲに配置されるポ
ンプモジュールおよびアクティブポンプモジュール領域
ＡＰＲＲに配置されるポンプモジュールで構成される。
このスタンバイポンプモジュール領域ＳＰＲＲおよびア
クティブポンプモジュール領域ＡＰＲＲは、図２１
（Ａ）に示すスタンバイポンプモジュール領域ＳＰＲお
よびアクティブポンプモジュール領域ＡＰＲよりもその
領域の面積（ポンプモジュールの個数）が低減される。
残りの領域ＥＴＲにおいては、ポンプモジュールは形成
されない。この場合、領域ＥＴＲにおいて、他回路の構
成要素（トランジスタ等）が配置される。これにより、
面積利用効率を改善する。
回路の電流駆動能力が低減される場合を考える。この場
合、図２１（Ｂ）に示すように、Ｖｐｐ発生回路は、ス
タンバイポンプモジュール領域ＳＰＲＲに配置されるポ
ンプモジュールおよびアクティブポンプモジュール領域
ＡＰＲＲに配置されるポンプモジュールで構成される。
このスタンバイポンプモジュール領域ＳＰＲＲおよびア
クティブポンプモジュール領域ＡＰＲＲは、図２１
（Ａ）に示すスタンバイポンプモジュール領域ＳＰＲお
よびアクティブポンプモジュール領域ＡＰＲよりもその
領域の面積（ポンプモジュールの個数）が低減される。
残りの領域ＥＴＲにおいては、ポンプモジュールは形成
されない。この場合、領域ＥＴＲにおいて、他回路の構
成要素（トランジスタ等）が配置される。これにより、
面積利用効率を改善する。
【０１０９】ポンプモジュールの数が低減されるだけで
あり、再設計する必要がなく、仕様変更に容易に対応で
きる。
あり、再設計する必要がなく、仕様変更に容易に対応で
きる。
【０１１０】また、この電流駆動能力を記憶容量などに
応じて小さくする場合、図２１（Ｃ）に示すように、ス
タンバイポンプモジュール領域ＳＰＲＲおよびアクティ
ブポンプモジュールＡＰＲＲが配置されるポンプモジュ
ールが使用される。ポンプモジュール配置領域ＰＭＬＲ
の残りの領域ＵＰＭＲにおいては、不使用ポンプモジュ
ールが配置される。すなわち、図２１（Ｃ）に示すポン
プモジュール配置領域ＰＭＬＲは、図２１（Ａ）に示す
ポンプモジュール配置領域ＰＭＬＲと同じポンプモジュ
ールのレイアウト面積を有する。電流供給能力に応じ
て、実際に使用されるポンプモジュールに対してのみ配
線が形成される。領域ＵＰＭＲにおいては、不使用ポン
プモジールが配線接続を行なわれずに配置される。この
場合、単に配線マスクのみで、電流供給能力を低減し
て、記憶容量の低減に対応することができる。ポンプモ
ジュール増設時においては、先の図６に示すように、ポ
ンプモジュールの数を各ポンプ行ブロックにおいて増加
させる。一方、記憶容量低減時においては、この図２１
（Ｂ）および（Ｃ）のいずれの方式が用いられてもよ
い。
応じて小さくする場合、図２１（Ｃ）に示すように、ス
タンバイポンプモジュール領域ＳＰＲＲおよびアクティ
ブポンプモジュールＡＰＲＲが配置されるポンプモジュ
ールが使用される。ポンプモジュール配置領域ＰＭＬＲ
の残りの領域ＵＰＭＲにおいては、不使用ポンプモジュ
ールが配置される。すなわち、図２１（Ｃ）に示すポン
プモジュール配置領域ＰＭＬＲは、図２１（Ａ）に示す
ポンプモジュール配置領域ＰＭＬＲと同じポンプモジュ
ールのレイアウト面積を有する。電流供給能力に応じ
て、実際に使用されるポンプモジュールに対してのみ配
線が形成される。領域ＵＰＭＲにおいては、不使用ポン
プモジールが配線接続を行なわれずに配置される。この
場合、単に配線マスクのみで、電流供給能力を低減し
て、記憶容量の低減に対応することができる。ポンプモ
ジュール増設時においては、先の図６に示すように、ポ
ンプモジュールの数を各ポンプ行ブロックにおいて増加
させる。一方、記憶容量低減時においては、この図２１
（Ｂ）および（Ｃ）のいずれの方式が用いられてもよ
い。
【０１１１】図２２（Ａ）は、Ｖｐｐ発生回路の基本構
成を概略的に示す図である。所定数のたとえば１Ｍビッ
トの記憶容量を有する単位メモリモジュールＭＭ♯に対
し、ポンプモジュールが行列状に配列されたポンプモジ
ュール回路ＯＰＭＬ♯が配置される。このポンプモジュ
ール回路ＯＰＭＬ♯においては、ある仕様値に対して、
ポンプモジュールが最適化されて配置される。このポン
プモジュール回路ＯＰＭＬ♯を、クロック信号線レイア
ウトを含めてライブラリとして登録する。
成を概略的に示す図である。所定数のたとえば１Ｍビッ
トの記憶容量を有する単位メモリモジュールＭＭ♯に対
し、ポンプモジュールが行列状に配列されたポンプモジ
ュール回路ＯＰＭＬ♯が配置される。このポンプモジュ
ール回路ＯＰＭＬ♯においては、ある仕様値に対して、
ポンプモジュールが最適化されて配置される。このポン
プモジュール回路ＯＰＭＬ♯を、クロック信号線レイア
ウトを含めてライブラリとして登録する。
【０１１２】図２２（Ｂ）に示すように、用途に応じ
て、単位メモリモジュールに合わせてポンプモジュール
回路を使用する。すなわち、単位メモリモジュールＭＭ
♯１−ＭＭ♯ｋが使用される場合、Ｖｐｐ発生回路２５
としては、単位メモリモジュールＭＭ♯１−ＭＭ♯ｋに
対応してポンプモジュール回路ＯＰＭＬ♯１−ＯＰＭＬ
♯ｋを配置する。ポンプモジュール回路ＯＰＭＬ♯１−
ＯＰＭＬ♯ｋは、それぞれ単位メモリモジュールＭＭ♯
１−ＭＭ♯ｋに対して最適化されており、したがって、
このＶｐｐ発生回路２５は、単位メモリモジュールＭＭ
♯１−ＭＭ♯ｋを含むＤＲＡＭ回路に対する最適な電流
駆動能力を有する。電源電圧などの仕様変更時において
は、ポンプモジュール回路ＯＰＭＬ♯１−ＯＰＭＬ♯ｋ
それぞれにおいて、使用するポンプモジュールの数を低
減する。これにより、容易に各用途に応じてＤＲＡＭ回
路に対するＶｐｐ発生回路を最適化することができる。
て、単位メモリモジュールに合わせてポンプモジュール
回路を使用する。すなわち、単位メモリモジュールＭＭ
♯１−ＭＭ♯ｋが使用される場合、Ｖｐｐ発生回路２５
としては、単位メモリモジュールＭＭ♯１−ＭＭ♯ｋに
対応してポンプモジュール回路ＯＰＭＬ♯１−ＯＰＭＬ
♯ｋを配置する。ポンプモジュール回路ＯＰＭＬ♯１−
ＯＰＭＬ♯ｋは、それぞれ単位メモリモジュールＭＭ♯
１−ＭＭ♯ｋに対して最適化されており、したがって、
このＶｐｐ発生回路２５は、単位メモリモジュールＭＭ
♯１−ＭＭ♯ｋを含むＤＲＡＭ回路に対する最適な電流
駆動能力を有する。電源電圧などの仕様変更時において
は、ポンプモジュール回路ＯＰＭＬ♯１−ＯＰＭＬ♯ｋ
それぞれにおいて、使用するポンプモジュールの数を低
減する。これにより、容易に各用途に応じてＤＲＡＭ回
路に対するＶｐｐ発生回路を最適化することができる。
【０１１３】なお、図２２（Ｂ）においては，ポンプモ
ジュール回路が各メモリモジュールに対応して分散して
配置されるように示すが，Ｖｐｐ発生回路領域において
これらのポンプモジュール回路が集中的に配置される
（クロック信号線もライブラリ化されており，容易にこ
のポンプモジュール回路の増減は実現される）。
ジュール回路が各メモリモジュールに対応して分散して
配置されるように示すが，Ｖｐｐ発生回路領域において
これらのポンプモジュール回路が集中的に配置される
（クロック信号線もライブラリ化されており，容易にこ
のポンプモジュール回路の増減は実現される）。
【０１１４】図２３は、この発明に従うＶｐｐ発生回路
を含むＤＲＡＭの構成の一例を示す図である。図２３に
おいて、システムＬＳＩ３０が、ロジック３２と、ＤＲ
ＡＭ３４を含む。これらのロジック３２およびＤＲＡＭ
３４が、同一半導体チップ上に集積化される。ＤＲＡＭ
３４は、メモリセルが配置されるメモリアレイ４０と、
このメモリアレイ４０の行選択に関連する動作を行なう
行系回路４２と、行系回路４２に昇圧電圧Ｖｐｐを伝達
するＶｐｐ発生回路４４を含む。このＶｐｐ発生回路４
４はメモリアレイ４０の記憶容量に応じて、その内部で
使用されるポンプモジュールの数が調整されている。ま
た、図２２（Ａ）に示す構成を利用する場合には、ポン
プモジュール回路の数が調整されている。行系回路４２
において、昇圧電圧Ｖｐｐを使用する回路は、ロウアド
レス信号をデコードするロウデコーダ、選択ワード線を
駆動するワード線ドライブ回路、シェアードセンスアン
プ構成におけるビット線分離指示信号発生回路、ビット
線プリチャージ／イコライズ指示信号発生回路等であ
る。
を含むＤＲＡＭの構成の一例を示す図である。図２３に
おいて、システムＬＳＩ３０が、ロジック３２と、ＤＲ
ＡＭ３４を含む。これらのロジック３２およびＤＲＡＭ
３４が、同一半導体チップ上に集積化される。ＤＲＡＭ
３４は、メモリセルが配置されるメモリアレイ４０と、
このメモリアレイ４０の行選択に関連する動作を行なう
行系回路４２と、行系回路４２に昇圧電圧Ｖｐｐを伝達
するＶｐｐ発生回路４４を含む。このＶｐｐ発生回路４
４はメモリアレイ４０の記憶容量に応じて、その内部で
使用されるポンプモジュールの数が調整されている。ま
た、図２２（Ａ）に示す構成を利用する場合には、ポン
プモジュール回路の数が調整されている。行系回路４２
において、昇圧電圧Ｖｐｐを使用する回路は、ロウアド
レス信号をデコードするロウデコーダ、選択ワード線を
駆動するワード線ドライブ回路、シェアードセンスアン
プ構成におけるビット線分離指示信号発生回路、ビット
線プリチャージ／イコライズ指示信号発生回路等であ
る。
【０１１５】したがって、この図２３に示すようなシス
テムＬＳＩ３０において使用される混載ＤＲＡＭにおい
て、その用途に応じて仕様が変更される場合において、
最適な電流駆動能力を有するＶｐｐ発生回路４４を、容
易に実現することができる。
テムＬＳＩ３０において使用される混載ＤＲＡＭにおい
て、その用途に応じて仕様が変更される場合において、
最適な電流駆動能力を有するＶｐｐ発生回路４４を、容
易に実現することができる。
【０１１６】以上のように、この発明の実施の形態８に
従えば、Ｖｐｐ発生回路のポンプモジュールの数を、記
憶容量などにより調整しており、記憶容量などに応じた
最適な電流供給能力を有するＶｐｐ発生回路を容易に実
現することができる。
従えば、Ｖｐｐ発生回路のポンプモジュールの数を、記
憶容量などにより調整しており、記憶容量などに応じた
最適な電流供給能力を有するＶｐｐ発生回路を容易に実
現することができる。
【０１１７】［その他の用途］上述の説明においては、
昇圧電圧Ｖｐｐが用いられている。しかしながら、チャ
ージポンプ動作を行なって内部電圧を発生する回路であ
れば、本発明は適用可能であり、たとえば負の基板バイ
アス電圧を発生する基板バイアス発生回路に対しても本
発明は適用可能である。
昇圧電圧Ｖｐｐが用いられている。しかしながら、チャ
ージポンプ動作を行なって内部電圧を発生する回路であ
れば、本発明は適用可能であり、たとえば負の基板バイ
アス電圧を発生する基板バイアス発生回路に対しても本
発明は適用可能である。
【０１１８】また、ＤＲＡＭとしては、混載ＤＲＡＭに
限定されず、通常のＤＲＡＭ（汎用ＤＲＡＭ、およびＳ
ＤＲ（シングルデータレート）またはＤＤＲ（ダブルデ
ータレート）モードで動作するＳＤＲＡＭ）においても
本発明は適用可能である。
限定されず、通常のＤＲＡＭ（汎用ＤＲＡＭ、およびＳ
ＤＲ（シングルデータレート）またはＤＤＲ（ダブルデ
ータレート）モードで動作するＳＤＲＡＭ）においても
本発明は適用可能である。
【０１１９】また、フラッシュメモリなどのように、プ
ログラム時に高電圧を使用する場合において、例えば，
その仕様に応じて一括書込ビット数が異なり、高電圧発
生回路の電流供給能力が変更される場合には、本発明は
適用可能である。
ログラム時に高電圧を使用する場合において、例えば，
その仕様に応じて一括書込ビット数が異なり、高電圧発
生回路の電流供給能力が変更される場合には、本発明は
適用可能である。
【０１２０】
【発明の効果】以上のように、この発明に従えば、複数
のポンプモジュールを配置し、制御回路により活性化さ
れるポンプモジュールの数を設定しており、動作モード
に応じて活性化されるポンプモジュールの数を変更する
ことができ、動作モ−ドに応じて選択的に活性化される
ポンプモジュールを共用することができ、内部電圧発生
回路の占有面積を低減することができる。
のポンプモジュールを配置し、制御回路により活性化さ
れるポンプモジュールの数を設定しており、動作モード
に応じて活性化されるポンプモジュールの数を変更する
ことができ、動作モ−ドに応じて選択的に活性化される
ポンプモジュールを共用することができ、内部電圧発生
回路の占有面積を低減することができる。
【０１２１】活性化時ポンプ動作により共通に内部電圧
伝達線を制御回路からの制御信号により活性化し、この
制御信号にポンプモジュールを特定する情報を含ませて
おり、容易に、必要とされるポンプモジュールのみを活
性化して、必要な電流供給能力で内部電圧を発生するこ
とができる。
伝達線を制御回路からの制御信号により活性化し、この
制御信号にポンプモジュールを特定する情報を含ませて
おり、容易に、必要とされるポンプモジュールのみを活
性化して、必要な電流供給能力で内部電圧を発生するこ
とができる。
【０１２２】また、ポンプモジュールを同じポンプ能力
を有するように構成することにより、容易に、必要とさ
れる電流供給能力に応じて使用されるポンプモジュール
の数を最適化することができる。
を有するように構成することにより、容易に、必要とさ
れる電流供給能力に応じて使用されるポンプモジュール
の数を最適化することができる。
【０１２３】また、ポンプモジュールを行列状に配列
し、制御信号として、行方向および列方向にそれぞれ制
御信号線を配設することにより、容易に活性化すべきポ
ンプモジュールを少ない信号線数で活性化することがで
きる。また、行方向および列方向に制御信号線を配設す
ることにより、制御信号線のレイアウトの錯綜を防止す
ることができる。
し、制御信号として、行方向および列方向にそれぞれ制
御信号線を配設することにより、容易に活性化すべきポ
ンプモジュールを少ない信号線数で活性化することがで
きる。また、行方向および列方向に制御信号線を配設す
ることにより、制御信号線のレイアウトの錯綜を防止す
ることができる。
【０１２４】また、複数のポンプモジュールを複数のグ
ループに分割し、各グループに位相の異なるポンプ用ク
ロック信号を伝達することにより、各グループ内でポン
プモジュールの数を調整すれば、ポンプ動作の位相数を
変更することなく、この内部電圧発生回路のポンプ能力
を調整することができる。
ループに分割し、各グループに位相の異なるポンプ用ク
ロック信号を伝達することにより、各グループ内でポン
プモジュールの数を調整すれば、ポンプ動作の位相数を
変更することなく、この内部電圧発生回路のポンプ能力
を調整することができる。
【０１２５】また、ポンプモジュールそれぞれに、出力
ノードを外部電源電圧に従って充電するための充電補助
素子を設けることにより、この内部電圧発生回路の電流
供給能力に応じて、充電補助回路の電流供給能力も調整
され、内部電圧発生回路の電流供給能力変更時において
も、容易にこの充電補助回路の電流供給能力を変更する
ことができる。
ノードを外部電源電圧に従って充電するための充電補助
素子を設けることにより、この内部電圧発生回路の電流
供給能力に応じて、充電補助回路の電流供給能力も調整
され、内部電圧発生回路の電流供給能力変更時において
も、容易にこの充電補助回路の電流供給能力を変更する
ことができる。
【０１２６】また、ポンプモジュール内に、出力ノード
と外部電源ノードとを直結する直結素子を設けることに
より、直結回路の電流供給能力を、内部電圧発生回路の
電流供給能力に応じて調整でき、新たに、この直結回路
の電流供給能力を再設計する必要はない。
と外部電源ノードとを直結する直結素子を設けることに
より、直結回路の電流供給能力を、内部電圧発生回路の
電流供給能力に応じて調整でき、新たに、この直結回路
の電流供給能力を再設計する必要はない。
【０１２７】また、所定数のポンプモジュールに対応し
て分周回路を設け、分周クロック信号でチャージポンプ
動作を行なうことにより、同じクロック信号を用いて
も、ポンプモジュールのポンプ能力を調整することがで
きる。また、高速の外部の例えばシステムクロックのよ
うなクロック信号をチャージポンプ用のクロック信号と
して利用することができる。
て分周回路を設け、分周クロック信号でチャージポンプ
動作を行なうことにより、同じクロック信号を用いて
も、ポンプモジュールのポンプ能力を調整することがで
きる。また、高速の外部の例えばシステムクロックのよ
うなクロック信号をチャージポンプ用のクロック信号と
して利用することができる。
【０１２８】また、分周回路で複数の分周クロック信号
を生成し、これらの複数の位相の異なる分周クロック信
号でポンプ動作を行なうことにより、少ないクロック信
号の数で、多相ポンプ動作を行なうことができ、クロッ
ク信号伝達のための消費電流およびクロック信号を伝達
するための信号線の配線面積を低減することができる。
を生成し、これらの複数の位相の異なる分周クロック信
号でポンプ動作を行なうことにより、少ないクロック信
号の数で、多相ポンプ動作を行なうことができ、クロッ
ク信号伝達のための消費電流およびクロック信号を伝達
するための信号線の配線面積を低減することができる。
【０１２９】また、直結指示信号を、出力ノードの電圧
レベルに変換するレベル変換回路を設け、このレベル変
換回路の出力信号に従って外部電源ノードと出力ノード
とをスイッチング素子で結合することにより、簡易な回
路構成で、各ポンプモジュール内に外部電源ノードに直
結用の回路を配置することができる。
レベルに変換するレベル変換回路を設け、このレベル変
換回路の出力信号に従って外部電源ノードと出力ノード
とをスイッチング素子で結合することにより、簡易な回
路構成で、各ポンプモジュール内に外部電源ノードに直
結用の回路を配置することができる。
【０１３０】また、このスイッチング素子として、Ｐチ
ャネルＭＯＳトランジスタを利用することにより、しき
い値電圧損失を抑制するための昇圧動作が不要となり、
回路占有面積が低減される。
ャネルＭＯＳトランジスタを利用することにより、しき
い値電圧損失を抑制するための昇圧動作が不要となり、
回路占有面積が低減される。
【０１３１】また、ポンプモジュールをマトリックス状
に配列し、このマトリックスの第１方向に沿ってグロー
バルのクロック信号線を配設し、第１の方向と直交する
第２の方向に沿ってローカルクロック信号線を配設する
ことにより、クロック信号線として必要最小限の信号線
が必要なだけであり、クロック信号線の占有面積を低減
でき、またクロック信号線のレイアウトも簡略化され
る。また、各モジュールに対するクロック信号の変更
も、単にグローバルおよびローカルクロック信号線の配
線接続の変更のみで対応できる。
に配列し、このマトリックスの第１方向に沿ってグロー
バルのクロック信号線を配設し、第１の方向と直交する
第２の方向に沿ってローカルクロック信号線を配設する
ことにより、クロック信号線として必要最小限の信号線
が必要なだけであり、クロック信号線の占有面積を低減
でき、またクロック信号線のレイアウトも簡略化され
る。また、各モジュールに対するクロック信号の変更
も、単にグローバルおよびローカルクロック信号線の配
線接続の変更のみで対応できる。
【０１３２】また、複数のグローバルクロック信号線を
互いに位相の異なる複数のクロック信号を伝達するよう
に構成することにより、各ローカルクロック信号線に位
相の異なるポンプクロック信号を伝達して、内部電圧
を、多相クロック信号に従ってポンプ動作を行なって発
生することができる。
互いに位相の異なる複数のクロック信号を伝達するよう
に構成することにより、各ローカルクロック信号線に位
相の異なるポンプクロック信号を伝達して、内部電圧
を、多相クロック信号に従ってポンプ動作を行なって発
生することができる。
【０１３３】また、ポンプモジュール内に設けられる分
周回路を、制御回路からの活性化信号に従って活性化し
て内部の分周クロック信号を生成するように構成してお
り、正確な波形のクロック信号をポンプモジュールへ与
えることができ、正確にポンプ動作を行なうことができ
る。
周回路を、制御回路からの活性化信号に従って活性化し
て内部の分周クロック信号を生成するように構成してお
り、正確な波形のクロック信号をポンプモジュールへ与
えることができ、正確にポンプ動作を行なうことができ
る。
【図１】 この発明の実施の形態１に従うＶｐｐ発生回
路の構成を概略的に示す図である。
路の構成を概略的に示す図である。
【図２】 図１に示すＶｐｐ発生回路のスタンバイサイ
クル時の各ポンプ活性化信号の論理レベルを示す図であ
る。
クル時の各ポンプ活性化信号の論理レベルを示す図であ
る。
【図３】 図１に示すＶｐｐ発生回路のアクティブサイ
クル時における各ポンプ活性化信号の論理レベルを示す
図である。
クル時における各ポンプ活性化信号の論理レベルを示す
図である。
【図４】 図１に示すＶｐｐ発生回路のポンプ活性化信
号を発生する部分の構成を概略的に示す図である。
号を発生する部分の構成を概略的に示す図である。
【図５】 図４に示すポンプ活性化信号発生部の配線プ
ログラムの他の例を示す図である。
ログラムの他の例を示す図である。
【図６】 この発明の実施の形態１におけるＶｐｐ発生
回路のレイアウトを概略的に示す図である。
回路のレイアウトを概略的に示す図である。
【図７】 この発明の実施の形態２に従うポンプモジュ
ールの構成を概略的に示す図である。
ールの構成を概略的に示す図である。
【図８】 図７に示すポンプモジュールの分周回路の動
作を示す信号波形図である。
作を示す信号波形図である。
【図９】 この発明の実施の形態２の変更例１を示す図
である。
である。
【図１０】 この発明の実施の形態２の変更例２を示す
図である。
図である。
【図１１】 この発明の実施の形態３に従うポンプモジ
ュールの構成を概略的に示す図である。
ュールの構成を概略的に示す図である。
【図１２】 図１１に示すポンプモジュールの分周回路
の動作を示す信号波形図である。
の動作を示す信号波形図である。
【図１３】 この発明の実施の形態４に従うポンプモジ
ュールの要部の構成を概略的に示す図である。
ュールの要部の構成を概略的に示す図である。
【図１４】 この発明の実施の形態４に従うポンプモジ
ュールの不使用時の構成を概略的に示す図である。
ュールの不使用時の構成を概略的に示す図である。
【図１５】 この発明の実施の形態５に従うポンプモジ
ュールの構成を概略的に示す図である。
ュールの構成を概略的に示す図である。
【図１６】 図１５に示すスイッチ回路の構成を示す図
である。
である。
【図１７】 この発明の実施の形態６の構成を概略的に
示す図である。
示す図である。
【図１８】 この発明の実施の形態６のクロック信号線
の接続の具体例を示す図である。
の接続の具体例を示す図である。
【図１９】 この発明の実施の形態６のクロック信号線
の接続の他の構成を概略的に示す図である。
の接続の他の構成を概略的に示す図である。
【図２０】 この発明の実施の形態７に従うポンプモジ
ュールの構成を示す図である。
ュールの構成を示す図である。
【図２１】 （Ａ）−（Ｃ）は、この発明の実施の形態
８におけるＶｐｐ発生回路のポンプモジュール配置領域
の調整を概略的に示す図である。
８におけるＶｐｐ発生回路のポンプモジュール配置領域
の調整を概略的に示す図である。
【図２２】 （Ａ）および（Ｂ）は、この発明の実施の
形態８におけるＶｐｐ発生回路の構成を概略的に示す図
である。
形態８におけるＶｐｐ発生回路の構成を概略的に示す図
である。
【図２３】 この発明に従うＶｐｐ発生回路を含む半導
体集積回路装置の構成を概略的に示す図である。
体集積回路装置の構成を概略的に示す図である。
【図２４】 従来のＶｐｐ発生回路の構成の一例を示す
図である。
図である。
【図２５】 従来のＤＲＡＭのＶｐｐ発生部の構成を概
略的に示す図である。
略的に示す図である。
【図２６】 図２４に示すＶｐｐ発生回路の動作を示す
信号波形図である。
信号波形図である。
【図２７】 従来のＶｐｐ発生回路の他の構成を示す図
である。
である。
【図２８】 図２７に示すＶｐｐ発生回路の動作を示す
信号波形図である。
信号波形図である。
【図２９】 従来のＤＲＡＭのＶｐｐ発生部の他の構成
を概略的に示す図である。
を概略的に示す図である。
ＰＭ１１−ＰＭｍｎ ポンプモジュール、ＰＭＣ♯１−
ＰＭＣ♯ｎ ポンプ列ブロック、１ 制御回路、２ ポ
ンプ行ブロック制御回路、３ ポンプ列ブロック制御回
路、４ Ｖｐｐ使用回路、ＰＭ ポンプモジュール、５
分周回路、５ａ，５ｂ Ｄフリップフロップ、５ｃ
インバータ、５ｄ ＡＮＤ回路、６，７チャージポン
プ、８ 出力ノード、９ インバータ、１１ 補助充電
素子、１５ スイッチング回路、１５ａ レベルシフト
回路、１５ｂ ＰチャネルＭＯＳトランジスタ、ＧＬ１
−ＧＬｍ グローバルクロック信号線、ＬＬａ−ＬＬｍ
ローカルクロック信号線、ＴＨａ−ＴＨｍ スルーホー
ル、ＰＭａ０，ＰＭａ１，ＰＭｂ０，ＰＭｂ１，ＰＭｍ
０，ＰＭｍ１ ポンプモジュール、２０ セレクタ、Ｐ
ＭＬＲ ポンプモジュール配置領域、ＳＰＲ，ＳＰＲＲ
スタンバイポンプモジュール領域、ＡＰＲ，ＡＰＲＲ
アクティブポンプモジュール領域、ＥＴＲ 他回路使
用領域、ＵＰＭＲ 不使用ポンプモジュール領域、ＭＭ
♯，ＭＭ♯１−ＭＭ♯ｋ 単位メモリモジュール、ＯＰ
ＭＬ♯，ＯＰＭＬ♯１−ＯＰＭＬ♯ｋ ポンプモジュー
ル回路、２５ Ｖｐｐ発生回路、３０ システムＬＳ
Ｉ、３２ ロジック、３４ ＤＲＡＭ、４０ メモリア
レイ、４２ 行系回路、４４Ｖｐｐ発生回路。
ＰＭＣ♯ｎ ポンプ列ブロック、１ 制御回路、２ ポ
ンプ行ブロック制御回路、３ ポンプ列ブロック制御回
路、４ Ｖｐｐ使用回路、ＰＭ ポンプモジュール、５
分周回路、５ａ，５ｂ Ｄフリップフロップ、５ｃ
インバータ、５ｄ ＡＮＤ回路、６，７チャージポン
プ、８ 出力ノード、９ インバータ、１１ 補助充電
素子、１５ スイッチング回路、１５ａ レベルシフト
回路、１５ｂ ＰチャネルＭＯＳトランジスタ、ＧＬ１
−ＧＬｍ グローバルクロック信号線、ＬＬａ−ＬＬｍ
ローカルクロック信号線、ＴＨａ−ＴＨｍ スルーホー
ル、ＰＭａ０，ＰＭａ１，ＰＭｂ０，ＰＭｂ１，ＰＭｍ
０，ＰＭｍ１ ポンプモジュール、２０ セレクタ、Ｐ
ＭＬＲ ポンプモジュール配置領域、ＳＰＲ，ＳＰＲＲ
スタンバイポンプモジュール領域、ＡＰＲ，ＡＰＲＲ
アクティブポンプモジュール領域、ＥＴＲ 他回路使
用領域、ＵＰＭＲ 不使用ポンプモジュール領域、ＭＭ
♯，ＭＭ♯１−ＭＭ♯ｋ 単位メモリモジュール、ＯＰ
ＭＬ♯，ＯＰＭＬ♯１−ＯＰＭＬ♯ｋ ポンプモジュー
ル回路、２５ Ｖｐｐ発生回路、３０ システムＬＳ
Ｉ、３２ ロジック、３４ ＤＲＡＭ、４０ メモリア
レイ、４２ 行系回路、４４Ｖｐｐ発生回路。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/8242 (72)発明者 山崎 彰 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 森下 玄 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 小林 真子 兵庫県伊丹市荻野１丁目132番地 大王電 機株式会社内 (72)発明者 秋山 実邦子 東京都千代田区大手町二丁目６番２号 三 菱電機エンジニアリング株式会社内 (72)発明者 藤井 信行 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5B024 AA07 AA15 BA21 BA27 CA07 CA21 5F038 AV06 BG03 BG05 BG06 CA03 CD06 DF11 DF17 EZ20 5F083 AD00 GA28 LA08 5H420 NA03 NA36 NB02 NB35
Claims (14)
- 【請求項１】 各々が活性化時、ポンプ動作により内部
電圧を共通に内部電圧伝達線上に発生する複数のポンプ
モジュール、および前記複数のポンプモジュールに結合
され、前記ポンプモジュールを活性化するための制御信
号を発生して前記ポンプモジュールへ伝達するための制
御回路を備え、前記制御回路は、前記複数のポンプモジ
ュールにおいて活性化されるポンプモジュール数を設定
するための回路を含む、内部電圧発生回路。 - 【請求項２】 前記複数のポンプモジュールは、同一の
ポンプ能力を有する、請求項１記載の内部電圧発生回
路。 - 【請求項３】 前記複数のポンプモジュールは行列状に
配列され、前記制御回路は、前記ポンプモジュールの行
に対して配置され、かつ各々が前記行の方向に延在する
第１の活性化信号線群と、前記ポンプモジュールの列に
対応して設けられ、かつ前記列の方向に延在する第２の
活性化信号線群とをさらに備える、請求項１記載の内部
電圧発生回路。 - 【請求項４】 前記複数のポンプモジュールは複数のグ
ループに分割され、各グループは、位相の異なるポンプ
用クロック信号を受ける、請求項１記載の内部電圧発生
回路。 - 【請求項５】 各前記ポンプモジュールは、外部からの
電圧に従って出力ノードを充電するための充電補助素子
を備え、前記出力ノードに前記内部電圧が発生される、
請求項１記載の内部電圧発生回路。 - 【請求項６】 各前記ポンプモジュールは、導通時、外
部電源ノードを出力ノードに結合するための直結素子を
備え、前記出力ノードに前記内部電圧が発生される、請
求項１記載の内部電圧発生回路。 - 【請求項７】 前記ポンプモジュールの所定数に対応し
て設けられ、与えられたクロック信号を分周して分周ク
ロック信号を生成する分周回路をさらに備え、各ポンプ
モジュールは対応の分周回路からの前記分周クロック信
号に従ってチャージポンプ動作を行なって出力ノードに
前記内部電圧を発生するチャージポンプ回路を備える、
請求項1記載の内部電圧発生回路。 - 【請求項８】 前記ポンプモジュールの所定数に対応し
て設けられ、活性化時、与えられたクロック信号を分周
し、かつ互いに位相の異なる複数の分周クロック信号を
生成する分周回路をさらに備え、 各前記ポンプモジュールは対応の分周回路からの前記複
数の分周クロック信号各々に対応して設けられ、対応の
分周クロック信号に従ってチャージポンプ動作を行なっ
て共通に出力ノードに前記内部電圧を発生する複数のチ
ャージポンプ回路を備える、請求項1記載の内部電圧発
生回路。 - 【請求項９】 各前記ポンプモジュールは、前記内部電
圧を発生する出力ノードに結合され、直結指示信号を前
記出力ノードの電圧レベルに変換するレベル変換回路
と、 前記レベル変換回路の出力信号に応答して外部電源ノー
ドを前記出力ノードに結合するためのスイッチング素子
を備える、請求項１記載の内部電圧発生回路。 - 【請求項１０】 前記内部電圧は、電源電圧よりも高い
昇圧電圧であり、前記スイッチング素子は、Ｐチャネル
絶縁ゲート型電界効果トランジスタである、請求項９記
載の内部電圧発生回路。 - 【請求項１１】 前記複数のポンプモジュールはマトリ
ックス状に配列され、 前記内部電圧発生回路は、さらに、第１の方向に沿って
延在して配置される配線チャネル領域に配設され、前記
複数のポンプモジュールに対するポンプクロック信号を
伝達するための少なくとも１本のグローバルクロック信
号線と、 前記マトリックス内の前記第１の方向と直交する第２の
方向に沿って整列して配置されるポンプモジュール群各
々に対応して設けられ、各々が前記グローバルクロック
信号線上のクロック信号を対応のポンプモジュール群に
伝達する複数のローカルクロック伝達線を備える、請求
項１記載の内部電圧発生回路。 - 【請求項１２】 前記少なくとも１本のグローバルクロ
ック信号線は、互いに位相の異なる複数のクロック信号
を伝達する複数のグローバルクロック信号線を含み、 前記複数のローカルクロック伝達線は、前記複数のグロ
ーバルクロック信号線に対応して配設され、かつ対応の
グローバル信号線のクロック信号を対応のポンプモジュ
ール群に伝達する、請求項１１記載の内部電圧発生回
路。 - 【請求項１３】 前記分周回路は、前記制御回路からの
活性化信号に従って活性化される、請求項７または８記
載の内部電圧発生回路。 - 【請求項１４】 各前記ポンプモジュールの所定数に対
応して設けられ、与えられたクロック信号を分周し、位
相の異なる少なくとも第１および第２のポンプクロック
信号を発生する分周回路と、 前記分周回路に対応して設けられ、選択信号に従って前
記第１および第２のポンプクロック信号の一方を選択す
る選択回路とをさらに備え、 各前記ポンプモジュールは、対応の分周回路からの前記
第１のポンプクロック信号と対応の選択回路の出力クロ
ック信号とに対応して設けられ、それぞれが対応のポン
プクロック信号に従ってチャージポンプ動作を行なって
前記内部電圧を発生する第１および第２のポンプ回路を
含む、請求項１記載の内部電圧発生回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000217170A JP2002032987A (ja) | 2000-07-18 | 2000-07-18 | 内部電圧発生回路 |
| US09/760,639 US6472926B2 (en) | 2000-07-18 | 2001-01-17 | Internal voltage generation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000217170A JP2002032987A (ja) | 2000-07-18 | 2000-07-18 | 内部電圧発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002032987A true JP2002032987A (ja) | 2002-01-31 |
Family
ID=18712320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000217170A Withdrawn JP2002032987A (ja) | 2000-07-18 | 2000-07-18 | 内部電圧発生回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6472926B2 (ja) |
| JP (1) | JP2002032987A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7180362B2 (en) | 2003-09-16 | 2007-02-20 | Renesas Technology Corp. | Semiconductor device with pump circuit |
| JP2009232581A (ja) * | 2008-03-24 | 2009-10-08 | Renesas Technology Corp | チャージポンプ回路 |
| JP2014160525A (ja) * | 2013-02-20 | 2014-09-04 | Renesas Electronics Corp | 内部電圧発生回路 |
| JP2019154092A (ja) * | 2018-02-28 | 2019-09-12 | シャープ株式会社 | 内部電圧発生回路 |
| JP2022528591A (ja) * | 2019-04-10 | 2022-06-15 | 長江存儲科技有限責任公司 | 再構成可能電圧レギュレータ |
Families Citing this family (57)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3727838B2 (ja) * | 2000-09-27 | 2005-12-21 | 株式会社東芝 | 半導体集積回路 |
| JP2002343083A (ja) * | 2001-05-18 | 2002-11-29 | Mitsubishi Electric Corp | 半導体装置 |
| US7114084B2 (en) * | 2002-03-06 | 2006-09-26 | Micron Technology, Inc. | Data controlled programmable power supply |
| ITMI20021902A1 (it) * | 2002-09-06 | 2004-03-07 | Atmel Corp | Architettura di pompa di carica modulare |
| US7184833B2 (en) | 2003-10-07 | 2007-02-27 | Medtronic, Inc. | Multiple pacing output channels |
| JP4408723B2 (ja) * | 2004-02-25 | 2010-02-03 | Ｎｅｃエレクトロニクス株式会社 | 電源回路及び表示装置 |
| JP4077429B2 (ja) * | 2004-06-09 | 2008-04-16 | 株式会社東芝 | 昇圧回路 |
| US7394996B2 (en) * | 2004-06-16 | 2008-07-01 | Industrial Technology Research Institute | Burst mode optical receiver and system and method therefor |
| KR100623616B1 (ko) * | 2004-12-28 | 2006-09-14 | 주식회사 하이닉스반도체 | 반도체메모리소자 |
| JP4750463B2 (ja) * | 2005-05-11 | 2011-08-17 | ルネサスエレクトロニクス株式会社 | 高周波電力増幅器およびそれを用いた送信器および移動体通信端末 |
| KR100809071B1 (ko) * | 2006-09-25 | 2008-03-03 | 삼성전자주식회사 | 고전압 발생 회로를 구비하는 반도체 장치 및 그 전압 발생방법 |
| KR100809072B1 (ko) * | 2006-09-28 | 2008-03-03 | 삼성전자주식회사 | 고전압 발생 회로를 구비하는 반도체 장치 및 그 전압 발생방법 |
| JP4873552B2 (ja) * | 2006-10-20 | 2012-02-08 | ルネサスエレクトロニクス株式会社 | 昇圧電源回路 |
| CN104282086A (zh) * | 2007-01-09 | 2015-01-14 | 功率监视器公司 | 用于智能电路断路器的方法和设备 |
| US20090027190A1 (en) * | 2007-07-25 | 2009-01-29 | Power Monitors, Inc. | Method and apparatus for a low-power radio broadcast alert for monitoring systems |
| US8072256B2 (en) * | 2007-09-14 | 2011-12-06 | Mosaid Technologies Incorporated | Dynamic random access memory and boosted voltage producer therefor |
| WO2009111386A2 (en) * | 2008-03-04 | 2009-09-11 | Power Monitors, Inc. | Method and apparatus for a voice-prompted electrical hookup |
| US9246390B2 (en) | 2008-04-16 | 2016-01-26 | Enpirion, Inc. | Power converter with controller operable in selected modes of operation |
| US8710907B2 (en) * | 2008-06-24 | 2014-04-29 | Sandisk Technologies Inc. | Clock generator circuit for a charge pump |
| US9548714B2 (en) | 2008-12-29 | 2017-01-17 | Altera Corporation | Power converter with a dynamically configurable controller and output filter |
| KR100968467B1 (ko) * | 2008-12-30 | 2010-07-07 | 주식회사 하이닉스반도체 | 전압 펌프 회로 및 이를 이용한 반도체 메모리 장치 |
| DE102009010550A1 (de) * | 2009-02-25 | 2010-09-02 | Texas Instruments Deutschland Gmbh | Ladungspumpe mit Selbsttaktung und Verfahren |
| US8339183B2 (en) | 2009-07-24 | 2012-12-25 | Sandisk Technologies Inc. | Charge pump with reduced energy consumption through charge sharing and clock boosting suitable for high voltage word line in flash memories |
| US8773108B2 (en) * | 2009-11-10 | 2014-07-08 | Power Monitors, Inc. | System, method, and apparatus for a safe powerline communications instrumentation front-end |
| US20110133820A1 (en) * | 2009-12-09 | 2011-06-09 | Feng Pan | Multi-Stage Charge Pump with Variable Number of Boosting Stages |
| US8248153B2 (en) * | 2010-06-29 | 2012-08-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and apparatus for full clock cycle charge pump operation |
| EP2413105B1 (en) | 2010-07-29 | 2017-07-05 | Power Monitors, Inc. | Method and apparatus for a demand management monitoring system |
| US10060957B2 (en) | 2010-07-29 | 2018-08-28 | Power Monitors, Inc. | Method and apparatus for a cloud-based power quality monitor |
| JP5087670B2 (ja) | 2010-11-01 | 2012-12-05 | 株式会社東芝 | 電圧発生回路 |
| US8867295B2 (en) * | 2010-12-17 | 2014-10-21 | Enpirion, Inc. | Power converter for a memory module |
| US8339185B2 (en) | 2010-12-20 | 2012-12-25 | Sandisk 3D Llc | Charge pump system that dynamically selects number of active stages |
| US8294509B2 (en) | 2010-12-20 | 2012-10-23 | Sandisk Technologies Inc. | Charge pump systems with reduction in inefficiencies due to charge sharing between capacitances |
| US8847911B2 (en) | 2011-04-05 | 2014-09-30 | Cypress Semiconductor Corporation | Circuit to provide signal to sense array |
| US8539409B1 (en) * | 2011-07-08 | 2013-09-17 | Lattice Semiconductor Corporation | Simultaneous development of complementary IC families |
| US8699247B2 (en) | 2011-09-09 | 2014-04-15 | Sandisk Technologies Inc. | Charge pump system dynamically reconfigurable for read and program |
| US8400212B1 (en) | 2011-09-22 | 2013-03-19 | Sandisk Technologies Inc. | High voltage charge pump regulation system with fine step adjustment |
| US8514628B2 (en) | 2011-09-22 | 2013-08-20 | Sandisk Technologies Inc. | Dynamic switching approach to reduce area and power consumption of high voltage charge pumps |
| US9195255B1 (en) | 2012-03-22 | 2015-11-24 | Parade Technologies, Ltd. | Reconfigurable charge pump |
| US8384467B1 (en) * | 2012-03-22 | 2013-02-26 | Cypress Semiconductor Corporation | Reconfigurable charge pump |
| US8710909B2 (en) | 2012-09-14 | 2014-04-29 | Sandisk Technologies Inc. | Circuits for prevention of reverse leakage in Vth-cancellation charge pumps |
| KR101950322B1 (ko) * | 2012-12-11 | 2019-02-20 | 에스케이하이닉스 주식회사 | 전압 생성회로 |
| US8836412B2 (en) | 2013-02-11 | 2014-09-16 | Sandisk 3D Llc | Charge pump with a power-controlled clock buffer to reduce power consumption and output voltage ripple |
| US9002447B2 (en) | 2013-03-14 | 2015-04-07 | Medtronic, Inc. | Implantable medical device having power supply for generating a regulated power supply |
| US8981835B2 (en) | 2013-06-18 | 2015-03-17 | Sandisk Technologies Inc. | Efficient voltage doubler |
| US9024680B2 (en) | 2013-06-24 | 2015-05-05 | Sandisk Technologies Inc. | Efficiency for charge pumps with low supply voltages |
| US9077238B2 (en) | 2013-06-25 | 2015-07-07 | SanDisk Technologies, Inc. | Capacitive regulation of charge pumps without refresh operation interruption |
| US9007046B2 (en) | 2013-06-27 | 2015-04-14 | Sandisk Technologies Inc. | Efficient high voltage bias regulation circuit |
| US8896367B1 (en) * | 2013-07-18 | 2014-11-25 | Ememory Technology Inc. | Charge pump system |
| US9083231B2 (en) | 2013-09-30 | 2015-07-14 | Sandisk Technologies Inc. | Amplitude modulation for pass gate to improve charge pump efficiency |
| US9154027B2 (en) | 2013-12-09 | 2015-10-06 | Sandisk Technologies Inc. | Dynamic load matching charge pump for reduced current consumption |
| US9509217B2 (en) | 2015-04-20 | 2016-11-29 | Altera Corporation | Asymmetric power flow controller for a power converter and method of operating the same |
| US9917507B2 (en) | 2015-05-28 | 2018-03-13 | Sandisk Technologies Llc | Dynamic clock period modulation scheme for variable charge pump load currents |
| US9647536B2 (en) | 2015-07-28 | 2017-05-09 | Sandisk Technologies Llc | High voltage generation using low voltage devices |
| US9520776B1 (en) | 2015-09-18 | 2016-12-13 | Sandisk Technologies Llc | Selective body bias for charge pump transfer switches |
| US11069415B2 (en) | 2018-10-05 | 2021-07-20 | Samsung Electronics Co., Ltd. | Memory device including charge pump circuit |
| KR102545174B1 (ko) * | 2018-10-05 | 2023-06-19 | 삼성전자주식회사 | 차지 펌프 회로를 포함하는 메모리 장치 |
| KR20220076850A (ko) * | 2020-12-01 | 2022-06-08 | 에스케이하이닉스 주식회사 | 내부 전압 생성 회로 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02179264A (ja) | 1988-12-28 | 1990-07-12 | Nec Corp | 昇圧回路 |
| US6031411A (en) * | 1993-06-28 | 2000-02-29 | Texas Instruments Incorporated | Low power substrate bias circuit |
| US5602794A (en) * | 1995-09-29 | 1997-02-11 | Intel Corporation | Variable stage charge pump |
| KR100200922B1 (ko) | 1995-12-27 | 1999-06-15 | 윤종용 | 반도체 메모리장치의 펌핑전압발생기 |
| TW423162B (en) * | 1997-02-27 | 2001-02-21 | Toshiba Corp | Power voltage supplying circuit and semiconductor memory including the same |
| JPH10247386A (ja) * | 1997-03-03 | 1998-09-14 | Mitsubishi Electric Corp | 昇圧電位供給回路及び半導体記憶装置 |
| JPH11308855A (ja) * | 1998-04-20 | 1999-11-05 | Nec Corp | 昇圧回路 |
| KR100293637B1 (ko) * | 1998-10-27 | 2001-07-12 | 박종섭 | 드레인 전압 펌핑 회로 |
-
2000
- 2000-07-18 JP JP2000217170A patent/JP2002032987A/ja not_active Withdrawn
-
2001
- 2001-01-17 US US09/760,639 patent/US6472926B2/en not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7180362B2 (en) | 2003-09-16 | 2007-02-20 | Renesas Technology Corp. | Semiconductor device with pump circuit |
| US7268612B2 (en) | 2003-09-16 | 2007-09-11 | Renesas Technology Corp. | Semiconductor device with pump circuit |
| US7365578B2 (en) | 2003-09-16 | 2008-04-29 | Renesas Technology Corp. | Semiconductor device with pump circuit |
| JP2009232581A (ja) * | 2008-03-24 | 2009-10-08 | Renesas Technology Corp | チャージポンプ回路 |
| JP2014160525A (ja) * | 2013-02-20 | 2014-09-04 | Renesas Electronics Corp | 内部電圧発生回路 |
| JP2019154092A (ja) * | 2018-02-28 | 2019-09-12 | シャープ株式会社 | 内部電圧発生回路 |
| JP7049861B2 (ja) | 2018-02-28 | 2022-04-07 | シャープ株式会社 | 内部電圧発生回路 |
| JP2022528591A (ja) * | 2019-04-10 | 2022-06-15 | 長江存儲科技有限責任公司 | 再構成可能電圧レギュレータ |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020008566A1 (en) | 2002-01-24 |
| US6472926B2 (en) | 2002-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002032987A (ja) | 内部電圧発生回路 | |
| JP4627827B2 (ja) | 半導体集積回路装置 | |
| US7042276B2 (en) | Charge pump with improved regulation | |
| JP4901867B2 (ja) | 高速メモリ用降圧コンバータ | |
| KR100733810B1 (ko) | 반도체 디바이스 | |
| US5703827A (en) | Method and structure for generating a boosted word line voltage and a back bias voltage for a memory array | |
| JP3155879B2 (ja) | 半導体集積回路装置 | |
| US5867442A (en) | Variable output voltage booster circuits and methods | |
| KR100859412B1 (ko) | 반도체 장치 | |
| JP4180959B2 (ja) | メモリシステム及びメモリ装置 | |
| JP3090833B2 (ja) | 半導体記憶装置 | |
| TW307043B (en) | A semiconductor memory device with on-chip boosted power supply voltage generator | |
| US7382677B2 (en) | Memory device having internal voltage supply providing improved power efficiency during active mode of memory operation | |
| JP4132795B2 (ja) | 半導体集積回路 | |
| US8649232B2 (en) | Internal voltage generation circuit and semiconductor integrated circuit | |
| JP3735824B2 (ja) | 昇圧回路を備えた半導体メモリ装置 | |
| JPH10289574A (ja) | 電圧発生回路を有した半導体装置 | |
| JP2003132679A (ja) | 半導体装置 | |
| JPH08235859A (ja) | 半導体メモリの昇圧回路 | |
| KR100719171B1 (ko) | 반도체 메모리 장치 | |
| US6952116B2 (en) | Non-cascading charge pump circuit and method | |
| JP2000306380A (ja) | 半導体集積回路装置 | |
| JP3281353B2 (ja) | 半導体集積回路装置 | |
| JP2001266572A (ja) | 半導体集積回路 | |
| JP2000011644A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20071002 |