JP3735824B2 - 昇圧回路を備えた半導体メモリ装置 - Google Patents
昇圧回路を備えた半導体メモリ装置 Download PDFInfo
- Publication number
- JP3735824B2 JP3735824B2 JP12145496A JP12145496A JP3735824B2 JP 3735824 B2 JP3735824 B2 JP 3735824B2 JP 12145496 A JP12145496 A JP 12145496A JP 12145496 A JP12145496 A JP 12145496A JP 3735824 B2 JP3735824 B2 JP 3735824B2
- Authority
- JP
- Japan
- Prior art keywords
- node
- boost
- control signal
- boosting
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/08—Control thereof
Description
【発明の属する技術分野】
本発明は半導体メモリ装置に関し、特に、電源電圧を昇圧して昇圧電圧を発生するメモリ装置の昇圧回路に関する。
【0002】
【従来の技術】
メモリチップ内のトランジスタをスイング動作させる動作電圧として供給される電源電圧は、高集積化に伴って低くなる傾向にある。例えば、4メガDRAMの場合には5Vが使用されていたが、内部電源電圧を採用し始めた16メガDRAMになると4Vに低くなり、そして64メガに至ると3.3Vまで低められている。このように電源電圧が低くなると微小回路の保護にはよいが、一方で、高速動作にはあまり好ましくない。そこで、高速動作化に支障を来すことのないよいうに、昇圧回路(boosting circult)を備えて電源電圧よりも高い電圧を適所に使用するようにしている。
【0003】
昇圧回路は、電源電圧を基に更に高いレベルへ昇圧して昇圧電圧VPP(On chip boosted power supply)を発生する回路で、発生される昇圧電圧VPPは、ワードラインドライバやデータ出力バッファ用に用いられる。例えばワードラインドライバでは、昇圧電圧VPPによりワードライン電圧を発生し、メモリセルデータ読出時のデータ損失を防止する。またデータ出力バッファは、昇圧電圧VPPを使用することで、データ伝送時の電圧降下によるデータ損失を防止する。更に例えば、昇圧電圧VPPは、互いに隣接したメモリセルアレイがビットラインセンスアンプを共有する共有形となっている場合にビットラインに設けられて分離制御を行う分離トランジスタの制御電極へ供給される。即ち、分離トランジスタの制御電極に電源電圧がそのまま供給されたのでは、当該トランジスタのしきい値電圧による損失でビットラインセンシングマージンが減少するため、これを防止するものである。
【0004】
図1に示すように、従来における昇圧回路は、発振器(Oscillator)12、昇圧器(Booster)14、伝送器(Transfer)16、及び検出器(Detector)18から構成されている。この図1に示した昇圧回路の動作タイミングを図2の波形図に示してある。このタイミング図を参照して昇圧回路の動作について説明する。
【0005】
電源電圧VCCがチップ内部で供給されると、発振器12は所定周期の発振信号を出力して昇圧器14内のインバータ20へ供給する。この発振器12から出力される発振信号の出力レベルは接地電圧VSSから電源電圧VCCのレベルを有する。発振器12の出力レベルが接地電圧VSSである場合、インバータ20に直列接続されたインバータ22の出力を受けるMOSキャパシタ24の接続ノードN1のレベルは、“0”Vのレベルになる。このとき、昇圧器14内の接続ノードN2の電圧レベルは、電源電圧VCCからトランジスタ26のしきい値電圧Vthを引いた“VCC−Vth”レベルにプリチャージされる。
【0006】
発振器12の出力レベルが“0”Vから電源電圧VCCレベルへ遷移するとインバータ22から電源電圧VCCレベルが出力されるので、接続ノードN1は“0”Vから電源電圧VCCレベルへ上昇する。これにより、キャパシタ24の他方の接続ノードN2の電圧は、プリチャージの“VCC−Vth”レベルから“2VCC−Vth”レベルへ昇圧される。この“2VCC−Vth”レベルに昇圧された接続ノードN2の電圧が伝送トランジスタ28を介して伝送され、昇圧電圧VPPとして出力される。このような動作が連続することにより、昇圧電圧VPPレベルは、最終的に“VCC−Vth”から“2(VCC−Vth)”レベルへ昇圧される。
【0007】
発振器12が発振動作を続ければ、昇圧電圧VPPの昇圧出力が継続して行われるが、出力される昇圧電圧VPPレベルは検出器18によって検出され、昇圧電圧VPPが予め設定されたレベルを超過する場合にはディスエーブル信号が発生される。検出器18からディスエーブル信号が出されるとこれに従って発振器12が動作停止し、昇圧動作が抑止されて昇圧電圧VPPのレベルは降下する。これにより、昇圧電圧VPPは一定レベルに保たれる。出力された昇圧電圧VPPは、メモリ装置内のワードラインドライバ、データ出力バッファ、或いは共有形ビットラインセンスアンプの分離トランジスタに供給される。
【0008】
図3は、ワードラインドライバの一例を示しており、このワードラインドライバは、ローデコーダ30から出力されるワードライン選択信号に従って図1のような昇圧回路による昇圧電圧VPPで動作し、ワードライン電圧を出力する。このワードラインドライバにおいて昇圧電圧VPPは、第1PMOSトランジスタ34、第2PMOSトランジスタ38、第3PMOSトランジスタ40の各ソース端子に供給されると共に、各バックバイアス端子44、即ちバルクバイアスとしても供給される。
【0009】
第1PMOSトランジスタ34のドレイン端子は内部ノード46を介して第1NMOSトランジスタ36のドレイン端子に接続されており、そしてこれら第1PMOSトランジスタ34及び第1NMOSトランジスタ36のゲート端子に、ローデコーダ30の出力が印加される。また、第3PMOSトランジスタ40のドレイン端子は出力ノード48を介して第2NMOSトランジスタ42のドレイン端子に接続されており、これら第3PMOSトランジスタ40及び第2NMOSトランジスタ42のゲート端子は内部ノード46に共通接続されている。第2PMOSトランジスタ38のドレイン端子は内部ノード46に接続され、そのゲート端子は出力ノード48に接続されている。このようにして、第1PMOSトランジスタ34及び第1NMOSトランジスタ36と第3PMOSトランジスタ40及び第2NMOSトランジスタ42とでそれぞれインバータが構成されている。尚、第1PMOSトランジスタ34、第2PMOSトランジスタ38、及び第3PMOSトランジスタ40のソース端子及びドレイン端子は、例えば全てP形基板に形成したN形ウェル内に形成される。
【0010】
このワードラインドライバで、ローデコーダ30から活性状態のワードライン選択信号、例えば論理“ハイ”信号が入力される場合、その論理“ハイ”レベルは電源電圧VCCのレベルであり、これは昇圧電圧VPPより低い。この活性状態のワードライン選択信号に従って第1PMOSトランジスタ34と第1NMOSトランジスタ36がそれぞれオフ、オンし、これにより内部ノード46が論理“ロウ”レベルになる。そして、この内部ノード46の論理“ロウ”に従って第3PMOSトランジスタ40がオン、第2NMOSトランジスタ42がオフとなる。その結果、出力ノード48には第3PMOSトランジスタ40を介し昇圧電圧VPPが供給されて昇圧レベルの論理“ハイ”になり、これがワードライン電圧として出力されワードラインWLがエネーブルとなる。
【0011】
昇圧電圧VPPと内部ノード46との間に設けられた第2PMOSトランジスタ38は、出力ノード48が論理“ロウ”レベルにあるときにオンとなって内部ノード46を昇圧電圧VPPレベルに充電し、同時に第2NMOSトランジスタ42のゲートへその昇圧電圧VPPを供給することにより、出力ノード48の非活性化時間を短縮させる。
【0012】
図3に示すワードラインドライバにおいて、図1の昇圧回路による昇圧電圧VPPをソース電圧として入力する各PMOSトランジスタは、ローデコードに使用されるためチップ内で多くの位置を占めることになる。
【0013】
【発明が解決しようとする課題】
上記のように、昇圧電圧VPPをワードラインドライバ内PMOSトランジスタのバックバイアス端子とソース端子に同時に供給する場合は、該PMOSトランジスタのソース端子とPN接合するバックバイアス端子におけるN形ウェルのキャパシタンスがかなり大きくなる。従って、昇圧電圧VPPを図1のような昇圧回路を用いて供給するときには、その大きい容量を駆動しなければならないので、図2のタイミング図に示すように、発振器12の1サイクル動作では所定の昇圧電圧VPPのレベルまで到達できず、数十回の発振出力を要することとなる。従って、一旦低下した後に所望の昇圧電圧VPPを得るまでに時間がかかり、よりいっそうの高速化に具合が悪くなってきている。
【0014】
また、メモリの待機モードで昇圧電圧VPPレベルにプリチャージすべき多くのノードをもつ場合、製造工程において、昇圧電圧VPPを使用する電圧ノード(又はライン)と、接地電圧VSS、電源電圧VCC、或いは基準電圧にチャージされる電圧ノード(又はライン)との間にブリッジが発生すると、そのブリッジ領域で昇圧電圧VPPと接地電圧VSS、電源電圧VCC、或いは基準電圧との電位分配が行われる。このようになると、昇圧回路から出力される昇圧電圧VPPのレベルが少しずつ降下することになり、これが検出器18により検出されて発振器12が動作し、昇圧動作が継続することになる。この電位分配により引き続き昇圧動作が実行される事態となると、発振及び昇圧動作による消費電流が増加し、その結果、待機モードにおける電流消費量が大きくなって歩留り低下につながるという問題が生じる。そこで、相互に異なる電圧レベルを有するノード(又はライン)間のブリッジが発生しても、待機モードにおけるそのノード間の電位分配を極力防止することができれば、消費電流を抑制して良品とすることが可能になる。
【0015】
【課題を解決するための手段】
このような課題を解決するために本発明では、外部制御信号に応じて電源電圧を昇圧出力する昇圧回路を提供する。つまり、電源電圧の供給で昇圧動作し昇圧電圧を出力する第1昇圧回路と、外部制御信号に応じて昇圧動作し昇圧電圧を出力する第2昇圧回路と、をメモリ装置に設けるようにすることで、昇圧能力を上げ、また待機モードにおけるチップ内電位分配の影響を極力抑えることを可能にし、歩留りを改善させるものである。
【0016】
即ち、本発明によれば、電源電圧の入力に応じて該電源電圧を昇圧する第1昇圧回路と、アクティブサイクルなどを示す外部制御信号に応じて電源電圧を昇圧する第2昇圧回路と、を設け、前記第1昇圧回路による昇圧電圧をバルクバイアスに使用すると共に前記第2昇圧回路による昇圧電圧をソース端子に入力して動作するMOSトランジスタを周辺回路に備えた半導体メモリ装置とすることを特徴している。第1昇圧回路は、電源電圧が供給開始されるとこれに応じて昇圧動作し昇圧電圧を出力する通常の昇圧回路を用いることができる。外部制御信号としてはローアドレスストローブ信号を用いることができ、この場合、外部制御信号を入力して第2昇圧回路の昇圧制御信号を発生する昇圧制御信号発生手段を更に設けるようにしておくとよい。この昇圧制御信号発生手段は、ローアドレスストローブ信号に従うクロック信号及びこのクロック信号よりも遅らせたローアドレスエネーブル信号を発生するローアドレスストローブ入力バッファと、前記クロック信号及びローアドレスエネーブル信号を論理演算して昇圧制御信号を出力する論理ゲートと、からなるものとすることができる。
【0017】
第2昇圧回路として本発明では、外部制御信号に応じて昇圧ノード及び出力ノードのプリチャージを行うプリチャージ手段と、前記外部制御信号に応じて前記昇圧ノードの昇圧を行う昇圧手段と、前記昇圧ノードの電圧を前記出力ノードへ伝送する伝送手段と、を備えてなる昇圧回路を提供する。この場合の伝送手段は、第1昇圧ノードで制御されて第2昇圧ノードの電圧を伝送するようにし、そして昇圧手段は、前記第1及び第2昇圧ノードにそれぞれ接続された第1及び第2ブーストキャパシタと、外部制御信号に応じて前記第1及び第2ブーストキャパシタにそれぞれ駆動信号を提供する第1及び第2ドライバと、からなるものとすることができる。また、プリチャージ手段は、外部制御信号に応じてオンオフし、オンのときに電源電圧を昇圧ノード及び出力ノードへ提供してプリチャージを行うスイッチ素子で構成したものとでき、そのスイッチ素子としてNMOSトランジスタを用いることができる。その具体的態様としては、電源電圧を各ドレイン端子に受けまた第1及び第2昇圧ノードと出力ノードにそれぞれソース端子が接続され、そして外部制御信号に応じて各ゲート端子が制御されることにより前記各ノードを電源電圧のレベルにプリチャージする第1〜第3NMOSトランジスタからなるプリチャージ手段が可能である。このときの伝送手段は、第2昇圧ノードと出力ノードとの間にチャネル接続され、第1昇圧ノードにゲート端子が接続されたNMOSトランジスタからなるものとすることができる。
【0018】
更に言えば本発明は、電源電圧を基に昇圧した昇圧電圧を使用する半導体メモリ装置において、電源電圧を昇圧して周辺回路におけるPMOSトランジスタのバルクバイアスとして供給する第1昇圧回路と、外部制御信号の活性化に応じ電源電圧を昇圧して前記PMOSトランジスタのソース端子へ供給する第2昇圧回路と、を設けることを特徴とする。この場合に、外部制御信号の活性化に応じて所定論理の昇圧制御信号を発生する昇圧制御信号発生手段を備えるようにし、そして第2昇圧回路は、第1及び第2昇圧ノード及び出力ノードを電源電圧レベルにプリチャージするようにされ、前記昇圧制御信号の発生によりそのプリチャージ動作を停止するプリチャージ手段と、前記第1昇圧ノードの電圧に従って前記第2昇圧ノードの電圧を前記出力ノードへ伝送する伝送手段と、前記昇圧制御信号の発生により前記第1及び第2昇圧ノードの電圧を昇圧する昇圧手段と、から構成されるものとすることができる。昇圧制御信号発生手段は、ローアドレスストローブ信号の活性化に従い活性化するクロック信号及びこのクロック信号より遅れて活性化するローアドレスエネーブル信号を発生するローアドレスストローブ入力バッファと、前記クロック信号及びローアドレスエネーブル信号を論理演算して昇圧制御信号を出力する論理ゲートと、からなるものとすることができる。また、昇圧手段は、第1及び第2昇圧ノードにそれぞれ接続された第1及び第2ブーストキャパシタと、昇圧制御信号発生手段による昇圧制御信号を駆動して前記第1及び第2ブーストキャパシタへそれぞれ提供する第1及び第2ドライバと、からなるものとすることができ、プリチャージ手段は、電源電圧を各ドレイン端子に受けまた第1及び第2昇圧ノードと出力ノードにそれぞれソース端子が接続され、そして昇圧制御信号発生手段による昇圧制御信号を各ゲート端子に受ける複数のNMOSトランジスタからなるものとすることができる。
【0019】
本発明の半導体メモリ装置において、第1昇圧回路は、電源電圧の供給で所定レベルの昇圧電圧VPPを発生する。この昇圧電圧VPPは、電源電圧より高い電圧を必要とする周辺回路内トランジスタのバルクバイアスとして供給される。このようにして電源電圧の印加と共に昇圧電圧VPPがバルクバイアスとして供給されている状態で、ローアドレスストローブなどの外部制御信号が活性入力されると、第2昇圧回路がこの外部制御信号の入力に応じて更なる昇圧電圧AVPP(active VPP)を出力し、周辺回路内トランジスタのソース端子に供給するようにしてある。
【0020】
【発明の実施の形態】
以下、本発明の実施形態につき図4〜図6を参照して詳細に説明する。
【0021】
図4に本発明に係る第2昇圧回路の回路図を示す。この第2昇圧回路は、外部制御信号の入力に応じて電源電圧VCCを昇圧し、昇圧電圧AVPPとして出力するようにしてある。この場合の外部制御信号とは、メモリアクセスに際して外部から供給されるアドレスストローブなどの制御信号で、本例では、一例としてローアドレスストローブ信号バーRASを使用している。
【0022】
図示のように本例の第2昇圧回路は、ローアドレスストローブ信号バーRASの活性化に応じて電源電圧VCCから昇圧電圧AVPPを発生するための昇圧動作を行う昇圧器56と、この昇圧器56により昇圧される昇圧ノードPN2の電圧を昇圧電圧AVPPとして出力ノードONへ伝送する伝送器54と、ローアドレスストローブ信号バーRASに応じて昇圧ノードPN1,PN2及び出力ノードONのプリチャージを行うプリチャージ器52と、から構成されている。
【0023】
昇圧器56の制御入力を発生するNOR論理の論理ゲート50は、クロック信号PR及びローアドレスエネーブル信号PXAEを演算して昇圧制御信号を出力するようにしてある。これらクロック信号PR及びローアドレスエネーブル信号PXAEは、ローアドレスストローブ信号バーRASを受けるローアドレスストローブ入力バッファ(図示せず)から発生される信号で、クロック信号PRはローアドレスストローブ信号バーRASの活性化に従い活性化され、そしてこのクロック信号PRに若干遅らせてローアドレスエネーブル信号PXAEが発生される。ローアドレスエネーブル信号PXAEは、論理“ロウ”から論理“ハイ”レベルへの遷移でローアドレスがエネーブルされることを知らせ、論理“ハイ”から論理“ロウ”レベルへの遷移でワードラインとセンスアンプの制御信号が非活性化(shut-down)されることを知らせる。これら信号を演算するNORゲート50は、ローアドレスストローブ信号バーRASの活性化に従って論理“ロウ”信号を内部ノードN1へ供給する。
【0024】
図5の波形図に、この第2昇圧回路の動作タイミングを示し説明する。まず、ローアドレスストローブ信号バーRASが非活性状態(論理“ハイ”)にあるプリチャージ期間では、クロック信号PR及びローアドレスエネーブル信号PXAEが論理“ロウ”レベルで入力される。従って、NORゲート50は内部ノードN1に論理“ハイ”を出力し、この内部ノードN1の論理“ハイ”信号が昇圧器56内のインバータ64,66へ供給される。そして、ドライバであるインバータ64,66による反転駆動で論理“ロウ”信号がブーストキャパシタ68,70の接続された内部ノードN2,N3に提供される。従って、ブーストキャパシタ68,70の一方の電極は接地電圧VSSレベルになる。
【0025】
内部ノードN1の論理“ハイ”信号はまた、電源電圧VCCをドレイン端子に受け、第1昇圧ノードPN1にソース端子の接続されたNMOSトランジスタ58のゲート端子と、電源電圧VCCをドレイン端子に受け、第2昇圧ノードPN2にソース端子の接続されたNMOSトランジスタ60のゲート端子と、電源電圧VCCをドレイン端子に受け、出力ノードONにソース端子が接続されたNMOSトランジスタ62のゲート端子と、に供給される。従って、ローアドレスストローブ信号バーRASが論理“ハイ”レベルの期間でスイッチ素子のNMOSトランジスタ58,60,62がオンし、第1昇圧ノードPN1、第2昇圧ノードPN2、及び出力ノードONはそれぞれ“VCC−Vth”レベルにプリチャージされる。
【0026】
続いて、データアクセスなどのためにローアドレスストローブ信号バーRASが論理“ロウ”レベルに活性化されると、クロック信号PRが論理“ハイ”レベルに遷移し、そしてこのクロック信号PRの論理“ハイ”遷移後、所定時間が経過するとローアドレスエネーブル信号PAXEも論理“ハイ”レベルに遷移する。これに従ってNORゲート50は、クロック信号PRの論理“ハイ”遷移に応じ内部ノードN1へ論理“ロウ”信号を出力する。従って、この内部ノードN1にゲート接続したプリチャージ器内の全NMOSトランジスタ58,60,62がオフとなる。
【0027】
また、インバータ64,66は、内部ノードN1の論理“ロウ”を反転駆動して電源電圧VCCレベルの論理“ハイ”信号を内部ノードN2,N3のそれぞれに出力する。この内部ノードN2、N3の論理“ハイ”信号がブーストキャパシタ68,70に供給される結果、ブーストキャパシタ68,70により、他方の側の“VCC−Vth”レベルにプリチャージされた第1昇圧ノードPN1及び第2昇圧ノードPN2が“2VCC−Vth”レベルへ昇圧される。この“2VCC−Vth”の電圧が伝送器54内のNMOSトランジスタ54のゲート端子及びドレイン端子に供給されるので、出力ノードONには、“2VCC−Vth”から伝送器54におけるしきい値電圧を引いた“2(VCC−Vth)”レベルの昇圧電圧AVPPが出力される。
【0028】
データアクセスなどのアクティブサイクル終了のためにローアドレスストローブ信号バーRASが論理“ハイ”レベルへ遷移すると、これに伴ってクロック信号PRは論理“ロウ”レベルに遷移する。一方、ローアドレスエネーブル信号PAXEは、ワードラインとセンスアンプを制御する制御信号が非活性化されたときに論理“ロウ”レベルへ遷移するものであるため、ローアドレスストローブ信号バーRASの論理“ハイ”遷移後に若干遅れて論理“ロウ”レベルになる。
【0029】
従って、第2昇圧回路は、ローアドレスストローブ信号バーRASの非活性化後、ワードラインとセンスアンプの制御端子を制御する信号が非活性化されるまで引き続き昇圧動作を行って昇圧電圧AVPPを出力する。ローアドレスエネーブル信号PAXEが論理“ロウ”レベルへ遷移すれば、NORゲート50が論理“ハイ”信号を内部ノードN1へ出力し、これに従ってプリチャージ器内の全NMOSトランジスタ58,60,62がオンになる。これによるプリチャージで昇圧動作が停止される。
【0030】
この第2昇圧回路は、ローアドレスストローブ信号バーRASの活性化に応じて電源電圧VCCを基に昇圧動作し昇圧電圧AVPPを出力する。この場合、ブースト用キャパシタの容量やプリチャージ用NMOSトランジスタのしきい値電圧を調節することにより、出力される昇圧電圧AVPPのレベル調節を行え、従って昇圧電圧AVPPのレベルは、図1に示す従来回路による昇圧電圧VPPと同じ電圧レベル、異なる電圧レベルのいずれにも設定することができる。
【0031】
図4に示すような第2昇圧回路は、図1のような従来の昇圧回路を用いた第1昇圧回路と共に使用することで、メモリ装置内の周辺回路を効率的に動作させられる。これについて図6を用いて説明する。図6は、第1昇圧回路及び第2昇圧回路による各昇圧電圧によって動作するワードラインドライバの例を示している。尚、図3と共通する部分には同じ符号を付してある。
【0032】
第1昇圧回路による昇圧電圧VPPは、ワードラインドライバを構成している第1PMOSトランジスタ34、第2PMOSトランジスタ38、及び第3PMOSトランジスタ40のバックバイアス端子44へ供給され、そして、第2昇圧回路による昇圧電圧AVPPは、これらPMOSトランジスタ34,38,40の各ソース端子へ供給されるようにしている。
【0033】
即ちまず、メモリ装置に電源電圧VCCが供給されることで第1昇圧回路が動作し、第1の昇圧電圧VPPを発生する。この昇圧電圧VPPは、ワードラインドライバ内の第1PMOSトランジスタ34、第2PMOSトランジスタ38、及び第3PMOSトランジスタ40のバルクバイアス端子44に供給される。
【0034】
そして、メモリ装置の待機モードにおいては、第2昇圧回路がプリチャージ状態にあるので、そのプリチャージ電圧“VCC−Vth”が第1PMOSトランジスタ34、第2PMOSトランジスタ38、及び第3PMOSトランジスタ40のソース端子に供給される。次いで、ローアドレスストローブ信号バーRASが活性化されると第2昇圧回路が昇圧動作するので、これによる昇圧電圧AVPPが第1PMOSトランジスタ34、第2PMOSトランジスタ38、及び第3PMOSトランジスタ40のソース端子に供給される。従って、ワードラインドライバは両昇圧電圧VPP,AVPPを動作電圧とし、ローデコーダ30によるデコーディング信号に応じて選択ワードラインWLへ昇圧電圧AVPPレベルのワードライン電圧を送ってエネーブルさせる。
【0035】
この構成によれば、メモリ装置が待機モードにある場合、ワードラインドライバの多数の電圧ノード中、昇圧電圧VPPレベルを有するノードは、第1PMOSトランジスタ34、第2PMOSトランジスタ38、及び第3PMOSトランジスタ40のバルクバイアスを供給するノードだけであり、このノードにブリッジの発生する確率は非常に低い。そして、より多数でブリッジ発生率の高くなるPMOSトランジスタ34,38,40の各ソース端子につながる電圧ノードはプリチャージレベルにあり、しかも第2昇圧回路は昇圧動作停止状態にあるので、他のレベルの電圧ノードとの間でブリッジが発生したとしても消費電流が増えるようなことはない。つまり、待機モードの消費電流が抑制され、歩留りを向上させ得る。
【0036】
更に、データアクセスなどを実行するアクティブサイクルでは第1、第2の両昇圧回路が動作して昇圧電圧を供給するようにしてあるので、上述の解決課題にあるようなキャパシタンスも問題にならず、昇圧動作の迅速化が図られて高速化に有利である。
【0037】
上記実施形態ではワードラインドライバを例に説明したが、その他の周辺回路などにも適用可能であることは容易に想到されよう。
【図面の簡単な説明】
【図1】従来の昇圧回路を示す回路図。
【図2】図1に示した昇圧回路の動作タイミングを示す信号波形図。
【図3】従来の昇圧電圧を用いて動作するワードラインドライバの回路図。
【図4】本発明に係る第2昇圧回路を示す回路図。
【図5】図4に示す第2昇圧回路の動作タイミングを示す回路図。
【図6】本発明による昇圧電圧を用いて動作するワードラインドライバの回路図。
【符号の説明】
50 論理ゲート
52 プリチャージ手段
56 昇圧手段
54 伝送手段
PN1,PN2 昇圧ノード
ON 出力ノード
Claims (6)
- 電源電圧を基に昇圧した昇圧電圧を使用する半導体メモリ装置において、
電源電圧を昇圧して周辺回路におけるPMOSトランジスタのバルクバイアスとして供給する第1昇圧回路と、
外部制御信号の活性化に応じて所定論理の昇圧制御信号を内部ノードに発生する昇圧制御信号発生手段と、
前記昇圧制御信号の発生に応じて電源電圧を昇圧して前記PMOSトランジスタのソース端子へ供給する第2昇圧回路と、
を備え、
前記第2昇圧回路は、
前記昇圧制御信号に応じて第1昇圧ノード、第2昇圧ノード及び出力ノードをプリチャージするプリチャージ手段と、
前記昇圧制御信号に応じて前記第1昇圧ノード及び前記第2昇圧ノードの各々の電圧を昇圧する昇圧手段と、
前記第1昇圧ノードの電圧に応じて前記第2昇圧ノードの電圧を前記出力ノードへ伝送する第1NMOSトランジスタと、
を有し、
前記プリチャージ手段は、
前記内部ノードにゲート端子が接続され、前記出力ノードにソース端子が接続され、電源電圧にドレイン端子が接続された第2NMOSトランジスタを有し、前記昇圧制御信号に応じて前記第2NMOSトランジスタをオンして前記出力ノードをプリチャージすることを特徴とする半導体メモリ装置。 - 前記昇圧制御信号発生手段は、ローアドレスストローブ信号の活性化に従い活性化するクロック信号及びこのクロック信号より遅れて活性化するローアドレスエネーブル信号を発生するローアドレスストローブ入力バッファと、前記クロック信号及び前記ローアドレスエネーブル信号を論理演算して昇圧制御信号を出力する論理ゲートと、を有することを特徴とする請求項1記載の半導体メモリ装置。
- 前記昇圧手段は、前記第1及び第2昇圧ノードにそれぞれ接続された第1及び第2ブーストキャパシタと、前記昇圧制御信号発生手段による昇圧制御信号を駆動して前記第1及び第2ブーストキャパシタへそれぞれ提供する第1及び第2ドライバと、を有することを特徴とする請求項2記載の半導体メモリ装置。
- 前記プリチャージ手段は、前記内部ノードにゲートが接続され、前記第1昇圧ノードにソース端子が接続され、電源電圧にドレイン端子が接続された第3NMOSトランジスタと、前記内部ノードにゲートが接続され、前記第2昇圧ノードにソース端子が接続され、電源電圧にドレイン端子が接続された第4NMOSトランジスタと、を有することを特徴とする請求項3記載の半導体メモリ装置。
- 前記ローアドレスエネーブル信号は、ワードラインとセンスアンプの制御信号が非活性化されるまで活性状態にあることを特徴とする請求項2〜4のいずれか1項に記載の半導体メモリ装置。
- 前記第2昇圧回路による昇圧電圧は、前記第1昇圧回路による昇圧電圧よりも高いか又は同じであることを特徴とする請求項1〜5のいずれか1項に記載の半導体メモリ装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1995P12275 | 1995-05-17 | ||
KR1019950012275A KR0142963B1 (ko) | 1995-05-17 | 1995-05-17 | 외부제어신호에 적응 동작하는 승압회로를 갖는 반도체 메모리 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09106675A JPH09106675A (ja) | 1997-04-22 |
JP3735824B2 true JP3735824B2 (ja) | 2006-01-18 |
Family
ID=19414706
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12145496A Expired - Lifetime JP3735824B2 (ja) | 1995-05-17 | 1996-05-16 | 昇圧回路を備えた半導体メモリ装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5754075A (ja) |
JP (1) | JP3735824B2 (ja) |
KR (1) | KR0142963B1 (ja) |
DE (1) | DE19619923C2 (ja) |
GB (1) | GB2301211B (ja) |
TW (1) | TW293123B (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5933047A (en) * | 1997-04-30 | 1999-08-03 | Mosaid Technologies Incorporated | High voltage generating circuit for volatile semiconductor memories |
KR100524886B1 (ko) * | 1997-08-11 | 2005-12-21 | 삼성전자주식회사 | 내부전원전압레벨제어회로를채용한반도체메모리장치및이를위한내부전원전압레벨제어방법 |
KR100272163B1 (ko) * | 1997-12-30 | 2000-11-15 | 윤종용 | 대기용어레이전압발생기를갖는반도체메모리장치 |
KR100267011B1 (ko) * | 1997-12-31 | 2000-10-02 | 윤종용 | 반도체 메모리 장치의 내부 전원 전압 발생 회로 |
KR100636914B1 (ko) * | 1999-06-30 | 2006-10-19 | 주식회사 하이닉스반도체 | 비트라인 프리챠지 전압 발생회로 |
US6590817B2 (en) * | 2001-07-23 | 2003-07-08 | Micron Technology, Inc. | 6F2 DRAM array with apparatus for stress testing an isolation gate and method |
JP4257064B2 (ja) * | 2002-02-21 | 2009-04-22 | エルピーダメモリ株式会社 | 昇圧電位発生回路及び制御方法 |
JP2003318270A (ja) | 2002-04-24 | 2003-11-07 | Nec Micro Systems Ltd | バイアス電圧発生回路および半導体集積回路装置 |
JP2004274861A (ja) * | 2003-03-07 | 2004-09-30 | Matsushita Electric Ind Co Ltd | 昇圧回路 |
US7557604B2 (en) * | 2005-05-03 | 2009-07-07 | Oki Semiconductor Co., Ltd. | Input circuit for mode setting |
KR100752656B1 (ko) * | 2006-02-23 | 2007-08-29 | 삼성전자주식회사 | 전하 전달 소자의 바디 바이어스 전압을 선택적으로제어하는 전하 전달 스위치 회로 및 이를 포함하는 승압전압 발생 회로 |
US11862227B2 (en) * | 2021-11-15 | 2024-01-02 | Semibrain Inc. | Memory cell driver circuit |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0378188A (ja) * | 1989-08-18 | 1991-04-03 | Fujitsu Ltd | 半導体記憶装置 |
JPH04302015A (ja) * | 1991-03-28 | 1992-10-26 | Nec Corp | ブーステッドクロックジェネレイター |
JPH05234373A (ja) * | 1992-02-20 | 1993-09-10 | Oki Micro Design Miyazaki:Kk | 半導体記憶装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4581546A (en) * | 1983-11-02 | 1986-04-08 | Inmos Corporation | CMOS substrate bias generator having only P channel transistors in the charge pump |
US4628214A (en) * | 1985-05-22 | 1986-12-09 | Sgs Semiconductor Corporation | Back bias generator |
EP0449235B1 (en) * | 1990-03-26 | 1997-11-05 | Micron Technology, Inc. | Semiconductor memory comprising high efficiency charge pump circuit |
DE4237589C2 (de) * | 1991-11-07 | 1999-10-28 | Samsung Electronics Co Ltd | Spannungspumpschaltung |
IT1258242B (it) * | 1991-11-07 | 1996-02-22 | Samsung Electronics Co Ltd | Dispositivo di memoria a semiconduttore includente circuiteria di pompaggio della tensione di alimentazione |
JP3253389B2 (ja) * | 1992-03-31 | 2002-02-04 | 株式会社東芝 | 半導体集積回路装置 |
JP2632112B2 (ja) * | 1992-07-27 | 1997-07-23 | 三菱電機株式会社 | 電圧発生回路 |
JPH0721790A (ja) * | 1993-07-05 | 1995-01-24 | Mitsubishi Electric Corp | 半導体集積回路 |
JPH07105681A (ja) * | 1993-10-07 | 1995-04-21 | Mitsubishi Electric Corp | 半導体装置 |
KR0169157B1 (ko) * | 1993-11-29 | 1999-02-01 | 기다오까 다까시 | 반도체 회로 및 mos-dram |
KR0137317B1 (ko) * | 1994-12-29 | 1998-04-29 | 김광호 | 반도체 메모리소자의 활성싸이클에서 사용되는 승압회로 |
-
1995
- 1995-05-17 KR KR1019950012275A patent/KR0142963B1/ko not_active IP Right Cessation
-
1996
- 1996-05-13 TW TW085105640A patent/TW293123B/zh not_active IP Right Cessation
- 1996-05-16 US US08/649,427 patent/US5754075A/en not_active Expired - Lifetime
- 1996-05-16 GB GB9610302A patent/GB2301211B/en not_active Expired - Fee Related
- 1996-05-16 JP JP12145496A patent/JP3735824B2/ja not_active Expired - Lifetime
- 1996-05-17 DE DE19619923A patent/DE19619923C2/de not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0378188A (ja) * | 1989-08-18 | 1991-04-03 | Fujitsu Ltd | 半導体記憶装置 |
JPH04302015A (ja) * | 1991-03-28 | 1992-10-26 | Nec Corp | ブーステッドクロックジェネレイター |
JPH05234373A (ja) * | 1992-02-20 | 1993-09-10 | Oki Micro Design Miyazaki:Kk | 半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
KR0142963B1 (ko) | 1998-08-17 |
US5754075A (en) | 1998-05-19 |
JPH09106675A (ja) | 1997-04-22 |
DE19619923A1 (de) | 1996-11-21 |
DE19619923C2 (de) | 2000-02-17 |
GB2301211B (en) | 1998-05-27 |
GB2301211A (en) | 1996-11-27 |
KR960042726A (ko) | 1996-12-21 |
GB9610302D0 (en) | 1996-07-24 |
TW293123B (ja) | 1996-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6954103B2 (en) | Semiconductor device having internal voltage generated stably | |
US7256644B2 (en) | Semiconductor circuit device having hierarchical power supply structure | |
KR940002859B1 (ko) | 반도체 메모리장치에서의 워드라인 구동회로 | |
US6850453B2 (en) | Deep power down control circuit | |
US6522193B2 (en) | Internal voltage generator for semiconductor memory device | |
US6333874B2 (en) | Semiconductor memory device having normal and standby modes, semiconductor integrated circuit and mobile electronic unit | |
KR0172337B1 (ko) | 반도체 메모리장치의 내부승압전원 발생회로 | |
EP0473360B1 (en) | Semiconductor memory device | |
US5673225A (en) | Word line voltage boosting circuit and method thereof | |
US5555526A (en) | Synchronous semiconductor memory device having an auto-precharge function | |
US8804446B2 (en) | Semiconductor device having equalizing circuit equalizing pair of bit lines | |
US5757714A (en) | Semiconductor memory device with on-chip boosted power supply voltage generator | |
JP3735824B2 (ja) | 昇圧回路を備えた半導体メモリ装置 | |
US5901055A (en) | Internal boosted voltage generator of semiconductor memory device | |
US6225854B1 (en) | Voltage boosting circuit having cross-coupled precharge circuits | |
US5608677A (en) | Boosting voltage circuit used in active cycle of a semiconductor memory device | |
US6275439B1 (en) | Power supply control apparatus for changing power line connection type in response to operation mode in semiconductor memory device | |
US20080279031A1 (en) | Semiconductor integrated circuit | |
US6473468B1 (en) | Data transmission device | |
US5777934A (en) | Semiconductor memory device with variable plate voltage generator | |
GB2294345A (en) | Voltage boosting circuit of a semiconductor memory | |
JP3554638B2 (ja) | 半導体回路 | |
US20080225610A1 (en) | Write driver of semiconductor memory device and driving method thereof | |
KR0146168B1 (ko) | 전위 펌핑 회로 | |
US6326833B1 (en) | Highly effective charge pump employing NMOS transistors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010725 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040902 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040907 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20041124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041202 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20041202 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051014 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091104 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101104 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111104 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121104 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131104 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |