DE4237589C2 - Spannungspumpschaltung - Google Patents

Description

Die Erfindung betrifft eine Spannungspumpschaltung für Halbleiterspeicherelemente und insbesondere für hochkomplexe Halbleiterspeicherelemente mit einer niedrigen Betriebsspannung.

Die US-Patentschrift 5 023 465 lehrt eine Spannungspumpeinrichtung mit einem Oszillator, an den zwei Kondensatoren angeschlossen sind. Ein Übertragungstran­ sistor ist mit seinem Gate an einen Kondensator und mit einem Kanalanschluß an den anderen Kondensator angeschlossen. Der andere Kanalanschluß des Übertra­ gungstransistors liefert eine erhöhte Ausgangsspannung. Der Übertragungstransi­ stor wird leitend geschaltet, wenn die beiden Kondensatoren am Gate und an einem Kanalanschluß des Übertragungstransistors eine erhöhte Spannung erzeugen.

Die US-Patentschrift 4 964 082 lehrt einen Spannungsgenerator für negative Span­ nungen für ein Halbleiterspeicherelement. Der Spannungsgenerator umfaßt einen Oszillator, zwei Pufferinverter, einen Kondensator und zwei diodenverbundene Transistoren. Bei einer positiven Taktflanke wird ein Kondensatoranschluß über den einen Transistor mit Masse verbunden und bei einer negativen Taktflanke gibt die­ ser Kondensatoranschluß eine negative Spannung über den anderen Transistor aus.

Die Offenlegungsschrift DE 32 44 327 A1 lehrt einen Spannungsgenerator für eine negative Substratvorspannung. Der Spannungsgenerator umfaßt drei parallel ge­ schaltete Spannungspumpschaltungen. Die erste Spannungspumpschaltung ist ähnlich zu der in der Patentschrift US 4 964 082 beschriebenen. Die beiden anderen Pumpschaltungen erzeugen stoßweise eine negative Spannung und sind mit einem Rein- bzw. Spaltenadreß-Strobe-Signal anstelle eines freischwingenden Oszillators gekoppelt.

Die Komplexität von Halbleiterspeicherelementen ist schnell gestiegen, so daß Speicherelemente mit einer Kapazität von mehreren 10 Megabits (MB) unter einer Designregel von einem Mikrometer oder darunter hergestellt werden. Derartige Halbleiterspeicherelemente um­ fassen meist mehrere CMOS-Elemente, wobei die Betriebsspannung über dielektrische Dünnfilme angelegt wird. Bei steigender Komplexität wird der Raum zwischen den CMOS-Elementen oder Signalleitungen zusammen mit der Dicke der dielektrischen Filme verringert, so daß es erforderlich ist, den Pegel der Betriebsspannung abzusenken. Bei­ spielsweise besitzen Speicherelemente in der Größenordnung von 64 MB normalerweise eine Betriebsspannung von 1,5 V. Wenn jedoch die Betriebsspannung ohne Berücksichtigung anderer Aspekte einfach ab­ gesenkt wird, macht es der während der Übertragung der Datensignale durch die Schwellenspannung der MOS-Transistoren und der Wider­ stände der Signalleitungen verursachte Spannungsabfall oftmals un­ möglich, die Daten zu lesen und zu schreiben. Um dieses Problem zu lösen, wird die von außen angelegte Quellenspannung im Chip des Speicherelementes verstärkt. Derartige Verstärkungseinrichtungen werden üblicherweise Pumpschaltung, Bootstrap-Schaltung oder Span­ nungserhöhungsschaltung genannt; in der vorliegenden Anmeldung wird eine solche Einrichtung mit Pumpschaltung bezeichnet.

In Fig. 2A ist eine herkömmliche Pumpschaltung gezeigt. In dieser Pumpschaltung werden über eine Treiberschaltung 1, 2 an eine Elek­ trode eines Pumpkondensators 3 Freigabetaktimpulse eingegeben, wo­ bei der Pumpkondensator 3 an der anderen Elektrode eine gepumpte Spannung V_pp erzeugt, die durch Kopplung mit einem Pegel, der größer als derjenige der an die eine Elektrode angelegten Spannung ist, erhöht wird. Obwohl diese Pumpschaltung einen einfachen Aufbau besitzt, ist keine Einrichtung zur Stabilisierung des Ausgangs des Pumpkondensa­ tors 3 vorgesehen, so daß dessen Funktionszuverlässigkeit in hoch­ komplexen Speicherelementen mit geringer Betriebsspannung niedrig ist. Darüber hinaus ist es schwierig, die zeitliche Steuerung der Freiga­ betaktimpulse einzustellen.

Um die in Fig. 2A gezeigte Pumpschaltung zu verbessern, ist eine weitere Spannungspumpschaltung vorgeschlagen worden (siehe IEEE Journal of Solid-State Circuit, Bd. 24, Nr. 3, Juni 1989), die in Fig. 2B gezeigt ist. In Fig. 2B bezeichnet ϕPHB ein Wortleitungs-Vorspan­ nungssignal, während ϕ1 und ϕ2 Taktsignale bezeichnen, die Rei­ henadressensignale freigeben, und OSZ ein Oszillatorsignal ist. Wenn der Chip in Bereitschaft versetzt ist, d. h. vor und nach der Ausführung einer Lese-/Schreiboperation vorgespannt ist, nimmt das Wortleitungs- Vorspannungssignal ϕPHB den V_pp-Pegel an. Im Arbeitsmodus des Chips besitzt das Signal ϕPHB den Massepegel von 0 V.

Wenn, wie in Fig. 2B gezeigt, das Wortleitungs-Vorspannungssignal ϕPHB vom V_pp-Pegel auf 0 V abfällt, werden die Taktsignale ϕ1 und ϕ2 auf den V_cc-Pegel angehoben. Dann bewirkt das Taktsignal ϕ1 eine Kopplung der Kondensatoren C1 und C2, um die Spannungen der Si­ gnalleitungen G1 und G2 auf V_cc-Pegel oder höher anzuheben, während das Taktsignal ϕ2 die Kopplung der Kondensatoren C3 und C4 bewirkt, um die Spannungen der Signalleitungen G3 und G4 auf V_pp-Pegel, der höher als der V_cc-Pegel ist, anzuheben. Danach werden die erhöhten Spannungen der Signalleitungen G1 und G2 durch das Taktsignal ϕ2 auf 0 V abgesenkt. Die Spannungen der Signalleitungen G3 und G4 stellen den Ausgang V_pp dar. Wenn der Chip seinen Zustand vom Be­ triebsmodus zum Bereitschaftsmodus ändert, wird das Wortleitungs- Vorspannungssignal ϕPHB mit V_pp-Pegel eingegeben, so daß der Aus­ gang der in Fig. 2B gezeigten Schaltung V_cc-Pegel besitzt. Die Span­ nung mit V_pp-Pegel wird nur erzeugt, wenn ein gegebenes aktives Rei­ henadressensignal eingegeben wird. Die Schaltung von Fig. 2B löst die Probleme in Verbindung mit einer instabilen V_pp-Spannung und der zeitlichen Steuerung des Eingangssignals; bei dieser Schaltung entste­ hen jedoch andere Probleme. Die zusätzlichen Schaltungen zur Erzeu­ gung des Wortleitungs-Vorspannungssignals ϕPHB und der Taktsignale ϕ1 und ϕ2 sind erforderlich, wodurch es schwierig ist, einen Chip mit hoher Komplexität zu erhalten. Darüber hinaus wird die Spannung V_pp ausgegeben, wenn das Reihenadressensignal aktiv ist und die Taktsi­ gnale ϕ1 und ϕ2 freigibt, wodurch die Betriebsgeschwindigkeit des Chips verschlechtert wird. Außerdem ist der Spannungspump-Wir­ kungsgrad in Halbleiterspeicherelementen mit 16 MB oder 64 MB bei der in Fig. 2B gezeigten Schaltung niedrig.

In Fig. 2C ist eine weitere herkömmliche Spannungspumpschaltung ge­ zeigt, die von Yoshinobu Nakakome u. a. der japanischen Hitachi-Ge­ sellschaft in einem Artikel mit dem Titel "An experimental 1.5-V 64 Mbit DRAM", IEEE Journal of Solid-State Circuits, Bd. 26, Nr. 4, April 1991, S. 465-472, vorgeschlagen worden ist. Dieser Artikel of­ fenbart eine Wortleitungs-Treiberschaltung, die verhindert, daß die Wortleitungsspannung durch die Schwellenspannung des Zugriffstran­ sistors abgesenkt wird. Wie in Fig. 2C gezeigt, erzeugt der Wortlei­ tungs-Treiber durch eine Rückkopplungsoperation der Ladungspump­ schaltungen CP1 und CP2 eine gepumpte Spannung V_CH mit dem Pegel 2V_cc, selbst wenn der Chip mit einer niedrigen Betriebsspannung arbei­ tet. Bei dieser Schaltung bestehen die folgenden Probleme:

Zunächst ist die Kapazität des Kondensators C_CH, der mit dem Knoten V_CH verbunden ist, so groß, daß die Chipfläche zunimmt. Wenn die Spannung mit hohem Pegel an eine ausgewählte Wortleitung übertragen wird, tritt zwischen dem Kondensator C_CH und der Kapazitätskompo­ nente C_WL der Wortleitung eine Ladungsteilung auf. Diese Beziehung kann durch die folgende Gleichung (1) ausgedrückt werden:

C_CH × V_CH = (C_WL + C_CH) × V_WL
V_WL = [C_CH/(C_WL + C_CH)] × V_CH (Gl. 1)

Aus Gleichung (1) geht hervor, daß die Spannung V_WL der Wortleitung vorzugsweise gleich der gepumpten Spannung V_CH ist. Hierzu sollte die Kapazität C_CH einen Wert besitzen, der groß genug ist, damit die Ka­ pazität C_WL vernachlässigt werden kann. Nachdem eine Ladungsteilung ausgeführt worden ist, sollte die am Knoten V_CH abfallende Spannung klein sein, um eine stabile Operation der Schaltung im nächsten Zyklus zu sichern. Daher sollte die Kapazität C_CH groß sein.

Um zweitens die Spannung der ausgewählten Wortleitung auf hohen Pegel zu setzen, muß die Spannungspumpschaltung in Betrieb gehalten werden, um den Knoten V_CH aufzuladen, wodurch die Leistungsauf­ nahme des Chips erhöht wird. Darüber hinaus kann der ununterbroche­ ne Betrieb der Spannungspumpschaltung von Fig. 2C die Spannung des Knotens V_CH übermäßig erhöhen, wodurch benachbarte Transistoren zerstört werden.

Aufgabe der Erfindung ist es, eine Spannungspumpschaltung anzugeben, die eine Ausgangsspannung ununterbrochen auf einen bestimmten Pegel anhebt, ohne zu einer wesentlichen Erhöhung der Chipgröße bei­ zutragen.

Diese Aufgabe wird durch die Lehre des unabhängigen Anspruchs 1 gelöst.

Bevorzugte Ausführungsformen sind Gegenstand der Unteransprüche.

Vorteilhaft an der Erfindung ist, daß die Spannungspumpschaltung einen hohen Wir­ kungsgrad aufweist und damit innerhalb eines hochkomplexen Halbleiterbauele­ ments eingesetzt werden kann. Vorteilhaft ist ferner, daß ein hochkomplexes Halblei­ terbauelement bei geringer Leistungsaufnahme mit hoher Geschwindigkeit betrieben werden kann. Weiterhin ist vorteilhaft, daß die Spannungspumpschaltung mit einer Spannungsausgleichsschaltung ausgerüstet werden kann, die den Abfall der Aus­ gangsspannung direkt ausgleicht.

Die Erfindung wird im folgenden anhand bevorzugter Ausführungs­ formen mit Bezug auf die Zeichnungen näher erläutert; es zeigen:

Fig. 1 ein Blockschaltbild zur Erläuterung einer Ausführungs­ form der erfindungsgemäßen Spannungspumpschaltung;

Fig. 2A ein Blockschaltbild zur Erläuterung einer Ausführungs­ form einer herkömmlichen Spannungspumpschaltung;

Fig. 2B ein Schaltbild zur Erläuterung einer weiteren Ausfüh­ rungsform einer herkömmlichen Spannungspumpschal­ tung;

Fig. 2C ein Schaltbild zur Erläuterung einer weiteren Ausfüh­ rungsform einer herkömmlichen Spannungspumpschal­ tung;

Fig. 3A ein Schaltbild zur Erläuterung einer besonderen Ausfüh­ rungsform der Schaltung von Fig. 1;

Fig. 3B ein Zeitablaufdiagramm zur Erläuterung der Funktion der Schaltung von Fig. 3A;

Fig. 3C eine Schaltung zur Erläuterung einer weiteren besonde­ ren Ausführungsform der Schaltung von Fig. 1;

Fig. 4 ein Blockschaltbild zur Erläuterung einer zweiten Aus­ führungsform der erfindungsgemäßen Spannungspump­ schaltung;

Fig. 5A eine Schaltung einer besonderen Ausführungsform der Schaltung von Fig. 4;

Fig. 5B ein Zeitablaufdiagramm zur Erläuterung der Funktion der Schaltung von Fig. 5A;

Fig. 5C eine Schaltung einer weiteren besonderen Ausführungs­ form der Schaltung von Fig. 4;

Fig. 5D eine Schaltung einer weiteren besonderen Ausführungs­ form der Schaltung von Fig. 4;

Fig. 6 ein Blockschaltbild einer dritten Ausführungsform einer erfindungsgemäßen Spannungspumpschaltung;

Fig. 7A Pumpschaltung von Fig. 6;

Fig. 7B eine Schaltung einer besonderen Ausführungsform der Pumpschaltung von Fig. 7A;

Fig. 7C eine Schaltung einer besonderen Ausführungsform der aktiven Anstoßschaltung von Fig. 6;

Fig. 7D ein Zeitablaufdiagramm zur Erläuterung der Funktion der aktiven Anstoßschaltung von Fig. 7C;

Fig. 7E eine Darstellung einer Ausführungsform des Detektors von Fig. 6;

Fig. 7F-H eine Darstellung einer Ausführungsform der Klemm­ schaltung von Fig. 6; und

Fig. 8 ein Zeitablaufdiagramm zur Erläuterung der Funktion der Schaltung von Fig. 6.

Im folgenden werden drei Beispiele beschrieben, in denen die Prinzi­ pien der vorliegenden Erfindung angewendet werden. Diese drei Bei­ spiele stellen jedoch keine Beschränkung der vorliegenden Erfindung dar; vielmehr sind sämtliche Abwandlungen und weiteren Ausführungs­ formen, die der Fachmann aus den erfindungsgemäßen Prinzipien er­ schließen kann, ebenfalls im Umfang der Erfindung enthalten.

Beispiel 1

Wie in Fig. 1 gezeigt, wird gleichzeitig zur Leistungsversorgung des Chips ein Oszillatorsteuerung-Taktsignal erzeugt, um einen Oszillator 100 zu treiben, wenn ein (nicht gezeigter) Detektor feststellt, daß die Spannung V_pp einen gegebenen Pegel nicht besitzt. Der Oszillator 100 erzeugt ein Impulssignal, dessen Spannung durch eine Treiberschaltung 200 verstärkt wird. Das verstärkte Impulssignal wird an eine Span­ nungspumpschaltung 300 übertragen, die die gegebene, erhöhte Span­ nung V_pp erzeugt. Eine Vorspannungschaltung 400 spannt den Aus­ gangsanschluß der Spannungspumpschaltung 300 mit dem Pegel einer Quellenspannung V_cc gleichzeitig zur Leistungsversorgung des Chips vor. Die Treiberschaltung 200 dient der Verbesserung des Wirkungs­ grades bei der Erzeugung und der Anhebung der Spannung V_pp.

Eine bevorzugte Ausführungsform der Schaltung von Fig. 1 ist in Fig. 3A gezeigt. Die Eingabeschaltung 1115 umfaßt ein NOR-Gatter 13 und ein NAND-Gatter 14. Das Ausgangssignal der Eingabeschaltung wird durch eine Treiberschaltung 2128 spannungsverstärkt. Die Ausgangssignale der Treiberschaltung werden in die Kondensatoren C1, C2, C3 und C4 einer Spannungshebungsschaltung eingegeben. Die Kondensatoren C2 und C3 sind mit den Kanälen eines ersten bzw. ei­ nes zweiten Übertragungstransistors M1 bzw. M2 verbunden. Die Elektroden der Kondensatoren C2 und C3, die sich auf der Seite der Kanäle der Übertragungstransistoren M1 und M2 befinden, werden von einer ersten Vorspannungsschaltung 3134 mit der Quellenspannung V_cc versorgt. Die Gates des ersten und des zweiten Übertragungstran­ sistors M1 bzw. M2 werden von einer zweiten Vorspannungsschaltung 3538 ebenfalls mit der Quellenspannung V_cc versorgt.

Nun wird mit Bezug auf Fig. 3B die Funktion der Schaltung von Fig. 3A genauer erläutert. Es wird darauf hingewiesen, daß die Spannung V_pp unabhängig davon, ob die Ausgangsphase des Oszillators "hoch" oder "niedrig" ist, kontinuierlich gepumpt wird. Außerdem dienen die Invertierer 25, 26 und der Kondensator C1, die zwischen dem Aus­ gangsanschluß des NOR-Gatters und dem Gate des ersten Übertra­ gungstransistors M1 angeordnet sind, die Invertierer 27, 28 und der Kondensator C4, die zwischen dem mit dem Ausgangsanschluß des NAND-Gatters 14 verbundenen Invertierer 15 und dem Gate des zwei­ ten Übertragungstransistors M2 angeordnet sind, und die zweite Vor­ spannungsschaltung 3538 der Maximierung des Wirkungsgrades der erfindungsgemäßen Spannungspumpschaltung. Wenn die Lei­ stungsversorgung des Chips eingeschaltet wird, werden die Knoten N1 und N2 mit dem Quellenspannungspegel initialisiert oder vorgespannt (V_cc: genau gesprochen ist dies der V_cc-V_th-Pegel, der jedoch durch den V_cc-Pegel erzielt wird, indem die Komponenten der ersten Vorspan­ nungsschaltung 3134 durch PMOS-Transistoren ersetzt werden). Wenn der Oszillator wie in Fig. 3B gezeigt arbeitet, besitzen die Kno­ ten N1 und N2 entgegengesetzte Phasen, die vom V_cc zum 2V_cc-Pegel getriggert werden (dies wird durch die Kopplungswirkung der Konden­ satoren C2 und C3) erreicht. Die Knoten N3 und N4 werden ebenfalls durch die Kopplungswirkung der Kondensatoren C1 und C4 vom V_cc- Pegel zum 2V_cc-Pegel getriggert. Daher wird die Spannung V_pp durch die Ladungsteilung durch den ersten und den zweiten Übertragungs­ transistor M1 und M2 allmählich vom anfänglichen V_cc-Pegel zum 2V_cc-Pegel angehoben, wie in Fig. 5 gezeigt ist. Da in diesem Fall das NOR-Gatter 13 und der Invertierer 15 entgegengesetzte Ausgangspha­ sen besitzen, werden die Einschaltoperationen des ersten und des zweiten Übertragungstransistors M1 und M2 entgegengesetzt ausge­ führt, wodurch die Spannung V_pp kontinuierlich zum 2V_cc-Pegel ge­ pumpt wird. Da außerdem die Gates des ersten und des zweiten Über­ tragungstransistors M1 und M2 von der zweiten Vorspannungsschal­ tung 3538 kontinuierlich mit der Spannung V_cc versorgt werden, werden die Kanäle des ersten und des zweiten Übertragungstransistors M1 und M2 vollständig auf Durchlaß geschaltet, wenn die Knoten N1 oder N2 auf 2V_cc-Pegel liegen, wodurch der Pumpwirkungsgrad der Spannung V_pp weiter verbessert wird. Ferner wird die Spannung V_pp mit einem gegebenen Pegel, d. h. mit 2V_cc, erzeugt, bevor der Chip freigegeben wird, wodurch ein Hochgeschwindigkeitsbetrieb des Chips erzielt wird. Im Falle der in Fig. 3A gezeigten Schaltung wird selbst bei einer sehr niedrigen Betriebsquellenspannung V_cc des Chips eine hohe angehobene Spannung erhalten, so daß die Spannung V_pp bei einer V_cc-Spannung von 3 V einen Wert von 4,5 V oder mehr besitzt.

Die Schaltung von Fig. 3C ist der Schaltung von Fig. 3A ähnlich, mit der Ausnahme, daß der erste und der zweite Übertragungstransistor M10 bzw. M20 mittels Dioden verbunden sind. Der Vergleich von Fig. 3C mit Fig. 3A ergibt, daß die Invertierer 25, 26 und der Kondensator C1, die mit dem Gate des ersten Übertragungstransistors M1 verbun­ den sind, die Invertierer 27, 28 und der Kondensator C4, die mit dem Gate des zweiten Übertragungstransistors M2 verbunden sind, und die zweite Vorspannungsschaltung 3538 weggelassen sind. Die Funkti­ onseigenschaften der Schaltung von Fig. 3C sind ähnlich derjenigen von Fig. 3A. Die Spannung der Knoten N10 oder N20 wird auf den 2V_cc-Pegel angehoben, um den ersten oder den zweiten Übertragungs­ transistor M10 bzw. M20 auf Durchlaß zu schalten, wodurch die Span­ nung V_pp auf einen gegebenen Pegel angehoben wird. Die Schaltung von Fig. 3C besitzt einen einfachen Aufbau, derart, daß sie für einen Chip hoher Komplexität geeignet verwendet werden kann. Die in Fig. 1 gezeigte technische Idee der vorliegenden Erfindung kann in Ergänzung zu den Schaltungen der Fig. 3A und 3C durch eine Vielzahl von ver­ schiedenen Ausführungsformen verwirklicht werden. Beispielsweise kann die Eingabeschaltung jede beliebige Form besitzen, vorausgesetzt, daß sie logisch verschiedene Antworten auf die Ausgangswellenform des Oszillators liefert, außerdem kann auch für die erste und die zweite Vorspannungsschaltung jede beliebige Form verwendet werden, vor­ ausgesetzt, daß sie die V_cc-Spannung (oder die V_cc-V_th-Spannung lie­ fern).

Beispiel 2

Wie in Fig. 4 gezeigt ist, wird in eine Quellenspannung-Vorspannungs­ schaltung 50 und in eine Steuerschaltung 70 einer Ausgabeschaltung M ein Freigabesignal eingegeben. Das V_pp-Signal wird vom Kanal der Ausgabeschaltung M an den Ausgangsanschluß einer im Chip vorgese­ henen Spannungspumpschaltung (d. h. dem V_pp-Spannungsgenerator) übertragen. Die Quellenspannung-Vorspannungsschaltung 50, die der Verbesserung des Wirkungsgrades der Spannungspumpschaltung 60 dient, veranlaßt diese dazu, die Ausgangsspannung auf einen gegebenen Pegel zu pumpen und spannt anfangs die Spannungspumpschaltung 60 der Quellenspannung V_cc vor, wenn die Schaltung von Fig. 4 nicht freigegeben ist. Die Steuerschaltung 70 steuert die Ausgabeschaltung M, um eine Ausgangsoperation nur dann auszuführen, wenn die ange­ hobene Spannung V_pp, die in den Chip eingegeben wird, abgesenkt ist. Die Ausgabeschaltung dient außerdem dazu, zu verhindern, daß die an­ gehobene Spannung V_pp, (d. h. die von der im Chip vorgesehenen Spannungspumpschaltung erzeugte Spannung) in Gegenrichtung an der Spannungspumpschaltung anliegt, wenn die Schaltung von Fig. 4 ge­ sperrt wird. In diesem Beispiel umfaßt die Ausgabeschaltung M einen NMOS-Transistor, sie kann jedoch jede andere Form besitzen, um die angehobene Spannung V_pp zu übertragen.

In den Fig. 5A und 5C und 5D sind besondere Ausführungsformen der Schaltung von Fig. 4 gezeigt. Die Schaltungen der Fig. 5A, 5C und 5D besitzen verschiedene Eingabeschaltungen entsprechend der Art des Freigabesignals oder der Betriebsart des Chips. D. h., daß die aktive Operation des Chips verschiedene Betriebsarten wie etwa ein Lesen und/oder Schreiben von Daten, eine Chipprüfung und dergleichen um­ faßt, so daß das Freigabesignal verschieden festgelegt ist. Daher dienen die Schaltungen 5A, 5C und 5D dem Ausgleich des Spannungsabfalls, der in jeder aktiven Operation auftritt.

Die Schaltung von Fig. 5A umfaßt eine Eingabeschaltung 10A, die ein Freigabesignal liefert, eine Quellenspannung-Vorspannungsschaltung 50, die das Ausgangssignal der Eingabeschaltung 10A empfängt, eine Spannungspumpschaltung 60, die das Ausgangssignal der Eingabe­ schaltung 10A empfängt, um die Ausgangssignalspannung der Quel­ lenspannungs-Vorspannungsschaltung 50 anzuheben, eine Ausgabe­ schaltung M7, die die angehobene Spannung der Spannungspumpschal­ tung 60 überträgt, und eine Ausgabesteuerschaltung 70 die die Operation der Ausgabeschaltung M7 steuert. Die Invertierer 61, 62, ..., 66 werden geeignet verwendet, um die Schaltelemente wirksam zu koppeln. Die Eingabeschaltung 10A umfaßt ein NAND-Gatter 71 mit zwei Eingängen, die zwei Freigabesignale PTRST bzw. PRD emp­ fangen, ein NOR-Gatter 74 mit einem ersten Eingang, der über einen Invertierer 73 das Freigabesignal PRD empfängt, und einem zweiten Eingang, der über einen Invertierer 72 das Ausgangssignal des NAND- Gatters 71 empfängt, und einen Invertierer 75, der mit dem Ausgang des NOR-Gatters 74 verbunden ist.

Die Quellenspannung-Vorspannungsschaltung 50 umfaßt einen ersten Spannungspumpkondensator C1, einen ersten Hubtransistor M1 (Pull up-Transistor), einen zweiten Hubtransistor M2, einen dritten Hub­ transistor M4 und einen vierten Hubtransistor M3. Eine Elektrode des Kondensators C1 empfängt das Ausgangssignal der Eingabeschaltung 10A über die Invertierer 61, 62 und 63. Das Gate des ersten Hubtran­ sistors M1 ist mit der Quellenspannung V_cc verbunden, während der Kanal zwischen die Quellenspannung und die andere Elektrode des er­ sten Kondensators C1 geschaltet ist. Das Gate des zweiten Transistors M2 ist mit einem Ausgangsknoten N6 verbunden, während der Kanal zwischen die Quellenspannung und die andere Elektrode des ersten Kondensators C1 geschaltet ist. Das Gate des dritten Hubtransistors M4 ist mit der Quellenspannung V_cc verbunden, während der Kanal zwi­ schen die Quellenspannung und einen Ausgangsknoten N6 geschaltet ist. Das Gate des vierten Hubtransistors M3 ist mit der anderen Elek­ trode des ersten Kondensators C1 verbunden, während der Kanal zwi­ schen die Quellenspannung und den Ausgangsknoten N6 geschaltet ist. Die Spannungspumpschaltung 60 umfaßt einen zweiten Spannungs­ pumpkondensator C2, von dem ein Eingang über Invertierer 64, 65 und eine Treiberschaltung 77, 78 das Ausgangssignal der Eingabeschaltung 10A empfängt, um den Spannungspump-Wirkungsgrad zu verbessern. Die Ausgabesteuerschaltung 60 umfaßt einen dritten Pumpkondensator C3, von dem eine Elektrode über Invertierer 64, 65 das Ausgangssignal der Eingabeschaltung 10A empfängt, einen vierten Pumpkondensator C4, von dem eine Elektrode über einen Invertierer 66 das Ausgangssi­ gnal der Eingabeschaltung 10A empfängt, einen fünften Hubtransistor M5, dessen Gate mit der Quellenspannung V_cc verbunden ist und des­ sen Kanal zwischen die Quellenspannung und die andere Elektrode des vierten Kondensators C4 geschaltet ist, und einen sechsten Hubtransi­ stor M6, dessen Gate mit der anderen Elektrode des vierten Kondensa­ tors C4 verbunden ist. Der Kanal des sechsten Hubtransistors M6 ist einerseits mit der Quellenspannung und andererseits mit der anderen Elektrode des dritten Kondensators C3 und dem Steueranschluß der Ausgabeschaltung M7 verbunden. Der Ausgabeknoten M6 der Span­ nungspumpschaltung 60 überträgt die angehobene Spannung V_pp und ist mit dem Steueranschluß des zweiten Hubtransistors M2 rückgekoppelt. Die Freigabesignale PTRST und PRD führen einen Übergang aus, wenn die Spalten- und Reihenadressensignale als aktive Signale erzeugt werden.

Die Betriebseigenschaften der Schaltung von Fig. 5A werden mit Be­ zug auf das Zeitablaufdiagramm von Fig. 5B beschrieben. Die Freiga­ besignale PTRST und PRD werden mit niedrigem Zustand erzeugt, wie in Fig. 5B gezeigt ist, wenn sie keinen Übergang ausführen (oder der Chip nicht im aktiven Betrieb ist). Das Zeitablaufdiagramm von Fig. 5B stellt die Operationen dar, nach dem die Schaltung von Fig. 5A ak­ tiviert worden ist. Wenn die Schaltung von Fig. 5A gesperrt ist, sind die beiden Knoten N6 und N4 mit der Quellenspannung V_cc vorge­ spannt. Der Knoten N1, der dem Empfang des Ausgangssignals der Eingabeschaltung 10A dient, ist mit der Massespannung vorgespannt, während der Knoten N5 der Quellenspannung-Vorspannungsschaltung 50 mit 2V_cc vorgespannt ist und der Ausgangsknoten N6 der Span­ nungspumpschaltung 60 mit der Quellenspannung V_cc vorgespannt ist. Der Knoten N4, der mit dem Steueranschluß der gesperrten Ausgabe­ schaltung M7 verbunden ist, ist mit V_cc vorgespannt. Daher ist der Chip aktiviert, wenn der Knoten N5 der Quellenspannungs-Vorspan­ nungsschaltung 50 mit der Quellenspannung V_cc und der Ausgangskno­ ten N6 der Spannungspumpschaltung 60 mit 2V_cc vorgespannt ist. Der Knoten N3 der Ausgangssteuerschaltung 60 ist mit V_cc vorgespannt, während der mit dem Steueranschluß der Ausgabeschaltung M7 ver­ bundene Knoten N4 mit 2V_cc vorgespannt ist. Wenn das Freigabesignal PRD zum ersten Mal auf hohen Pegel angehoben wird (das Freigabesi­ gnal PRD wird mit einer Verzögerung erzeugt, nachdem ein Reihen­ adressen-Strobesignal (RAS) als aktives Signal erzeugt worden ist), wird der Spannungspegel des Knoten des Knotens N1 auf niedrigen Pe­ gel geändert so daß folglich der Knoten N5 auf 2V_cc und die Knoten N6 und N4 auf V_cc geändert werden. In diesem Fall liegt am Knoten N6 über den durch den Knoten N5 mit 2V_cc-Pegel vollständig auf Durchlaß geschalteten dritten Hubtransistor M3 der volle V_cc-Spannungspegel, so daß er vollständig auf den 2V_cc-Pegel gepumpt wird, wenn der Knoten N1 einen Übergang zum hohen Pegel ausführt. Währenddessen befindet sich die Ausgabeschaltung M7 im gesperrten Zustand, wodurch ange­ zeigt wird, daß der Chip aktiviert ist, um die V_pp-Spannung an die Komponenten des Chips (d. h. an Komponenten wie etwa einen Wortlei­ tungstreiber, einen Datenausgabetreiber und dergleichen) anzulegen. Wenn dann das Freigabesignal PTRST zu hohem Pegel übergeht (in diesem Fall bleibt das Freigabesignal PRD auf hohen Pegel), nimmt der Knoten N1 hohen Pegel an, wodurch die Knoten N5, N6 und N4 die Spannungen V_cc, 2V_cc bzw. 2V_cc annehmen. Die V_pp-Spannung wird als Betriebsspannung des Chips verwendet und erfährt daher einen Span­ nungsabfall. Zu diesem Zeitpunkt wird die Ausgabeschaltung M7, an deren Steueranschluß die Spannung 2V_cc angelegt ist und deren Kanal an einem Ende mit 2V_cc beaufschlagt wird, auf Durchlaß geschaltet, um den Spannungsabfall der V_pp-Spannung schnell auszugleichen. Daher behalten diejenigen Komponenten des Chips, die V_pp als Betriebsspan­ nung verwenden, ihre stabilen Operationen bei, so daß die Betriebsge­ schwindigkeit nicht abgesenkt wird. Wenn dann das Freigabesignal PTRST niedrigen Pegel annimmt, nimmt der Knoten N1 erneut niedri­ gen Pegel an, wodurch der Knoten N5 den Pegel von 2V_cc annimmt und die Knoten N6 und N4 den V_cc-Pegel annehmen, so daß verhindert wird, daß die V_pp-Spannung in Gegenrichtung an der Ausgabeschaltung M7 anliegt. Wenn ferner das Freigabesignal PRD niedrigen Pegel an­ nimmt, wird jede Komponente mit dem Anfangswert vorgespannt, woraufhin der Abfall der V_pp-Spannung geeignet ausgeglichen wird. In Fig. 5B kann das Intervall Q, in dem die V_pp-Spannung im wesentlichen ausgeglichen ist, geeignet entsprechend den Eigenschaften des Chips eingestellt werden, indem die Dauer des Freigabesignals gesteuert oder die Spannungspumpschaltung mit einer Verzögerungsschaltung verse­ hen wird.

Die Schaltung von Fig. 5C ist ähnlich derjenigen von Fig. 5A aufge­ baut, mit Ausnahme der in die Eingabeschaltung 10B eingegebenen Freigabesignale und der Konstruktion ihrer Logikgatter. Das Freigabe­ signal PXIE dient der Steuerung der angehobenen Spannung V_pp der Spannungspumpschaltung, die an eine gegebene Wortleitung angelegt werden soll, während das Freigabesignal PDPX erzeugt wird, wenn das RAS einen Übergang ausführt oder eine gegebene Adresse zur Ausführung eines Übergangs dekodiert wird. Die Eingabeschaltung 10B umfaßt ein erstes NAND-Gatter 81 und ein erstes NOR-Gatter 82, deren jeweils zwei Eingänge die zwei Freigabesignale PXIE und PDPX empfangen, und ein zweites NAND-Gatter 84, das über einen Invertie­ rer 83 den Ausgang des NOR-Gatters 82 empfängt. Der Knoten N1, der das Ausgangssignal der Eingabeschaltung 10B empfängt, ist wie im Fall von Fig. 5A mit hohem Pegel vorgespannt; die anderen Schaltun­ gen arbeiten wie in der Schaltung von Fig. 5A. Die Freigabesignale PXIE und PDPX sind Taktsignale, die in großen Umfang in mehreren Betriebsarten eines dynamischen RAM angelegt werden.

Die Schaltung von Fig. 5D besitzt im Vergleich zur Schaltung von Fig. 5C ein zusätzliches Freigabesignal PFTE für die Eingabeschaltung 10C. Daher besitzt das NAND-Gatter 88, das das Freigabesignal PFTE empfängt, drei Eingänge und einen Ausgang. Das Freigabesignal PFTE wird durchgelassen, wenn sich ein Speicherchip in der Prüf-Betriebsart befindet. Die Schaltung von Fig. 5D arbeitet im übrigen auf die gleiche Weise wie diejenige von Fig. 5C, wobei der Knoten N1 mit hohem Pe­ gel vorgespannt ist.

Die Schaltungen der Fig. 5A, 5C und 5D werden entsprechend den Betriebsarten des Chips verschieden verwendet und müssen daher sämtlich in einem Chip vorgesehen werden, um die Aufgaben der vor­ liegenden Erfindung zu erfüllen. Selbstverständlich sind verschiedene Abwandlungen der Schaltungen möglich, ohne vom Geist der vorlie­ genden Erfindung abzuweichen.

Beispiel 3

In Fig. 6 ist eine Spannungspumpschaltung gemäß einer dritten Ausfüh­ rungsform der vorliegenden Erfindung gezeigt. Die Spannungspum­ peinrichtung umfaßt eine Pumpschaltung 500, die eine angehobene Spannung V_pp erzeugt, eine aktive Anstoßschaltung 600, die den Abfall der angehobenen Spannung V_pp ausgleicht, einen Detektor 700, der den Pegel der angehobenen Spannung V_pp erfaßt, und eine erste und eine zweite Klemmschaltung 800 bzw. 900, die verhindern, daß die angeho­ bene Spannung V_pp über einen gegebenen Pegel angehoben wird.

Wie in Fig. 7A gezeigt, umfaßt die Pumpschaltung 500 einen Oszillator 110, der aufgrund des Pegelerfassungssignals ϕDET des Detektors 700 Pumptaktsignale ϕPP erzeugt, eine Spannungspumpe 130, die aufgrund der Pumptaktsignale ϕPP die angehobene Spannung V_pp erzeugt, eine erste Vorspannungsschaltung 160, die den Pumpknoten des Ausgangs der Spannungspumpe 130 vor dem Pumpbetrieb mit V_cc vorspannt, Isolationstransistoren 141, 142, die die Spannung des Pumpknotens an einen V_pp-Knoten 180 übertragen, und eine zweite Vorspannungsschal­ tung 170, die die Gates der Isolationstransistoren 141, 142 vor der Pumpoperation mit V_cc vorspannt.

In Fig. 7B ist die Schaltung von Fig. 7A genauer dargestellt. Die Span­ nungspumpe 130 umfaßt eine erste Spannungspumpschaltung 130a, die bei hohem Zustand der Pumptaktimpulse ϕPP betrieben wird, und eine zweite Spannungspumpschaltung 130b, die bei niedrigem Zustand der Pumptaktimpulse ϕPP betrieben wird. Die erste Vorspannungschaltung 160 umfaßt zwei Übertragungsgatter 161 und 162, die zwischen der Quellenspannung V_cc und dem ersten und dem zweiten Pumpknoten 165 bzw. 166 in selbsthaltender Anordnung geschaltet sind. Ähnlich umfaßt die zweite Vorspannungsschaltung 170 zwei Übertragungsgatter 171 und 172, die eine Selbsthaltungsoperation ausführen, um die Gates der Isolationstransistoren 141 und 142 mit der Quellenspannung V_cc zu versorgen. Die Isolationstransistoren 141 und 142, die in der vorlie­ genden Erfindung aus NMOS-Transistoren bestehen, übertragen die Spannungen des ersten und des zweiten Pumpknotens 165 und 166 an den V_pp-Knoten 180. Die erste und die zweite Vorspannungsschaltung 160 bzw. 170 arbeiten so, daß sie die Spannungen der Pumpknoten 165 und 166 und der Gates der Isolationstransistoren 141 und 142 vom V_cc- Pegel anheben. Die Pumptaktimpulse ϕPP werden hinsichtlich ihrer Impulsbreite durch Invertierer 113, 114 und ein NAND-Gatter 115 ein­ gestellt und in erste Pumptaktimpulse ϕPPa geändert, die an den ersten und den zweiten Pump-MOS-Kondensator 131 bzw. 132 der ersten Spannungspumpschaltung 130a geliefert werden, wobei diese beiden Kondensatoren 131 und 132 mit dem Gate bzw. mit dem Drain des er­ sten Isolationstransistors 141 verbunden sind. Ferner werden die Pumptaktimpulse ϕPP hinsichtlich ihrer Impulsbreite durch die Invertie­ rer 113, 114 und das NAND-Gatter 116 eingestellt und in zweite Pumptaktimpulse ϕPPb geändert, die über einen Invertierer 135 an ei­ nen dritten und einen vierten Pump-MOS-Kondensator 133 bzw. 134 der zweiten Spannungspumpschaltung 130b geliefert werden, wobei diese beiden Kondensatoren mit dem Drain bzw. dem Gate des zweiten Isolationstransistors 142 verbunden sind. Wenn daher die Pumptaktim­ pulse ϕPP niedrigen Pegel besitzen, arbeiten der erste und der zweite Pump-MOS-Kondensator 131 bzw. 132 so, daß sie den V_pp-Knoten 180 mit 2V_cc vorspannen, während in dem Fall, in dem die Pumptaktimpul­ se ϕPP hohen Pegel besitzen, der dritte und der vierte Pump-MOS- Kondensator 133 bzw. 134 so arbeiten, daß sie den Spannungspegel des V_pp-Knotens 180, der durch die erste Spannungspumpschaltung 130a bereits auf 2V_cc vorgespannt ist, weiter erhöhen. Die Pumpschaltung 500 liefert die angehobene Spannung V_pp über den ersten und den zweiten Isolationstransistors 141 bzw. 142 an den Wortleitungstreiber oder ein Bitleitungs-Trenngate und erfordert daher keinen getrennten Kondensator wie in der in Fig. 2 gezeigten herkömmlichen Schaltung. Darüber hinaus wird die bereits erzeugte angehobene Spannung V_pp an das Trenngate einer Bitleitung geliefert, so daß Verstärker vom N-Typ oder vom P-Typ gemeinsam verwendet werden können und somit nicht der Bedarf nach einer zusätzlichen Schaltung zum Anheben der an das Trenngate angelegten Spannung besteht, wie dies in der herkömmlichen Schaltung der Fall ist. Dies trägt zu einer Verringerung der Chipgröße bei. Wenn der Pegel der an das NAND-Gatter angelegten Quellenspannung V_cc zum Treiben des Oszillators nicht über einen ge­ gebenen Wert erhöht wird (d. h. wenn der Oszillator nicht im Betriebs­ zustand ist), arbeitet die Pumpschaltung 500 nicht, so daß der Be­ triebsstrom und der Bereitschaftsstrom des Chips nicht wesentlich er­ höht werden, wodurch die zum Pumpen erforderliche Leistungsauf­ nahme verringert wird.

Die aktive Anstoßschaltung 600 dient dem Ausgleich des Abfalls der angehobenen Spannung V_pp, der verursacht wird, wenn die angeho­ bene Spannung V_pp der Pumpschaltung 500 wiederholt zum Wortlei­ tungstreiber oder dem Trenngate (dem Gate des Transistors, der Daten zwischen den Datenleitungen überträgt) geliefert wird. Wie in Fig. 7C gezeigt, umfaßt die aktive Anstoßschaltung 600 eine Exklusiv-ODER- Schaltung (X-ODER) 210, die Taktimpulse Pxie, Pdpx und die Quel­ lenspannung V_cc empfängt, eine Voranstoßschaltung 220, die bei nied­ rigem Pegel des Ausgangs der X-ODER-Schaltung 210 betrieben wird, und einen Anstoßtreiber 230, der bei hohen Pegel des Ausgangs der X- ODER-Schaltung 210 betrieben wird. Die Signale Pxie und Pdpx wer­ den dazu verwendet, ausgewählte Wortleitungen eines Speicherfeldes zu treiben.

In der Voranstoßschaltung 220 wird der Ausgang der X-ODER-Schal­ tung 210 an den ersten Knoten 201 geliefert, der wiederum über drei in Kaskade angeordnete Invertierer 221, 222, 223 und über einen Anstoß­ kondensator 224 an einen zweiten Knoten 202 geliefert wird. Zwischen dem zweiten und einem dritten Knoten 202 bzw. 203 sind NMOS- Transistoren 226 und 227 angeordnet, deren Gates über Kreuz gekop­ pelt sind und deren Drains mit der Quellenspannung verbunden sind. Die beiden Transistoren dienen der Vorspannung des dritten Knotens und der vollen V_cc, indem die Spannung des zweiten Knotens verwen­ det wird.

Zwischen dem ersten und dem dritten Knoten 201 bzw. 203 sind vier Invertierer 231, 232, 233 und 234 und ein zweiter Anstoßkondensator 235 in Reihe geschaltet. Der erste Knoten 201 ist mit dem vierten Knoten 204 über einen Invertierer 231 und einem dritten Anstoßkon­ densator 241 verbunden. Der vierte Knoten 204 wird durch einen mit der Quellenspannung V_cc verbunden NMOS-Transistor 238 auf den V_{c- c}-V_th-Pegel aufgeladen. Auch der vierte Knoten 204 ist mit dem Gate eines Vorspannungs-NMOS-237 verbunden, dessen Drain mit der Quellenspannung verbunden ist. Die Source des NMOS-Transistors 237 ist mit einem fünften Knoten 205 verbunden. Zwischen den Inver­ tierer 232 und den fünften Knoten 205 ist ein vierter Anstoßkondensa­ tor 236 geschaltet. Der V_pp-Knoten 180 ist mit der Source des dritten Isolationstransistors 240 verbunden, dessen Gate und dessen Drain mit dem fünften Knoten 205 bzw. mit dem dritten Knoten 203 verbunden sind. Wenn, wie in der auf Fig. 7C basierenden Fig. 7D gezeigt ist, der mit dem Ausgang der X-ODER-Schaltung 210 verbundene erste Knoten 201 niedrigen Pegel besitzt, arbeiten die drei Invertierer 221, 222, 232 und der erste Anstoßkondensator 224, die mit dem ersten Knoten 201 in Reihe geschalten sind, so, daß sie den Spannungspegel des zweiten Knotens 202 von V_cc-V_th (vorgespannt mittels des NMOS-Transistors 225) auf 2V_cc-V_th anheben. Dadurch laden die NMOS-Transistoren 226 und 227 den dritten Knoten 203 auf den vollen V_cc-Pegel auf. Da der Spannungspegel des vierten Knotens 204 vom V_cc-V_th auf 2V_cc-V_th an­ gehoben wird, wenn sich der erste Knoten 201 in niedrigem Zustand befindet, wird der fünfte Knoten 205 über den NMOS-Transistor 237 auf den vollen V_cc-Pegel aufgeladen. Wenn danach der Spannungspegel des ersten Knotens 201 hoch ist, wird der Spannungspegel des dritten Knotens 203 vom V_cc-Pegel durch den Betrieb des vierten Anstoßkon­ densators 236 auf den 2V_cc-Pegel angehoben. Ähnlich arbeitet der vierte Anstoßkondensator 236 so, daß er den Spannungspegel des fünf­ ten Knotens 205 vom V_cc-Pegel auf den 2V_cc-Pegel anhebt. Somit liefert der Isolationstransistor 240 an den V_pp-Knoten 180 die Spannung 2V_cc. In dieser aktiven Anstoßschaltung 600 stellt die Quellenspannung V_cc einen Eingang in die X-ODER-Schaltung 210 dar, so daß sie die Schaltung nicht wie in der Pumpschaltung 500 unterhalb eines gegebe­ nen Pegels treibt. Da außerdem die Signale Pxie und Pdpx von der die angehobene Spannung V_pp verwendenden Schaltung (d. h. dem Wortlei­ tungstreiber) erzeugt werden, kann der Abfall der angehobenen Span­ nung V_pp durch die obige Prozedur ausgeglichen werden. Die Anzahl der aktiven Anstoßschaltungen ist proportional zu derjenigen der die angehobene Spannung V_pp, verwendeten Schaltungen.

Wie in Fig. 7E gezeigt, wird die angehobene Spannung V_pp in das Gate des NMOS-Transistors 310 eingegeben, woraufhin ihr Pegel erfaßt wird. Daher sollte die Schwellenspannung des NMOS-Transistors 310, der zwischen die Quellenspannung und den Erfassungsknoten 301 ge­ schaltet ist, auf den Wert gesetzt sein, der den Transistor in Abhängig­ keit davon, ob die Gatespannung über oder unter 2V_cc liegt, auf Durchlaß schaltet oder sperrt, wenn angenommen wird, daß die ange­ hobene Spannung V_pp den Wert 2V_cc besitzt. Das Verfahren zur Ein­ stellung der Schwellenspannung des NMOS-Transistors ist im Stand der Technik wohlbekannt und wird daher hier nicht beschrieben. Zwi­ schen dem Erfassungsknoten 301 und Masse V_ss ist ein NMOS-Transi­ stor 320 angeordnet, dessen Gate mit einer Referenzspannung V_ref ver­ bunden ist. Wenn angenommen wird, daß der konstante Widerstand zwischen dem Erfassungsknoten 301 und Masse V_ss durch R_ref gegeben ist und daß der Widerstand zwischen der Quellenspannung und dem Er­ fassungsknoten 301 durch R_pp gegeben ist (der sich entsprechend dem Pegel der angehobenen Spannung V_pp ändert), ist die Spannung des Er­ fassungsknotens 301 durch das Verhältnis R_ref/(R_pp + R_ref) bestimmt. Wenn daher der Pegel der angehobenen Spannung V_pp niedrig ist, steigt der Wert von R_pp an, wodurch die Spannung des Erfassungsknotens abgesenkt wird. Dann werden durch die drei Invertierer 340, 350, 360 bzw. 370, 380, 390 das Erfassungssignal ϕDET und das Klemmsignal ϕ CLMP mit hohem Zustand erzeugt. Wenn dagegen der Pegel der ange­ hobenen Spannung V_pp hoch ist, bewirkt der verringerte Widerstand R_pp einen Anstieg der Spannung des Erfassungsknotens 301, so daß das Erfassungssignal ϕDET und das Klemmsignal ϕCLMP niedrigen Pegel annehmen. Wie in Fig. 7A gezeigt, wird das Erfassungssignal ϕDET mit hohem Zustand an die Pumpschaltung rückgekoppelt, um den Os­ zillator 110 zu treiben, um die V_pp-Pumpoperation auszuführen. Da­ durch wird der verringerte Pegel der angehobenen Spannung V_pp ange­ hoben. Falls das Erfassungssignal ϕDET niedrigen Pegel besitzt, wird der Oszillator 110 gesperrt und führt nicht länger die Pumpoperation aus.

In den Fig. 7F und 7G sind die erste Klemmschaltung 800 bzw. die zweite Klemmschaltung 900 (siehe Fig. 6) gezeigt, die verhindern, daß die Spannung V_pp auf einen unerwünscht hohen Pegel angehoben wird. Diese Klemmschaltungen dienen dazu, die übermäßig angehobenen Spannung V_pp auf die Quellenspannung V_cc herunterzuziehen, um eine Zerstörung der Komponenten zu verhindern, wenn der Pegel der ange­ hobenen Spannung V_pp, einen gegebenen Wert übersteigt. Wenn der Pe­ gel der angehobenen Spannung V_pp ansteigt, erzeugt der Detektor 700 (siehe Fig. 6) ein Klemmsignal ϕCLMP mit niedrigem Pegel, das in das Gate des PMOS-Transistors 410 eingegeben wird, so daß die übermä­ ßig angehobene Spannung V_pp über die Kanäle der in Kaskade ange­ ordneten NMOS-Transistoren 420, 430 und den PMOS-Transistor 410 zum Quellenspannungsanschluß entladen wird. In diesem Fall fällt die angehobene Spannung V_pp über dem NMOS-Transistor 430 um unge­ fähr V_cc + V_th ab. Die Schaltung in Fig. 7B verwendet die in Kaskade angeordneten NMOS-Transistoren 510 und 520 und den PMOS-Tran­ sistor 530, um die angehobene Spannung V_pp ohne Verwendung des Si­ gnals ϕCLMP zu entladen. Selbstverständlich fällt die angehobene Spannung V_pp über dem NMOS-Transistor 520 um V_cc + V_th ab. Der herabgezogene Pegel der angehobenen Spannung wird durch die An­ zahl (n) der zwischen dem V_pp-Anschluß und dem V_cc-Anschluß der in Kaskade angeordneten NMOS-Transistoren, die zum Spannungsabfall beitragen, bestimmt. Die Schaltungen der Fig. 7F und 7G zeigen den Fall n = 1. Wenn n in Kaskade angeordnete NMOS-Transistoren ver­ wendet werden, die zum Spannungsabfall beitragen, wird die angeho­ bene Spannung V_pp um V_cc + nV_th angehoben.

In Fig. 7H umfaßt die Klemmschaltung 800 zwei zwischen den V_cc- und V_pp-Anschlüssen angeordnete Klemmschaltungen. Die Klemmschaltung 1 besitzt den gleichen Aufbau wie die Schaltung von Fig. 7F, während die Klemmschaltung 2 ähnlich der Schaltung von Fig. 7G ist, wobei der PMOS-Transistor 530 weggelassen ist, dessen Gate in Fig. 7G geerdet ist. Wenn angenommen wird, daß die Schwellenspannungen der NMOS-Transistoren 420, 520, 510 durch V_th1, V_th2 bzw. V_th3 gegeben sind (in diesem Fall wird zwischen den Schwellenspannungen die fol­ gende Beziehungen genommen: V_th1 < V_th2 + V_th3), arbeitet die Klemmschaltung 1 auf die gleiche Weise wie die Schaltung von Fig. 7F. Wenn in der Klemmschaltung zwei der Spannungspegel des Kno­ tens C den Wert V_cc + V_th2 besitzt, wird der NMOS-Transistor 520 auf Durchlaß geschaltet, während, wenn der Spannungspegel des V_pp-An­ schlusses den Wert V_cc + V_th2 + V_th3 oder größer besitzt, der NMOS- Transistor 510 auf Durchlaß geschaltet wird, so daß zwischen den V_cc- und V_pp-Anschlüssen ein Strompfad gebildet wird, um die Spannung zu entladen. Solange daher in Fig. 7A der Spannungspegel des V_cc-An­ schlusses im Bereich zwischen V_cc + V_th2 und V_cc + V_th2 + V_th3 liegt, verwendet die Klemmschaltung 1 das Klemmsignal ϕCLMP, um den Spannungspegel des V_pp-Anschlusses wie gewünscht einzustellen, wäh­ rend die Klemmschaltung 2 dann, wenn der Spannungspegel des V_pp- Anschlusses den Wert V_cc + V_th2 + V_th3 übersteigt, die NMOS-Tran­ sistoren 520 und 510 auf Durchlaß schaltet, um die Spannung zum V_pp- Anschluß zu entladen. Folglich kann der Spannungspegel des V_pp-An­ schlusses so eingestellt werden, daß er jeden beliebigen Wert zwischen V_cc + V_th2 + V_th3 und V_cc + V_th1 annimmt.

Im folgenden wird der Betrieb der erfindungsgemäßen Schaltung mit Bezug auf Fig. 8 beschrieben, in der die mit Pfeilen versehenen Linien die Beziehung zwischen den Signalen angeben. Bevor die Quellenspan­ nung V_cc (niedriger Zustand) geliefert wird, ist der Ausgang des Inver­ tierers 112 der Pumpschaltung 500 niedrig, so daß die Pumptaktimpul­ se ϕPP auf hohem Pegel gehalten werden. Wenn die Quellenspannung geliefert wird, werden der erste und der zweite Pumpknoten 165 und 166 und die Gates des ersten bzw. des zweiten Isolationstransistors 141 und 142 mittels der ersten und der zweiten Vorspannungsschaltung 160, 170 auf die Quellenspannung V_cc vorgespannt. Dadurch wird wie­ derum der V_pp-Knoten mit V_cc - V_th vorgespannt. Der Oszillator erzeugt periodisch die Pumpdatensignale ϕPP. Dann bewirken die ersten und die zweiten Pumptaktimpulse ϕPPa bzw. ϕPPb, die aufgrund der Pumptaktimpulse ϕPP komplementär arbeiten, daß der erste und der zweite Pumpknoten 165 bzw. 166 und die Gates des ersten und des zweiten Isolationstransistors 141 bzw. 142 den Spannungspegel von 2V_cc annehmen. Folglich wird die Spannung des V_pp-Knotens 180 auf 2V_cc angehoben. Diese auf 2V_cc angehobene Spannung V_pp fällt auf­ grund der Ladungsteilung ab, wenn sie an die Wortleitungen, die Trenngates usw. (siehe 801 und 802 in Fig. 8) geliefert wird. Um die­ sen Spannungsabfall auszugleichen, wird die aktive Anstoßschaltung 600 von Fig. 6 verwendet, deren Funktion bereits mit Bezug auf Fig. 5B beschrieben worden ist. Wenn indessen die angehobene Spannung V_pp aufgrund eines übermäßigen Pumpens übermäßig angehoben wor­ den ist, nimmt das in Fig. 7 gezeigte Klemmsignal ϕCLMP niedrigen Pegel an. Dadurch fällt der Pegel der angehobenen Spannung V_pp um V_cc + V_th ab (siehe 803 in Fig. 8). Wenn das Klemmsignal ϕCLMP niedrig ist, ist auch das Erfassungssignal ϕDET niedrig. Dadurch wer­ den die Pumptaktimpulse ϕPP wie im anfänglichen gesperrten Zustand auf hohem Pegel gehalten. Daher führt die Pumpschaltung 500 nicht länger den Pumpbetrieb aus, so daß der Pegel der angehobenen Span­ nung V_pp übermäßig abfallen kann (siehe 804 in Fig. 8). In diesem Fall wird jedoch das Erfassungssignal ϕDET auf hohen Pegel gesetzt, um die Pumpoperation erneut zu beginnen.

Wie oben beschrieben, gleicht die aktive Anstoßschaltung 600 den Ab­ fall der angehobenen Spannung V_pp aus, hält der Detektor 700 den momentanen V_pp-Pegel stabil und verhindern die Klemmschaltungen 800 und 900, daß die angehobenen Spannung V_pp übermäßig angehoben wird. Ferner werden die Pumpschaltung 500 in Fig. 7B und die aktive Anstoßschaltung 600 in Fig. 7C dazu verwendet, die angehobene Span­ nung ohne Verwendung von Kondensatoren in der herkömmlichen Schaltung von Fig. 2C an die Bitleitungs-Isolationstransistoren zu lie­ fern, so daß die N-Kanal- und P-Kanal-Leseverstärker gemeinsam ver­ wendet werden können, wodurch die Chipgröße verringert wird. Au­ ßerdem arbeitet die Pumpschaltung 500 nur, wenn sie die Quellenspan­ nung V_cc empfängt, wodurch die Leistungsaufnahme des Chips abge­ senkt wird.

Claims (25)

1. Spannungspumpschaltung, die mit einer Versorgungsspannung (V_cc) und einer Folge von Pulsen versorgt wird, mit:
einer Eingabeeinrichtung (1115, 41-47; 110) zum Empfangen der Folge von Pulsen, um ein erstes und zweites Ausgangssignal zu erzeugen, wobei die Ausgangssignale zueinander komplementär sind;
einer ersten und einer zweiten Spannungspumpeinrichtung (C1-C4; C10, C20; 131-­ 134) zum Hinaufpumpen der Spannungspegel des ersten bzw. zweiten Ausgangs­ signals, um einen ersten Spannungspegel (V_pp) höher als die Versorgungsspannung (V_cc) bei einem ersten bzw. zweiten Pumpknoten (N1, N2; N10, N20; 165, 166; 180) zu erzeugen;
einer Vorspannungseinrichtung (31-38; 51-54; 161, 162, 171, 172) zum selektiven Liefern der Versorgungsspannung (V_cc) an die Pumpknoten (N1, N2; N10, N20; 165, 166; 180); und
erste und zweite Übertragungseinrichtungen (M1, M2; M10, M20; 141, 142), die so an die erste bzw. zweite Spannungspumpeinrichtung (C1-C4; C10, C20; 131-134) und einen Ausgang der Spannungspumpschaltung gekoppelt sind, daß die erste und zweite Übertragungseinrichtung entsprechend dem ersten bzw. zweiten Ausgangs­ signal abwechselnd leitend geschaltet werden und so der erste bzw. zweite Pump­ knoten (N1, N2; N10, N20; 165, 166; 180) abwechselnd mit dem Ausgang verbun­ den werden.

2. Spannungspumpschaltung nach Anspruch 1, wobei die Spannungspumpeinrich­ tungen (C1-C4; C10, C20; 131-134) eine Vielzahl von Kondensatoren umfassen, von denen jeder eine erste und zweite Elektrode aufweist, wobei die ersten Elektro­ den verstärkte komplementäre Ausgangssignale der Eingabeeinrichtung (1115; 41-­ 47; 110) erhalten.

3. Spannungspumpschaltung nach Anspruch 2, wobei die Spannungspumpeinrich­ tungen (C1-C4, C10, C20, 131-134) ferner erste und zweite diodengekoppelte Übertragungstransistoren (M10, M20) umfassen zum Liefern des ersten Spannungs­ pegels (V_pp) an die Spannungspumpknoten (N10, N20) durch eine in Kanälen der Übertragungstransistoren (M10, M20) auftretende Ladungsteilung und Gatter sowie ausgewählte erste Anschlüsse der Kanäle der ersten und zweiten Übertra­ gungstransistoren (M10, M20) an die entsprechenden zweiten Elektroden der Viel­ zahl von Kondensatoren (C10, C20) gekoppelt sind.

4. Spannungspumpschaltung nach Anspruch 3, wobei die ersten und zweiten Über­ tragungstransistoren (M10, M20) abwechselnd ein- und ausgeschaltet werden, im Ansprechen auf das Paar von komplementären Ausgangssignalen der Eingabeein­ richtungen (41-47).

5. Spannungspumpschaltung nach einem der Ansprüche 1 bis 4, wobei die Vor­ spannungseinrichtung die Versorgungsspannung (V_cc) an den ersten Anschluß der jeweiligen Kanäle der ersten und zweiten Übertragungstransistoren (M10, M20) lie­ fert.

6. Spannungspumpschaltung nach Anspruch 2, wobei die Vorspannungseinrichtung (31-38; 51-54; 161, 162; 171, 172) umfaßt:
eine erste Vorspannungsschaltung zum Liefern der Versorgungsspannung (V_cc) an erste Anschlüsse von Kanälen von einem ersten und einem zweiten Übertra­ gungstransistor (M1, M2; 141, 142); und
eine zweite Vorspannungsschaltung zum Liefern der Versorgungsspannung (V_cc) an die Gatter des ersten und zweiten Übertragungstransistors (M1, M2; 141, 142).

7. Spannungspumpschaltung nach Anspruch 6, wobei die ersten und zweiten Vor­ spannungsschaltungen in Verbindung miteinander die Pumpknoten (N1, N2; 165, 166) mit einem zweiten Spannungspegel mit im wesentlichen gleicher Spannung wie die Versorgungsspannung (V_cc) bei einem anfänglichen Einschaltzustand versor­ gen.

8. Spannungspumpschaltung nach Anspruch 2 in einem Halbleiterspeicherelement mit:
Treibereinrichtungen (21-28; 45-47) zum Verstärken des ersten und zweiten Aus­ gangssignals; und
Detektionseinrichtungen, die mit den Spannungspumpeinrichtungen (C1-C4; C10, C20, 131-134) gekoppelt sind, zum Detektieren, wenn der erste Spannungspegel (V_pp) erreicht worden ist, um den Pumpvorgang der Spannungspumpeinrichtungen (C1, C4; C10, C20; 131, 134) zu steuern, um den ersten Spannungspegel (V_pp) bei den Spannungspumpknoten (N1, N2; N10, N20; 165, 166) aufrechtzuerhalten.

9. Spannungspumpschaltung nach Anspruch 2, wobei der erste Spannungspegel (V_pp) während eines aktiven Betriebsmodus angelegt wird, die Eingabeeinrichtung (1115; 41-47; 110) ein Freigabeeingabesignal empfängt, ferner mit einer Vorla­ dungseinrichtung zum Vorladen des Ausgangs der Spannungspumpeinrichtungen (C1-C4; C10, C20; 131, 134) auf eine Spannung im wesentlichen gleich der Versor­ gungsspannung (V_cc) während eines nicht-aktiven Betriebsmodus des Halbleiter­ speicherbauteils, um die Spannungspumpeffektivität der Spannungspumpeinrich­ tungen (C1-C4; C10, C20; 131, 134) zu erhöhen.

10. Spannungspumpschaltung nach Anspruch 9, wobei die Spannungspumpschal­ tung nur während eines aktiven Betriebsmodus des Halbleiterspeicherelements frei­ gegeben wird.

11. Spannungspumpschaltung nach Anspruch 9 oder 10, wobei die Spannungs­ pumpeinrichtungen (C1-C4; C10, C20; 131, 134) wenigstens zwei Spannungspump­ kondensatoren umfassen, die mit den Ausgängen der Eingangseinrichtung (1115; 41-47; 110) gekoppelt sind und auf sie ansprechen.

12. Spannungspumpschaltung nach einem der Ansprüche 9 bis 11, wobei die Vorla­ dungseinrichtung eine Vielzahl von Hubtransistoren (M1-M4) umfaßt, die zwischen die Pumpknoten (N1, N2; N10, N20; 165, 166; 180) und die Versorgungsspannung (V_cc) gekoppelt sind, wobei eine anfängliche Ausgangsspannung der Spannungs­ pumpeinrichtungen (C1-C4; C10, C20; 131-134) auf eine Spannung, die im wesent­ lichen gleich der Versorgungsspannung (V_cc) ist, durch die Hubtransistoren (M1-M4) während eines nicht-aktiven Betriebsmodus des Halbleiterspeicherelements vorge­ laden wird.

13. Spannungspumpschaltung nach Anspruch 11, wobei das Freigabeeingabesignal entweder ein erstes Signal, das in Verbindung mit Reihen- oder Spaltenadreß- Strobe-Signalen erzeugt wird, oder ein zweites Signal ist, das beim Einschalten ei­ nes Halbleiterspeicherelements erzeugt wird, in das die Spannungspumpschaltung eingebaut ist.

14. Spannungspumpschaltung nach Anspruch 1 in einem Halbleiterspeicherelement, wobei die Eingabeeinrichtung (1115; 41-47; 110) ein Freigabeeingabesignal emp­ fängt, mit:
einer Vorspanneinrichtung (160; 50), die mit einem Ausgang der Eingabeeinrichtung (1115; 41-47; 110) verbunden ist, um eine Spannung, die im wesentlichen identisch zu der Versorgungsspannung (V_cc) ist, auf den Spannungspumpknoten (180) wäh­ rend eines nicht-aktiven Betriebsmodus des Halbleiterspeicherelements vorzuladen;
eine Ausgabeeinrichtung (M7), die die gepumpte Spannung (V_pp) während eines ak­ tiven Betriebsmodus des Halbleiterspeicherelements an den Spannungspumpknoten (180) liefert; und
eine Ausgangssteuereinrichtung (60), die den Betrieb der Ausgabeeinrichtung (M7) aufgrund eines Ausgangs der Eingabeeinrichtung steuert.

15. Spannungspumpschaltung nach Anspruch 14, wobei die Spannungspumpein­ richtungen (50) umfassen:
eine Treiberschaltung (77, 78), die mit dem Ausgang der Eingabeeinrichtung gekop­ pelt ist; und
einen ersten Spannungspumpkondensator (C2), der eine erste und eine zweite Elektrode besitzt, wobei die erste Elektrode mit dem Ausgang der Treiberschaltung und die zweite Elektrode mit der Vorladungseinrichtung gekoppelt ist.

16. Spannungspumpschaltung nach Anspruch 14 oder 15, wobei die Vorspannein­ richtung (160; 50) umfaßt:
einen zweiten Spannungspumpkondensator (C1) mit einer ersten und einer zweiten Elektrode, wobei die erste Elektrode mit dem Ausgang der Eingabeeinrichtung ge­ koppelt ist;
einen ersten Hubtransistor (M1), dessen Gate mit der Versorgungsspannung (V_cc) gekoppelt und dessen Kanal zwischen die Versorgungsspannung (V_cc) und die zweite Elektrode des zweiten Spannungspumpkondensators (C1) geschaltet ist;
einen zweiten Hubtransistor (M2), dessen Gate mit dem Spannungspumpknoten und dessen Kanal zwischen die Versorgungsspannung (V_cc) und die zweite Elektrode des zweiten Spannungspumpkondensators (C1) geschaltet ist;
einen dritten Hubtransistor (M4), dessen Gate mit der Versorgungsspannung (V_cc) gekoppelt ist und dessen Kanal zwischen die Versorgungsspannung (V_cc) und den Ausgang der Spannungspumpeinrichtung (50) geschaltet ist; und
einen vierten Hubtransistor (M3), dessen Gate mit der zweiten Elektrode des zwei­ ten Spannungspumpkondensators (C1) gekoppelt ist und dessen Kanal zwischen die Versorgungsspannung (V_cc) und den Ausgang der Vorspanneinrichtung (50) ge­ schaltet ist.

17. Spannungspumpschaltung nach einem der Ansprüche 14 bis 16, wobei die Aus­ gangssteuereinrichtung (60) umfaßt:
einen dritten Spannungspumpkondensator (C3) mit einer ersten und einer zweiten Elektrode, wobei die erste Elektrode mit dem Ausgang der Eingabeeinrichtung (10A) gekoppelt ist und die zweite Elektrode mit einem Steueranschluß der Ausgabeein­ richtung (M7) gekoppelt ist;
einen vierten Spannungspumpkondensator (C4) mit einer ersten und einer zweiten Elektrode, wobei die erste Elektrode mit dem Ausgang der Eingabeeinrichtung (10A) gekoppelt ist;
einen fünften Hubtransistor (M5), dessen Gate mit der Versorgungsspannung (V_cc) gekoppelt ist und dessen Kanal zwischen die Versorgungsspannung (V_cc) und die zweite Elektrode des vierten Spannungspumpkondensators (C4) geschaltet ist; und
einen sechsten Hubtransistor (M6), dessen Gate mit der zweiten Elektrode des vierten Spannungspumpkondensators (C4) gekoppelt ist und dessen Kanal zwi­ schen die zweite Elektrode des dritten Spannungspumpkondensators (C3) und die Versorgungsspannung (V_cc) geschaltet ist.

18. Spannungspumpschaltung nach Anspruch 1 mit einem Eingangsknoten zur Er­ fassung der Änderung eines Freigabeeingangssignals, um einen Spannungsabfall des ersten Spannungsniveaus (V_pp) auszugleichen, um die mit dem Eingangsknoten verbundenen Spannungspumpeinrichtungen zum Erzeugen des ersten Spannungs­ niveaus (V_pp) aufgrund eines Spannungsniveauübergangs des Freigabeeingangs­ signals zu erzeugen, mit:
einer Vorspannungseinrichtung (50), die mit dem Eingangsknoten gekoppelt ist, um den Ausgang der Spannungspumpeinrichtung auf eine Spannung, die im wesentli­ chen gleich einer Versorgungsspannung (V_cc) ist, während eines nicht-aktiven Be­ triebsmodus des Halbleiterspeicherelements vozuladen;
eine Ausgabeeinrichtung (M7) zum Ausgeben des ersten Spannungspegels (V_pp) der Spannungspumpeinrichtung während eines aktiven Betriebsmodus des Halbleiter­ speicherelements; und
eine Ausgangssteuereinrichtung (70), die den Betrieb der Ausgabeeinrichtung (M7) entsprechend dem Freigabeeingangssignal am Eingangsknoten steuert.

19. Spannungspumpschaltung nach Anspruch 18, wobei das Freigabeeingabesignal entweder ein erstes Signal ist, das in Verknüpfung mit Reihen- oder Spaltenadreß- Strobe-Signalen erzeugt wird, oder ein zweites Signal, das bei einem Einschalten eines Halbleiterspeicherelements erzeugt wird, in das die Spannungspumpschaltung eingebaut ist.

20. Spannungspumpschaltung nach Anspruch 1, wobei die Spannungspumpeinrich­ tungen (C1-C4; C10, C20; 131-134) mit der Eingabeeinrichtung (1115; 41-47; 110) gekoppelt sind und in Antwort auf die Folge von Pulsen und die Betriebsspannung (V_cc) ansprechen, um bei den Pumpknoten (N1, N2; N10, N20; 165, 166; 180) einen zweiten Spannungspegel bei einem anfänglichen Einschaltzustand zu erzeugen, um danach den Spannungspumpknoten auf den ersten Spannungspegel (V_pp) zu pum­ pen, wenn sich das Halbleiterspeicherelement in einem aktiven Betriebsmodus befin­ det, wobei die Vorspannungseinrichtungen (31-38; 51-54; 161, 162, 171, 172), die mit den Spannungspumpeinrichtungen gekoppelt sind und auf die Betriebsspannung (V_cc) ansprechen, um die Pumpknoten (N1, N2; N10, N20; 165, 166) in dem anfäng­ lichen Einschaltzustand auf das zweite Spannungsniveau zu zwingen.

21. Halbleiterspeicherelement, das eine Spannungspumpschaltung nach einem der Ansprüche 1-20 enthält.

22. Halbleiterspeicherelement nach Anspruch 21, ferner mit:
einer aktiven Anstoßschaltung (600), die mit den Spannungspumpeinrichtungen (C1-­ C4; C10, C20; 131, 134) gekoppelt ist, zum Ausgleich eines Abfalls der Spannung an dem Ausgang, der verursacht wird, wenn der Ausgang wiederholt mit einem Wortlei­ tungstreiber oder einem Trenngate verbunden wird; und
einer Klemmschaltungseinrichtung (800, 900) zum Verhindern, daß der erste Span­ nungspegel (V_pp) einen maximalen Wert überschreitet.

23. Halbleiterspeicherelement nach Anspruch 22, wobei die aktive Anstoßschaltung (600) umfaßt:
eine Logikschaltung (210), die Signale von einer Schaltungsanordnung empfängt;
einen Anstoßknoten (201);
eine Voranstoßeinrichtung (220), die die Spannung an den Anstoßknoten (201) auf einen ersten Pegel setzt, wenn der Ausgang der Logikschaltung (210) einen ersten Zustand besitzt;
einen Anstoßtreiber (230), der die Spannung am Anstoßknoten (201) vom ersten Pegel auf einen zweiten Pegel ändert, wenn sich der Ausgang der Logikschaltung (210) in einem zweiten Zustand befindet; und
einen dritten Transistor (240), dessen Kanal zwischen den Anstoßknoten (210) und den Spannungspumpknoten (180) geschaltet ist, wobei der dritte Transistor (240) aufgrund der Spannung am Anstoßknoten (201) arbeitet.

24. Halbleiterspeicherelement gemäß Anspruch 22, wobei die Klemmschaltungsein­ richtung (800) einen steuerbaren Gleichstrompfad umfaßt, der in Reihe zwischen einem der Pumpknoten (N1, N2; N10, N20; 165, 166; 180) und der Versorgungs­ spannung (V_cc) angeordnet ist.

25. Halbleiterspeicherelement nach Anspruch 22, wobei die Klemmschaltungsein­ richtung (900) einen Gleichstrompfad umfaßt, der in Reihe zwischen einem der Pumpknoten (N1, N2; N10, N20; 165, 166; 180) und der Versorgungsspannung (V_cc) angeordnet ist.