DE4332452C2 - Halbleitervorrichtung mit einem Boostmittel und Verfahren zum Festklemmen einer Spannung - Google Patents
Halbleitervorrichtung mit einem Boostmittel und Verfahren zum Festklemmen einer SpannungInfo
- Publication number
- DE4332452C2 DE4332452C2 DE4332452A DE4332452A DE4332452C2 DE 4332452 C2 DE4332452 C2 DE 4332452C2 DE 4332452 A DE4332452 A DE 4332452A DE 4332452 A DE4332452 A DE 4332452A DE 4332452 C2 DE4332452 C2 DE 4332452C2
- Authority
- DE
- Germany
- Prior art keywords
- level
- supply voltage
- voltage
- clamping
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/141—Battery and back-up supplies
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
- G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Nonlinear Science (AREA)
- Dram (AREA)
- Manipulation Of Pulses (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
Die Erfindung betrifft eine Halbleitervorrichtung mit einem Boostmittel
und ein Verfahren zum Festklemmen einer
Spannung auf einer Boostleitung. Die Erfindung betrifft Strukturen zum
Festklemmen eines Boost-Signals und insbesondere eine Struktur zum
Begrenzen des oberen Limits des Boost-Pegels auf einer
Boost-Signalleitung, wie z. B. einer Wortleitung in einer
Halbleiterspeichervorrichtung.
In einer Halbleiterspeichervorrichtung, die eine einzelne
Spannungsversorgung benutzt, wird die Versorgungsspannung auf dem
Chip selbst hochgetrieben, um ein Boost-Signal zu erzeugen. Solche
Boost-Signale dienen als Wortleitungs-Treibersignal in einem DRAM
(dynamischen Direktzugriffsspeicher) und als hohe
Programmierspannung in einem EEPROM.
Die Gesamtstruktur eines DRAM ist in Fig. 12 dargestellt. Das DRAM
stellt nur ein Beispiel für die Anwendungen der vorliegenden
Erfindung dar, und die vorliegende Erfindung ist nicht
notwendigerweise auf ein DRAM beschränkt.
Wie in Fig. 12 gezeigt ist, weist das DRAM ein Speicherzellenfeld
500 auf, in dem Speicherzellen MC in einer Matrix aus Zeilen und
Spalten angeordnet sind. Im Speicherzellenfeld 500 sind eine
Wortleitung WL entsprechend der jeweiligen Zeile und ein
Bitleitungspaar BLP entsprechend der jeweiligen Spalte angeordnet.
In Fig. 12 sind eine Wortleitung WL und ein Bitleitungspaar BLP
dargestellt. Die Speicherzelle MC weist einen Kondensator 42, der
Information in Form elektrischer Ladungen speichert, und ein
Transfergatter 41, das in Abhängigkeit vom Potential eines Signals
auf der Wortleitung WL leitend ist, um den Kondensator 42 mit einer
entsprechenden Bitleitung (BL) zu verbinden, auf. Das Transfergatter
41 besteht üblicherweise aus einem n-Kanal MOS-Transistor 41
(Feldeffekttransistor mit isoliertem Gate).
Das DRAM weist ferner einen Adreßpuffer 502, der ein externes
Mehrbit-Adreßsignal A0-An zum Erzeugen eines internen Adreßsignals
aufnimmt, einen Zeilendekoder 504, der ein internes Adreßsignal vom
Adreßpuffer 502 dekodiert, um ein Signal zu erzeugen, das eine
entsprechende Zeile im Speicherzellenfeld 500 bestimmt, und einen
Wortleitungstreiber 506, der vom Zeilenbestimmungssignal abhängig
ist, das der Zeilendekoder 504 anlegt, um eine entsprechende Zeile
im Speicherzellenfeld 500 in den ausgewählten Zustand zu treiben,
auf. Der Wortleitungstreiber 506 überträgt ein Boost-Signal, das von
einer Boosting-Schaltung 508 angelegt wird, auf eine ausgewählte
Wortleitung (eine Wortleitung, die vom Zeilenbestimmungssignal
festgelegt wird).
Das DRAM weist ferner einen Spaltendekoder 510, der ein internes
Spaltenadreßsignal vom Adreßpuffer 502 dekodiert, um ein Signal zu
erzeugen, das eine entsprechende Spalte im Speicherzellenfeld 500
bestimmt, einen Leseverstärker, der die Daten in einer ausgewählten
Speicherzelle im Speicherzellenfeld 500 (eine Speicherzelle, die mit
der ausgewählten Wortleitung verbunden ist) erfaßt und verstärkt,
und ein IO-Gatter, das eine entsprechende Spalte in Abhängigkeit vom
Spaltenbestimmungssignal vom Spaltendekoder 510 mit dem
Dateneingabe/-ausgabeanschluß DQ über eine interne Datenleitung
verbindet, auf. In Fig. 12 sind der Leseverstärker und das IO-Gatter
als ein Block 512 dargestellt.
Die Boosting-Schaltung 508 erzeugt in Abhängigkeit von einem
Aktivierungssignal Φ0, das von einer Taktsignal-Steuerschaltung 514
zugeführt wird, ein Signal mit einem Spannungspegel, der höher als
die Betriebsversorgungsspannung ist. Die Taktsignal-Steuerschaltung
514 erzeugt die notwendigen internen Steuersignale in Abhängigkeit
von einem externen Zeilenadreß-Abtastsignal /RAS, einem
Spaltenadreß-Abtastsignal /CAS und einem Schreibaktivierungssignal
/WE. In Fig. 12 ist die Taktsignal-Steuerschaltung 514 so
dargestellt, daß sie das interne Steuersignal nur an den Adreßpuffer
502 und die Boosting-Schaltung 508 anlegt.
Im Betrieb erzeugt der Adreßpuffer 502 aus dem Mehrbit-Adreßsignal
A0-An interne Zeilen- und Spaltenadreßsignale. Die Zeitpunkte zum
Erzeugen des internen Zeilenadreßsignals und des internen
Spaltenadreßsignals werden durch die Signale /RAS bzw. /CAS
bestimmt. Der Wortleitungstreiber 506 treibt die ausgewählte
Wortleitung in Abhängigkeit vom Zeilenbestimmungssignal vom
Zeilendekoder 504. Entsprechend steigt das Potential der
ausgewählten Wortleitung WL an. In Abhängigkeit vom Potentialanstieg
der Wortleitung WL wird das Transfergatter 41 in der Speicherzelle
MC leitend, der Kondensator 42 wird mit der Bitleitung BL verbunden,
und das Potential der Bitleitung BL ändert sich entsprechend den
gespeicherten elektrischen Ladungen des Kondensators 42. Weil keine
ausgewählte Speicherzelle mit einer komplementären Bitleitung /BL
verbunden ist, befindet sich das Potential der komplementären
Bitleitung /BL auf einem Vorladepegel. Der Leseverstärker im Block
512 erfaßt dann die Potentialdifferenz zwischen den Bitleitungen BL
und /BL und verstärkt sie.
Diese Bitleitungen BL und /BL werden in Abhängigkeit vom
Spaltenauswahlbetrieb des Spaltendekoders 510 über das IO-Gatter so
ausgewählt, daß ein Datenschreiben oder Datenlesen bezüglich der
Speicherzelle MC ausgeführt wird. Das Schreibaktivierungssignal /WE
legt fest, ob ein Datenschreiben oder Datenlesen ausgeführt werden
soll.
Die Boosting-Schaltung 508 erzeugt ein Boost-Signal aus den
folgenden Gründen. Das Transfergatter 41 in der Speicherzelle wird
vom n-Kanal MOS-Transistor gebildet. Das Transfergatter 41 kann eine
Spannung mit dem Pegel Vcc-Vth übertragen, wenn sich das Potential
der Wortleitung WL auf dem Pegel Vcc der Versorgungsspannung
befindet. Vth stellt die Schwellenspannung des Transfergatters 41
dar. Damit kann kein voller Vcc-Pegel im Kondensator 42 gespeichert
werden. Der Kondensator 42 kann eine elektrische Ladung Q speichern,
die durch Q = C*(V-Vcp) gegeben ist, wobei C die Kapazität des
Kondensators 42, V die vom Transfergatter 41 übertragene Spannung
und Vcp das Potential der anderen Elektrode (Zellenplatte) des
Kondensators 42 darstellt. Die Spannung V muß erhöht werden, um die
gespeicherte elektrische Ladung Q des Kondensators 42 zu erhöhen.
Daher erzeugt die Boosting-Schaltung 508 das Boost-Signal zum
Hochtreiben des Potentialpegels der Wortleitung WL auf einen Pegel,
der sogar höher als der Pegel der Versorgungsspannung Vcc ist, um
den Signalübertragungsverlust im Transfergatter 41 zu beheben.
Entsprechend wird eine hohe Spannung Vcc, die an die Bitleitung BL
angelegt ist, in den Kondensator 42 eingeschrieben.
Fig. 13 zeigt ein schematisches Schaltbild der Struktur einer
Boosting-Schaltung. Wie in Fig. 13 dargestellt ist, weist die
Boosting-Schaltung eine Boostsignal-Erzeugungsschaltung 30, die aus
der Versorgungsspannung Vcc ein Boost-Signal Φout erzeugt, und eine
Klemmschaltung 60, die das Boost-Signal Φout, das von der
Boostsignal-Erzeugungsschaltung 30 einer Boost-Leitung 50 zugeführt
wird, auf einem vorbestimmten Potential festklemmt, auf. Das
Boost-Signal Φout auf der Boost-Leitung 50 wird z. B. dem Gate des
MOS-Transistors 41 in einer internen Schaltung 40 zugeführt, die als
Speicherzellenfeld dient. Im Fall des DRAM wird das Boost-Signal
Φout auf der Boost-Leitung 50 über den Wortleitungstreiber auf die
ausgewählte Wortleitung übertragen. Mit anderen Worten wird
angenommen, daß die interne Schaltung 40 den Wortleitungstreiber und
das Speicherzellenfeld des DRAM aufweist. Weil im folgenden die
Boosting-Schaltung in einer Halbleitervorrichtung allgemein
diskutiert wird, wird dieser Feldabschnitt als interne Schaltung
beschrieben.
Der Spannungspegel des Boost-Signals Φout auf der Boost-Leitung 50
ist gleich oder höher als die Summe der Schwellenspannung Vth und
der Versorgungsspannung Vcc des MOS-Transistors 41.
Die Boostsignal-Erzeugungsschaltung 30 weist eine Boost-Steuer
schaltung 31, die unter Verwendung der Versorgungsspannung Vcc
und des Massepotentials als Betriebsspannungen arbeitet, wobei diese
einem Versorgungsspannungsknoten 10 bzw. einem Massepotentialknoten
20 zugeführt werden, zum Erzeugen von Boost-Steuersignalen Φ1, Φ2
und Φ3 in Abhängigkeit vom Boost-Aktivierungssignal Φ0, und ein
Boost-Element 32, das das Boost-Signal Φout auf der Boost-Leitung 50
in Abhängigkeit von den Boost-Steuersignalen Φ1 bis Φ3 erzeugt, auf.
Das Boost-Element 32 weist einen n-Kanal MOS-Transistor 32a, der
zwischen den Versorgungsspannungsknoten 10 und die Boost-Leitung 50
geschaltet und vom ersten Boost-Steuersignal Φ1 abhängig ist, zum
elektrischen Verbinden des Versorgungsspannungsknotens 10 und der
Boost-Leitung 50, einen Kondensator 32b, der vom zweiten Boost-Steu
ersignal Φ2 abhängig ist, zum Hochtreiben des Signalpotentials
auf der Boost-Leitung 50 über kapazitive Kopplung, und einen n-Kanal
MOS-Transistor 32c, der zwischen die Boost-Leitung 50 und den
Massepotentialknoten 20 geschaltet und vom dritten Boost-Steu
ersignal Φ3 abhängig ist, zum elektrischen Verbinden der
Boost-Leitung 50 und des Massepotentialknoten 20 auf.
Die Klemmschaltung 60 weist zwei als Dioden geschaltete n-Kanal
MOS-Transistoren 61 und 62 auf. Die als Dioden geschalteten n-Kanal
MOS-Transistoren 61 und 62 sind zwischen die Boost-Leitung 50 und den
Versorgungsspannungsknoten 10 in Vorwärtsrichtung von der Boost-Lei
tung 50 ausgehend in Reihe geschaltet. Unter Bezugnahme auf die
Fig. 14 wird nun der Betrieb der in Fig. 13 gezeigten Schaltung
beschrieben.
Vor dem Zeitpunkt t1 befindet sich das Boost-Aktivierungssignal Φ0
auf einem niedrigen ("L"-) Pegel. In diesem Zustand befinden sich
die von der Boost-Steuerschaltung 31 erzeugten Boost-Steuersignale
Φ1 auf einem niedrigen, Φ2 auf einem niedrigen und Φ3 auf einem
hohen ("H"-) Pegel. Im Boost-Element 32 wird der MOS-Transistor 32a
gesperrt, der MOS-Transistor 32c durchgeschaltet und die Boost-Lei
tung 50 liegt auf einem niedrigen Pegel. In der Klemmschaltung 60
sind die beiden MOS-Transistoren 61 und 62 gesperrt, weil sie in
Sperrichtung vorgespannt sind.
Zum Zeitpunkt t1, wenn das Boost-Aktivierungssignal Φ0 auf den hohen
Pegel ansteigt, zieht die Boost-Steuerschaltung 31 zuerst das dritte
Boost-Steuersignal auf den niedrigen Pegel und hebt das erste Boost-Steu
ersignal Φ1 für eine vorbestimmte Zeitspanne auf den hohen Pegel
an. Folglich wird der MOS-Transistor 32c gesperrt und die Boost-Lei
tung 50 wird über den MOS-Transistor 32a auf den Pegel (Vcc-Vth)
aufgeladen. Vth gibt die Schwellenspannung des Transistors 32a an.
In der folgenden Beschreibung werden die Schwellenspannungen der
MOS-Transistoren 32a, 32c, 61 und 62 alle als Vth angenommen,
solange nichts anderes ausgesagt ist.
Zum Zeitpunkt t2 fällt das erste Boost-Steuersignal Φ1 auf einen
niedrigen Pegel, und der MOS-Transistor 32a wird gesperrt. Die
Boost-Leitung 50 befindet sich auf dem Spannungspegel (Vcc-Vth) in
einem elektrisch schwebenden Zustand. Gleichzeitig steigt das zweite
Boost-Steuersignal Φ2 auf den hohen Pegel an und der Spannungspegel
der Boost-Leitung 50 wird durch den Kondensator 32b angehoben. Wenn
das Boost-Signal Φout auf der Boost-Leitung 50 höher als der
Spannungspegel (Vcc-Vth) ist, werden die MOS-Transistoren 61 und 62
durchgeschaltet, wodurch die Boost-Leitung 50 elektrisch mit dem
Versorgungsspannungsknoten 10 verbunden wird. Genauer gesagt wird
die Spannung Φout der Boost-Leitung 50 auf dem Spannungspegel
(Vcc+2Vth) festgehalten (festgeklemmt), wie in Fig. 14(e)
dargestellt ist.
In Abhängigkeit vom Boost-Signal auf der Boost-Leitung 50 wird der
Transistor 41 leitend, um das Signal mit dem Versorgungspegel Vcc
ohne Signalverlust in die interne Schaltung 40 zu übertragen.
Zum Zeitpunkt t3, wenn das Boost-Aktivierungssignal Φ0 auf den
niedrigen Pegel fällt, fällt das zweite Boost-Steuersignal Φ2 auf
den niedrigen Pegel und das dritte Boost-Steuersignal Φ3 steigt auf
den hohen Pegel an. Folglich schaltet der MOS-Transistor 32c durch
und die Boost-Leitung 50 wird über den MOS-Transistor 32c zum
Massepotentialknoten 20 entladen, wodurch das Boost-Signal Φout auf
den niedrigen Pegel (den Pegel Vth der Schwellenspannung) gebracht
wird.
Die Klemmschaltung 60 verhindert die Erzeugung eines Boost-Signals
mit einem ungeeignet hohen Spannungspegel.
In einer integrierten Halbleiterschaltungsvorrichtung, wie z. B.
einer Halbleiterspeichereinrichtung, wird ein als Element wirkender
Transistor kleiner gemacht, um die Packungsdichte und Integration zu
erhöhen, und die Durchbruchspannung des Transistors sinkt. Um die
Zuverlässigkeit der Bauelemente beizubehalten, muß die
Versorgungsspannung vermindert werden. Die
Halbleiterspeichereinrichtungen werden aber nicht einzeln, sondern
als eine Komponente in einem System verwendet. Logik-ICs, wie z. B.
ein Prozessor, sind noch nicht so fein hergestellt worden, wie eine
Halbleiterspeichereinrichtung. Die Systemversorgungsspannung wird
durch die Versorgungsspannung des IC festgelegt, z. B. auf einen
TTL-Pegel. Um ein einzelnes Versorgungssystem zu bilden, wird die
externe Versorgungsspannung in der Halbleiterspeichereinrichtung
intern abgesenkt, um eine abgesenkte Betriebsversorgungsspannung zum
Treiben der internen Schaltung zu erzeugen. Beispielsweise wird
unter Verwendung einer externen Versorgungsspannung extVcc von 5V
durch einen intern gebildeten Spannungsabsenkkonverter eine interne
Versorgungsspannung intVcc von 3,3V erzeugt.
Ein Beispiel für eine
Halbleitervorrichtung mit einer solchen zweifachen
Versorgungsspannung ist in "Dual Operating Voltage Scheme - Single
5V 16 Mbit DRAM" von Horiguchi et al., IEEE, Journal of Solid-State
Circuits, Vol. 23, Nr. 5, Oktober 1988 beschrieben.
Die Schwellenspannung Vth des MOS-Transistors kann man aus der
Flachbandspannung VFB, dem Ferminiveau ΦF, der Kapazität Cox je
Einheitsfläche des Gate-Isolierfilms und der Ladungsmenge, die in
der Kanaloberfläche induziert wird, folgendermaßen erhalten:
Vth = VFB + 2*ΦF - (QD/Cox)
Weil die Skalierungsregel nicht auf die Schwellenspannung anwendbar
ist, wird genauer gesagt die Schwellenspannung im Gegensatz zur
Versorgungsspannung nicht in Abhängigkeit von einer feineren
Herstellung des Transistors nach unten skaliert. Weil an den
MOS-Transistor eine Back-Gate-Spannung (eine Substratvorspannung)
angelegt wird, steigt der Absolutwert der Schwellenspannung an. Die
Schwellenspannung Vth des betrachteten n-Kanal MOS-Transistors, z. B.
eines Transistors mit einer Strukturgröße von 0,5 µm, beträgt 1,7V.
Wenn die in Fig. 13 gezeigte Boosting-Schaltung zum Hochtreiben
einer Wortleitung in einem 16 MBit-DRAM benutzt wird, wobei man
Transistoren mit einer Strukturgröße von 0,5 µm verwendet, wird die
interne Versorgungsspannung (intern abgesenkte Spannung) intVcc als
Versorgungsspannung Vcc verwendet. Der Voralterungstest (Burn-In-Test)
ist einer der Tests zur Bestimmung der Zuverlässigkeit eines
DRAM. Im Voralterungstest werden anfänglich fehlerhafte Teile
ausgesondert, indem man eine Versorgungsspannung benutzt, die höher
als die übliche Versorgungsspannung ist und der Ausfall wird
bestimmt. Wenn im Voralterungstest für den DRAM 6V als interne
Versorgungsspannung intVcc angelegt werden, wird die Boosting-Span
nung Φout der Boost-Leitung 50 während des Hochtreibens
folgendermaßen ausgedrückt:
Vcc + 2*Vth = 6 + 2*1,7 = 9,4V
Weil -3V als Substratvorspannung Vpp zugeführt werden, sind
9,4V-(-3V) = 12,4V z. B. über einen PN-Übergang (einen Übergang
zwischen dem Substrat und einem Source/Drain-Bereich) des n-Kanal
MOS-Transistors 32c im Boost-Element 32 angelegt. Weil die
Übergangsdurchbruchspannung des Transistors 12V beträgt, wird die
Zuverlässigkeit des Transistors beeinträchtigt. Um ein solches
Problem zu vermeiden, kann man die Versorgungsspannung Vcc während
des Voralterungstests vermindern. Wenn die Versorgungsspannung Vcc
während des Voralterungstests vermindert wird, verlängert sich die
Zeit für den Test. Insbesondere für eine integrierte
Halbleiterschaltungsvorrichtung mit einem internen
Spannungsabsenkkonverter innerhalb des Chips wird die Zeitspanne
notwendigerweise lang, weil eine interne Versorgungsspannung intVcc
niedriger als die externe Versorgungsspannung extVcc als
Versorgungsspannung Vcc verwendet wird. Wenn die Versorgungsspannung
Vcc während des Voralterungstests weiter vermindert wird, verlängert
sich die Zeit für den Voralterungstest nochmals.
Solche Probleme hinsichtlich der Boosting-Spannung treten nicht nur
beim Voralterungstest auf, sondern auch bei einem
Schnellalterungstest, wie z. B. einer Lebensdauerprüfung.
Aus dem IEEE Journal of Solid-State Circuits, Bd. SC 21, Oktober
1986, Seiten 612 bis 616 ist eine Halbleitervorrichtung bekannt,
bei der eine interne Spannungskonvertierschaltung vorgesehen
ist, die eine Wortleitung mit einem Boostsignal versorgt. Dabei
sind Klemmittel für die Boost-Leitung vorgesehen.
Es ist daher Aufgabe der vorliegenden Erfindung, eine Halblei
tervorrichtung mit einer Boost-Schaltung zu schaffen, bei der
die Zuverlässigkeit des Betriebes, insbesondere bei einem Über
spannungsüberzeugungsmodus zum Ausführen eines Voralterungs
testes verbessert wird.
Diese Aufgabe wird gelöst durch eine Halbleitervorrichtung mit
den Merkmalen des Patentanspruches 1.
Bevorzugte Ausgestaltungen der Halbleitervorrichtung ergeben
sich aus den zugehörigen Unteransprüchen.
Die Aufgabe wird auch gelöst durch ein Verfahren mit den Merkma
len des Patentanspruches 18.
Bevorzugterweise wird der Klemmpegel des Boosting-Signals für die
Versorgungsspannung im Normalbetriebsmodus höher als der Pegel im
Verspannungserzeugungsmodus, wie z. B. während des
Voralterungstests, gemacht.
Der Klemmpegel der Klemmschaltung ändert sich in Abhängigkeit vom
Spannungspegel der Versorgungsspannung. Wenn der Unterschied
zwischen der Versorgungsspannung und dem Spannungspegel des
Boosting-Signals im Überspannungserzeugungsmodus vermindert wird,
kann der Boosting-Spannungspegel erniedrigt werden, ohne den
Versorgungsspannungspegel zu senken. Folglich kann eine Beschädigung
der Komponenten im Überspannungserzeugungsmodus, wie z. B. während
eines Voralterungstests, verhindert werden.
Es folgt die Beschreibung von Ausführungsbeispielen anhand der Figuren.
Von den Figuren zeigen:
Fig. 1 die Struktur des Hauptabschnitts einer
Halbleitervorrichtung nach einer Ausführungsform der
Erfindung;
Fig. 2 ein Signaldiagramm, das schematisch den Betrieb der
Schaltung von Fig. 1 darstellt;
Fig. 3 ein Signaldiagramm des Betriebs einer
Boost-Signalerzeugungsschaltung und einer Klemmschaltung, die
in Fig. 1 dargestellt sind;
Fig. 4 die Struktur des Spannungsabsenkkonverters von Fig. 1;
Fig. 5 und 6 den Betrieb des Spannungsabsenkkonverters von Fig. 4;
Fig. 7 die Struktur der Klemmsteuerschaltung von Fig. 1;
Fig. 8 ein Signaldiagramm des Betriebs der Klemmsteuerschaltung
von Fig. 7;
Fig. 9 die Struktur des Hauptabschnitts einer
Halbleitervorrichtung nach einer weiteren Ausführungsform
der Erfindung;
Fig. 10 die Struktur der Klemmsteuerschaltung von Fig. 9;
Fig. 11 den Betrieb der Klemmsteuerschaltung von Fig. 10;
Fig. 12 die Gesamtstruktur eines DRAM;
Fig. 13 die Struktur einer Boosting-Schaltung; und
Fig. 14 ein Signaldiagramm des Boosting-Betriebs der
Boosting-Schaltung.
Fig. 1 zeigt die Struktur des Hauptabschnitts einer
Halbleitervorrichtung nach einer Ausführungsform der vorliegenden
Erfindung. Wie in Fig. 1 dargestellt ist, weist die
Halbleitervorrichtung einen Versorgungsspannungs-Absenkkonverter
130, der unter Verwendung einer externer Versorgungsspannung extVcc,
die einem externen Versorgungsspannungsknoten 110 zugeführt wird,
und einem Massepotential, das einem Massepotentialknoten 120
zugeführt wird, als Betriebsversorgungsspannungen arbeitet und die
externe Versorgungsspannung extVcc, die an den externen
Versorgungsspannungsknoten 110 angelegt ist, absenkt, um eine
interne Versorgungsspannung intVcc an einen internen
Versorgungsspannungsknoten 140 anzulegen, und eine Boost-Signal-Er
zeugungsschaltung 150, die unter Verwendung der internen
Versorgungsspannung intVcc, die dem internen
Versorgungsspannungsknoten 140 zugeführt wird, und dem
Massepotential, das dem Massepotentialknoten 120 zugeführt wird, als
Betriebsversorgungsspannungen arbeitet und die von einem Boost-
Aktivierungssignal Φ0 abhängig ist, zum Ausgeben eines Boost-Signals
Φout an eine Boost-Leitung 170 auf.
Das Boost-Signal Φout auf der Boost-Leitung 170 wird z. B. dem Gate
eines n-Kanal MOS-Transistors 161 wie dem Speicherzellen-Trans
fergatter in einer internen Schaltung 160 wie z. B. einem
Speicherzellenfeld zugeführt. Die Boost-Leitung 170 entspricht einer
Wortleitung in einer Halbleiterspeichervorrichtung, wie sie unter
Bezugnahme auf Fig. 13 beschrieben worden ist (wie oben beschrieben
wurde, ist der Wortleitungstreiber in der
Halbleiterspeichervorrichtung nicht dargestellt).
Der Versorgungsspannungs-Absenkkonverter 130 weist ein Mittel zum
Erfassen, ob sich die dem externen Versorgungsspannungsknoten 110
zugeführte externe Versorgungsspannung extVcc auf einem
vorbestimmten Spannungspegel befindet oder nicht, und zum Treiben
eines Voralterungs-Einstellsignals /Φx auf den aktiven niedrigen
Pegel, wenn die externe Versorgungsspannung extVcc höher als der
vorbestimmte Spannungspegel ist, auf (diese Struktur wird später im
Detail beschrieben).
Ähnlich wie bei der in Fig. 13 gezeigten Struktur weist die
Boost-Signal-Erzeugungsschaltung 150 eine Boost-Steuerschaltung 151, die
vom Boost-Aktivierungssignal Φ0 abhängig ist, zum Erzeugen von
Steuersignalen Φ1, Φ2 und Φ3, und ein Boost-Element 152, das das
Boost-Signal Φout auf der Boost-Leitung 170 in Abhängigkeit von den
Steuersignalen Φ1-Φ3 erzeugt, die von der Boost-Steuerschaltung 151
zugeführt werden, auf. Das Boost-Element 152 weist einen n-Kanal
MOS-Transistor 152a, der vom Steuersignal Φ1 abhängig ist, zum
elektrischen Verbinden der Boost-Leitung 170 mit dem internen
Versorgungsspannungsknoten 140, einen n-Kanal MOS-Transistor 152c,
der vom Steuersignal Φ3 abhängig ist, zum elektrischen Verbinden der
Boost-Leitung 170 mit dem Massepotentialknoten 120 und einen
Kondensator 152b, der vom Steuersignal Φ2 abhängig ist, zum
Hochtreiben des Signalpotentials auf der Boost-Leitung 170 durch
kapazitive Kopplung auf. Der Betrieb der Boost-Signal-Er
zeugungsschaltung 150 ist ähnlich wie der Betrieb der Boost-
Signal-Erzeugungsschaltung, die in Fig. 13 dargestellt ist. Die
Boost-Steuerschaltung 151 arbeitet unter Verwendung der internen
Versorgungsspannung intVcc, die dem internen
Versorgungsspannungsknoten 140 zugeführt wird, und dem
Massepotential, das dem Massepotentialknoten 120 zugeführt wird, als
Betriebsversorgungsspannungen. Damit ist der hohe Pegel der
Steuersignale Φ1, Φ2 und Φ3, die von der Boost-Steuerschaltung 151
erzeugt werden, gleich dem Pegel der internen Versorgungsspannung
intVcc.
Die Halbleitervorrichtung weist ferner die Klemmsteuerschaltung 190, die
unter Verwendung der internen Versorgungsspannung intVcc, die dem
internen Versorgungsspannungsknoten 140 zugeführt wird, und dem
Massepotential, das dem Massepotentialknoten 120 zugeführt wird, als
Betriebsversorgungsspannungen arbeitet und vom Voralterungs-Ein
stellsignal /Φx abhängig ist, um ein Klemmpegel-Steuersignal /Φcl
zu erzeugen, und eine Klemmschaltung 180, die zwischen dem internen
Versorgungsspannungsknoten 140 und der Boost-Leitung 170 gebildet
ist, zum Festklemmen des Potentialpegels des Boost-Signals Φout auf
der Boost-Leitung 170 auf.
Die Klemmschaltung 180 weist einen als Diode geschalteten n-Kanal
MOS-Transistor 183, der zwischen der Boost-Leitung 170 und einem
internen Knoten 181 gebildet ist, und einen p-Kanal MOS-Transistor
182, der zwischen dem internen Knoten 181 und dem internen
Versorgungsspannungsknoten 140 gebildet ist, um das Klemmpegel-Steu
ersignal /Φcl von der Klemmsteuerschaltung 190 an seinem Gate zu
empfangen, auf. Der n-Kanal MOS-Transistor 183 und der p-Kanal
MOS-Transistor 182 haben Schwellenspannungen VthN bzw. VthP. Die
Klemmsteuerschaltung 190 stellt das Klemmpegel-Steuersignal /Φcl auf
einen niedrigen Pegel oder aktiven Zustand ein, wenn das
Voralterungs-Einstellsignal /Φx in einem aktiven Zustand ist. Unter
Bezugnahme auf die Fig. 2 und 3 wird im folgenden der Betrieb der in
Fig. 1 gezeigten Halbleitervorrichtung beschrieben.
Zuerst wird unter Bezugnahme auf die Fig. 1 und 2 der Betrieb des
Versorgungsspannungs-Absenkkonverters und der Klemmsteuerschaltung
kurz beschrieben. Wenn sich die Halbleitervorrichtung im normalen
Betriebsmodus befindet, ist die dem externen
Versorgungsspannungsknoten 110 zugeführte externe
Versorgungsspannung extVcc gleich oder niedriger als der
vorbestimmte Spannungspegel Vr, und der Versorgungsspannungs-Ab
senkkonverter 130 erzeugt eine interne Versorgungsspannung intVcc
mit einem konstanten Spannungspegel Vn aus der externen
Versorgungsspannung extVcc und gibt sie aus. In diesem Zustand hält
der Versorgungsspannungs-Absenkkonverter 130 das Voralterungs-Ein
stellsignal /Φx auf einem hohen Pegel oder dem inaktiven Zustand,
wobei auch die Klemmsteuerschaltung 190 das Klemmpegel-Steuersignal
/Φcl in Abhängigkeit vom hohen Pegel des Voralterungs-Einstellsignal
/Φx auf einem hohen Pegel hält.
Im Überspannungs-Erzeugungsmodus, wie z. B. dem Voralterungsmodus,
wird die externe Versorgungsspannung extVcc auf einen Spannungspegel
eingestellt, der gleich oder höher als ein vorbestimmter
Spannungspegel Vr ist. In diesem Überspannungs-Erzeugungsmodus (im
folgenden einfach als Voralterungsmodus bezeichnet) steigt auch die
vom Versorgungsspannungs-Absenkkonverter 130 erzeugte interne
Versorgungsspannung intVcc entsprechend dem Anstieg der externen
Versorgungsspannung extVcc an (in Fig. 2 ist der Spannungspegel der
internen Versorgungsspannung intVcc im Voralterungsmodus durch Vb
angegeben). Entsprechend dem Anstieg der externen
Versorgungsspannung extVcc fällt das vom Versorgungsspannungs-Ab
senkkonverter 130 erzeugte Voralterungs-Einstellsignal /Φx auf
einen niedrigen Pegel ab, und die Klemmsteuerschaltung 190 bewirkt,
daß das Klemmpegel-Steuersignal /Φcl in Abhängigkeit vom niedrigen
Pegel des Voralterungs-Einstellsignal /Φx abfällt.
Mit dem Abschluß des Voralterungsmodus, wenn die externe
Versorgungsspannung extVcc niedriger als der vorbestimmte
Spannungspegel Vr wird, kehrt das vom Versorgungsspannungs-Ab
senkkonverter 130 erzeugte Voralterungs-Einstellsignal /Φx auf den
hohen Pegel zurück, und auch das von der Klemmsteuerschaltung 190
erzeugte Klemmpegel-Steuersignal /Φcl steigt nach einer
vorbestimmten Zeitspanne auf einen hohen Pegel an.
In der Klemmsteuerschaltung 190 wird das Klemmpegel-Steuersignal
/Φcl um eine vorbestimmte Zeitspanne verzögert, bevor es bei der
Rückkehr vom Voralterungs- in den Normalmodus auf einen hohen Pegel
ansteigt. Das soll eine Änderung des Klemmpegels auf der Boost-Lei
tung aufgrund eines Umschaltens des Klemmpegel-Steuersignals /Φcl
in Abhängigkeit von einem instabilen Pegel der internen
Versorgungsspannung verhindern.
Unter Bezugnahme auf die Fig. 1 und 3 wird als nächstes der Betrieb
der Klemmschaltung 180 beschrieben.
Im Normalmodus befindet sich das Voralterungs-Einstellsignal /Φx auf
einem hohen Pegel, während das von der Klemmsteuerschaltung 190
erzeugte Klemmpegel-Steuersignal /Φcl auf einem hohen Pegel oder dem
Pegel der internen Versorgungsspannung intVcc ist.
Wenn das Boost-Aktivierungssignal Φ0 zum Zeitpunkt t11 auf einen
hohen Pegel ansteigt, stellt die Boost-Steuerschaltung 151 zuerst
das Boost-Steuersignal Φ3 auf einen niedrigen Pegel ein und hebt das
Boost-Steuersignal Φ1 für eine vorbestimmte Zeitspanne auf einen
hohen Pegel an. Entsprechend wird die Boost-Leitung 170 über einen
n-Kanal MOS-Transistor 152a aufgeladen, und der Spannungspegel der
Boost-Leitung 170 erreicht den Pegel Vcc (intVcc)-Vth.
Wenn das Boost-Steuersignal Φ1 als nächstes auf einen niedrigen
Pegel fällt, befindet sich die Boost-Leitung 170 in einem
schwebenden Zustand auf dem Pegel (intVcc-Vth).
Wenn zum Zeitpunkt t12 das Boost-Steuersignal Φ2 auf einen hohen
Pegel ansteigt, erhöht sich der Spannungspegel der Boost-Leitung 170
durch die kapazitive Kopplung des Kondensators 112b. Der MOS-Tran
sistor 183 in der Klemmschaltung 180 ist als Diode geschaltet
und senkt die Spannung nur um seine Schwellenspannung VthN. Der
p-Kanal MOS-Transistor 182 empfängt an seinem Gate das Steuersignal
/Φcl, das sich auf einem hohen Pegel oder der internen
Versorgungsspannung intVcc befindet. Folglich wird der p-Kanal MOS-
Transistor 182 leitend, wenn der Spannungspegel des internen Knotens
181 mindestens gleich (intVcc+|VthP|). Genauer gesagt wird die
Klemmschaltung 180 leitend, wenn der Spannungspegel auf der Boost-Lei
tung 170 mindestens gleich (intVcc+|VthP|+VthN) ist, um die
Boost-Leitung 170 mit dem internen Versorgungsspannungsknoten 140 zu
verbinden. Entsprechend wird das Boost-Signal Φout auf der
Boost-Leitung 170 auf (intVcc+|VthP|+VthN) festgeklemmt.
Wenn zum Zeitpunkt t13 das Boost-Aktivierungssignal Φ0 einen
niedrigen Pegel erreicht, nehmen das Boost-Steuersignal Φ2 einen
niedrigen und das Boost-Steuersignal Φ3 einen hohen Pegel an,
wodurch die Boost-Leitung über den n-Kanal MOS-Transistor 152 zum
Massepotentialknoten 120 entladen wird.
Im Voralterungsmodus erreichen das Voralterungs-Einstellsignal /Φx
und das das Klemmpegel-Steuersignal /Φcl einen niedrigen Pegel. In
diesem Zustand ist der p-Kanal MOS-Transistor 182 normalerweise
durchgeschaltet, um den internen Knoten 181 mit dem internen
Versorgungsspannungsknoten 140 in der Klemmschaltung 180 elektrisch
zu verbinden. Wenn die Boost-Signal-Erzeugungsschaltung 150
aktiviert wird, um das Boost-Signal Φout in Abhängigkeit vom
Boost-Aktivierungssignal Φ0 zu erzeugen, wird daher das Boost-Signal Φout
auf der Boost-Leitung 170 nur durch den n-Kanal MOS-Transistor 183
festgeklemmt, weil der Spannungspegel des internen Knotens 181 auf
dem Pegel der internen Versorgungsspannung intVcc liegt. Mit anderen
Worten ist der Spannungspegel des Boost-Signals Φout auf der
Boost-Leitung 170 gleich intVcc+VthN.
Der Betrieb der Boost-Signal-Erzeugungsschaltung 150 ist im Normal- und
im Voralterungsmodus identisch. Damit unterscheidet sich der
Klemmpegel auf der Boost-Leitung 170 im Normalmodus von dem im
Voralterungsmodus. Wenn z. B. die in Fig. 13 gezeigte Klemmschaltung
benutzt wird und 6V als interne Versorgungsspannung intVcc angelegt
werden, wird das Boost-Signal Φout auf der Boost-Leitung 50 auf 9,4V
festgeklemmt. Bei dieser Ausführungsform kann der Boost-Pegel jedoch
folgendermaßen vermindert werden, selbst wenn dieselben 6V der
internen Versorgungsspannung intVcc angelegt sind:
intVcc + VthN = 6 + 1,7 = 7,7V
Weil -3V als Substratvorspannung Vbb vorhanden sind, wird eine
Spannung von 10,7V über den PN-Übergang des n-Kanal MOS-Transistors
152c im Boost-Element 152 angelegt, wenn das Boost-Signal erzeugt
wird. Diese 10,7V übersteigen die Übergangsdurchbruchspannung eines
Transistors von 12V jedoch nicht, so daß seine Zuverlässigkeit
überhaupt nicht beeinträchtigt wird. Nun wird eine besondere
Struktur des jeweiligen Abschnitts beschrieben.
Fig. 4 zeigt die Struktur des Versorgungsspannungs-Absenkkonverters,
der in Fig. 1 dargestellt ist. Wie in Fig. 4 gezeigt ist, weist der
Versorgungsspannungs-Absenkkonverter 130 eine erste
Referenzspannung-Erzeugungsschaltung 131, die unter Verwendung der
externen Versorgungsspannung extVcc, die dem externen
Versorgungsspannungsknoten 110 zugeführt wird, und dem
Massepotential, das dem Massepotentialknoten 120 zugeführt wird, als
Betriebsversorgungsspannungen arbeitet, zum Erzeugen einer ersten
Referenzspannung Vref1 aus der externen Versorgungsspannung extVcc,
eine zweite Referenzspannung-Erzeugungsschaltung 132, die unter
Verwendung der externen Versorgungsspannung extVcc und dem
Massepotential als Betriebsversorgungsspannungen arbeitet, zum
Erzeugen einer zweiten Referenzspannung Vref2 aus der externen
Versorgungsspannung extVcc, eine Referenzspannung-Kom
binationsschaltung 133, die das Voralterungs-Einstellsignal /Φx
entsprechend der Stärke der ersten und zweiten Referenzspannung
Vref1 und Vref2 erzeugt und diese Referenzspannungen Vref1 und Vref2
kombiniert, um eine dritte Referenzspannung Vref3 zu erzeugen, eine
Pegelverschiebungsschaltung 137, die den Pegel der internen
Versorgungsspannung intVcc verschiebt, die an einem internen Knoten
136 auftritt, um eine Spannung Vsh mit verschobenem Pegel
auszugeben, eine Vergleichsschaltung 134, die die Spannung Vsh mit
verschobenem Pegel von der Pegelverschiebungsschaltung 137 mit der
dritten Referenzspannung Vref3 vergleicht, und einen p-Kanal
MOS-Transistor 135, der zwischen dem externen Versorgungsspannungsknoten
und dem internen Knoten 136 gebildet und von der Ausgabe der
Vergleichsschaltung 134 abhängig ist, um selektiv zu leiten, auf.
Die erste Referenzspannung-Erzeugungsschaltung 131 weist einen
p-Kanal MOS-Transistor 131a, der zwischen den externen
Versorgungsspannungsknoten 110 und einen internen Knoten 131b
geschaltet ist, einen n-Kanal MOS-Transistor 131d, der zwischen den
internen Knoten 131b und den Massepotentialknoten 120 geschaltet ist
und dessen Gate mit einem internen Knoten 131e verbunden ist, einen
Widerstand 131f mit einem Widerstandswert R1, der zwischen den
externen Versorgungsspannungsknoten 110 und einen internen Knoten
131c geschaltet ist, einen p-Kanal MOS-Transistor 131g, der zwischen
den internen Knoten 131c und den internen Knoten 131e geschaltet ist
und dessen Gate mit dem internen Knoten 131b verbunden ist, und
einen n-Kanal MOS-Transistor 131h, der zwischen den internen Knoten
131e und den Massepotentialknoten 120 geschaltet ist, auf.
Das Gate des MOS-Transistors 131h ist mit dem internen Knoten 131e
und dem Gate des MOS-Transistors 131d verbunden. Die MOS-Tran
sistoren 131d und 131h bilden eine Stromspiegelschaltung. Der
Absolutwert der Schwellenspannung des p-Kanal MOS-Transistors 131a
beträgt Vth.
Die erste Referenzspannung-Erzeugungsschaltung 131 weist ferner
einen p-Kanal MOS-Transistor 131i, der zwischen den externen
Versorgungsspannungsknoten 110 und einen internen Ausgabeknoten 131j
geschaltet ist und dessen Gate mit dem Knoten 131c verbunden ist,
und einen zweiten Widerstand 131k mit einem Widerstandswert R2, der
zwischen den internen Ausgabeknoten 131j und den
Massepotentialknoten 120 geschaltet ist, auf. Die erste
Referenzspannung Vref1 wird vom internen Ausgabeknoten 131j
ausgegeben.
Die zweite Referenzspannung-Erzeugungsschaltung 132 weist einen
p-Kanal MOS-Transistor 132a, der zwischen den externen
Versorgungsspannungsknoten 110 und einen internen Knoten 132b
geschaltet und dessen Gate mit einem internen Knoten 132c verbunden
ist, einen n-Kanal MOS-Transistor 132d, der zwischen den internen
Knoten 132b und den Massepotentialknoten 120 geschaltet ist und
dessen Gate mit einem internen Knoten 132e verbunden ist, einen
dritten Widerstand 132f mit einem Widerstandswert R3, der zwischen
den externen Versorgungsspannungsknoten 110 und den internen Knoten
132c geschaltet ist, einen p-Kanal MOS-Transistor 132g, der zwischen
den internen Knoten 132c und den internen Knoten 132e geschaltet ist
und dessen Gate mit dem internen Knoten 132b verbunden ist, einen
n-Kanal MOS-Transistor 132h, der zwischen den internen Knoten 132e und
den Massepotentialknoten 120 geschaltet und dessen Gate mit dem
internen Knoten 132e und dem Gate des MOS-Transistors 132d verbunden
ist, einen vierten Widerstand 132k mit einem Widerstandswert R4, der
zwischen den externen Versorgungsspannungsknoten 110 und den
internen Ausgabeknoten 132j geschaltet ist, und einen n-Kanal
MOS-Transistor 132i, der zwischen den internen Ausgabeknoten 132j und
den Massepotentialknoten 120 geschaltet und dessen Gate mit dem
internen Knoten 132e verbunden ist, auf.
Der Absolutwert der Schwellenspannung des p-Kanal MOS-Transistors
132a beträgt Vth. Die MOS-Transistoren 132h und 132d und auch die
MOS-Transistoren 132h und 132i bilden eine Stromspiegelschaltung.
Die Referenzspannung-Kombinationsschaltung 133 weist eine
Stromspiegel-Differenzverstärkungsschaltung 133a, der an seinem
positiven Eingang die erste Referenzspannung Vref1 vom internen
Knoten 133b der ersten Referenzspannung-Erzeugungsschaltung 131 und
an seinem negativen Eingang die zweite Referenzspannung Vref2 von
der zweiten Referenzspannung-Erzeugungsschaltung 132 empfängt, und
einen p-Kanal MOS-Transistor 133c, der zwischen einen internen
Knoten 133d und den externen Versorgungsspannungsknoten 110
geschaltet ist, um das Ausgangssignal der
Differenzverstärkungsschaltung an seinem Gate zu empfangen, auf.
Die Differenzverstärkungsschaltung 133a arbeitet unter Verwendung
der externen Versorgungsspannung extVcc, die dem externen
Versorgungsspannungsknoten 110 zugeführt wird, und dem
Massepotential als Betriebsversorgungsspannungen. Die
Differenzverstärkungsschaltung 133a erzeugt das
Alterungseinstellsignal /Φx. Wenn die dem positiven Eingang
zugeführte erste Referenzspannung Vref1 höher als die dem negativen
Eingang zugeführte zweite Referenzspannung Vref2 ist, erzeugt die
Differenzverstärkungsschaltung 133a ein Alterungseinstellsignal mit
hohem Pegel. Sonst wird das Alterungseinstellsignal /Φx mit einem
niedrigen Pegel erzeugt.
Die Vergleichsschaltung 134 wird von der Stromspiegel-Dif
ferenzverstärkungsschaltung gebildet, die die dritte
Referenzspannung Vref3, die dem internen Knoten 133d zugeführt wird,
an ihrem negativen Eingang und die Spannung Vsh von der
Pegelverschiebungsschaltung 137 an ihrem positiven Eingang empfängt.
Die Differenzverstärkungsschaltung 134 arbeitet unter Verwendung der
externen Versorgungsspannung extVcc und dem Massepotential als
Betriebsversorgungsspannungen.
Die Pegelverschiebungsschaltung 137 weist Widerstände 137a und 137c
auf, die zwischen dem internen Ausgabeknoten 136 und dem
Massepotentialknoten 120 in Reihe geschaltet sind. Die Widerstände
137a und 137c weisen Widerstandswerte R5 bzw. R6 auf und erzeugen
die Spannung Vsh mit verschobenem Pegel durch Spannungsteilung der
internen Versorgungsspannung intVcc. Genauer gesagt kann man die
Spannung Vsh mit verschobenem Pegel durch folgende Gleichung
erhalten:
Vsh = intVcc*R6/(R5 + R6)
Nun wird der Betrieb jeder Schaltung beschrieben.
Unter Bezugnahme auf Fig. 5 wird nun der Betrieb der ersten und der
zweiten Referenzspannung-Erzeugungsschaltung beschrieben, die in
Fig. 4 dargestellt sind. In Fig. 5 gibt die Abszisse die externe
Versorgungsspannung extVcc und die Ordinate die erste und zweite
Referenzspannung Vref1 und Vref2 an.
Wenn in der ersten Referenzspannung-Erzeugungsschaltung 131 die
externe Versorgungsspannung extVcc ansteigt, fließt ein Strom I über
den Widerstand R1 und das Potential am Knoten 131c von (extVcc-I*R1)
erhöht sich entsprechend dem Anstieg der externen
Versorgungsspannung extVcc. Wenn extVcc-I*R1 < Vth ist, schalten die
MOS-Transistoren 131a und 131i durch, und der Strom 11 fließt
hindurch (es wird angenommen, daß die Schwellenspannungen der
MOS-Transistoren 131a und 131i gleich sind). Mit dem Stromfluß I1 über
den Widerstand 131a steigt die erste Referenzspannung Vref1 (=I1*r1)
in Abhängigkeit vom Anstieg der externen Versorgungsspannung extVcc
an.
Der Stromfluß über den Widerstand R1 steigt in Abhängigkeit vom
Anstieg der externen Versorgungsspannung extVcc an, und auch der
Strom i1 über den Widerstand 131k vergrößert sich. Daher steigt die
erste Referenzspannung Vref1 in Abhängigkeit vom Anstieg der
externen Versorgungsspannung extVcc an.
Der Knoten 131b wird durch den MOS-Transistor 131a geladen, so daß
sich sein Potential vergrößert. Weil das Potential des Knotens 131c
weder niedriger als das Potential des Knotens 131b noch als die
Schwellenspannung des MOS-Transistor 131g ist (die Spannung wird
durch die Schwellenspannung des MOS-Transistor 131a vermindert),
schaltet der MOS-Transistor 131a durch, so daß der Knoten 131e über
den MOS-Transistor 131g geladen wird. Wenn die externe
Versorgungsspannung extVcc eine vorbestimmte Spannung V1 und das
Potential des Knotens 131 mindestens die Schwellenspannung des
MOS-Transistor 131h erreicht, schalten die MOS-Transistoren 131h und
131d durch.
Weil die MOS-Transistoren 131h und 131d eine Stromspiegelschaltung
bilden, fließt durch beide Transistoren derselbe Strom (unter der
Voraussetzung, daß die MOS-Transistoren 131d und 131a dieselbe Größe
aufweisen). Der Strom über den MOS-Transistor 131h wird über den
Transistor 131g und den Widerstand 131f ausgegeben, während der
Strom an den MOS-Transistor 131d über den MOS-Transistor 131a
ausgegeben wird. Wenn die Stromstärke über den MOS-Transistor 131a
größer als die Stromstärke über den MOS-Transistor 131g ist, steigt
das Potential am Knoten 131b an, der Strom über den MOS-Transistor
131g sinkt, das Potential am Knoten 131c steigt und die
Leitfähigkeit des MOS-Transistors 131a fällt, um seine Stromführung
zu mindern.
Wenn andererseits der Strom über den MOS-Transistor 131a kleiner als
der Strom über den MOS-Transistor 131g ist, sinkt das Potential am
Knoten 131d, die Leitfähigkeit des MOS-Transistors 131g steigt, das
Potential am Knoten 131c fällt und entsprechend steigt der Strom
über den MOS-Transistor 131a. Aufgrund der Rückkopplung des
MOS-Transistors 131g werden der Widerstand 131f und der MOS-Transistor
131a mit demselben Strom beaufschlagt. Indem man den Wert R1 des
Widerstands 131f ausreichend groß und W/L (Gate-Breite/Gate-Länge)
des MOS-Transistors 131a ausreichend größer als bei anderen
MOS-Transistoren macht, wird das Potential am Knoten 131c um den
Absolutwert Vth der Schwellenspannung des MOS-Transistors 131a
niedriger als die externe Versorgungsspannung extVcc. Mit anderen
Worten wird der Spannungsabfall über den Widerstand 131f gleich dem
Absolutwert Vth der Schwellenspannung des MOS-Transistors 131a. In
diesem Fall ist der Strom I über den Widerstand 131f gleich
I=Vth/R1. Der Strom über den Widerstand 131f ist gleich dem Strom
über den MOS-Transistor 131i und den Widerstand 131g. Folglich ist
die erste Referenzspannung Vref1 konstant und durch den folgenden
Ausdruck gegeben:
Vref1 = Vth*R2/R1
In der zweiten Referenzspannung-Erzeugungsschaltung 132 bilden die
MOS-Transistoren 132a, 132d, 132g und 132h sowie der Widerstand 132f
eine Konstantstromschaltung wie in der ersten Referenzspannung-Er
zeugungsschaltung 131. Der Knoten 132e ist mit dem Gate des MOS-Tran
sistors 132i verbunden, so daß ein konstanter Strom auch über
den MOS-Transistor 132i fließt. Die vom Knoten 132g ausgegebene
zweite Referenzspannung Vref2 kann durch folgenden Ausdruck
angegeben werden:
Vref2 = extVcc-I2*R4
Der Strom I2 fließt über den Widerstand 132k. Der Strom I2 ist im
wesentlichen gleich dem Strom über den Widerstand 132f. Der Strom
über den Widerstand 132f kann wie bei der ersten Referenzspannung-
Erzeugungsschaltung 131 durch Vth/R3 angegeben werden. Damit ist die
zweite Referenzspannung Vref2 durch folgenden Ausdruck gegeben:
Vref2 = extVcc-(Vth*R4/R3)
Genauer gesagt steigt die zweite Referenzspannung Vref2 in
Abhängigkeit von der externen Versorgungsspannung extVcc an, wenn
die externe Versorgungsspannung extVcc nicht geringer als Vth*r4/R3
ist. Wenn die externe Versorgungsspannung extVcc einen bestimmten
Spannungspegel V2 erreicht, ist die zweite Referenzspannung Vref2
höher als die erste Referenzspannung Vref1.
Unter Bezugnahme auf die Fig. 6 wird nun der Betrieb der
Referenzspannung-Kombinationsschaltung von Fig. 4 beschrieben. In
Fig. 6 gibt die Abszisse die externe Versorgungsspannung extVcc und
die Ordinate die interne Versorgungsspannung intVcc sowie die dritte
Referenzspannung Vref3 an.
In der Referenzspannung-Kombinationsschaltung 133 empfängt die
Differenzverstärkungsschaltung 133a die erste Referenzspannung Vref1
an ihrem positiven und die zweite Referenzspannung Vref2 an ihrem
negativen Eingang. Wenn die erste Referenzspannung Vref1 höher als
die zweite Referenzspannung Vref2 ist, erzeugt die
Differenzverstärkungsschaltung 133a ein Alterungseinstellsignal /Φx
mit hohem Pegel. In diesem Fall ist der p-Kanal MOS-Transistor 133c
gesperrt. Folglich ist die am Knoten 133d auftretende dritte
Referenzspannung Vref3 gleich der ersten Referenzspannung Vref1, die
dem Knoten 133b zugeführt wird.
Wenn die externe Versorgungsspannung extVcc höher als die
vorbestimmte Spannung V2 ist, fällt das von der
Differenzverstärkungsschaltung 133a ausgegebene
Alterungseinstellsignal /Φx auf einen niedrigen Pegel. Entsprechend
schaltet der p-Kanal MOS-Transistor 133c durch, so daß die externe
Versorgungsspannung extVcc, die dem Versorgungsspannungsknoten 110
zugeführt wird, zum Knoten 133d übertragen wird. Die dritte
Referenzspannung Vref3 am Knoten 133d steigt in Abhängigkeit von der
externen Versorgungsspannung extVcc an. Die dritte Referenzspannung
Vref3 am Knoten 133d wird über den Knoten 133b auch dem positiven
Eingang der Differenzverstärkungsschaltung 133a zugeführt. Wenn die
dritte Referenzspannung Vref3 höher als die zweite Referenzspannung
Vref2 ist, erreicht das Ausgangssignal der
Differenzverstärkungsschaltung 133a einen hohen Pegel, wodurch der
p-Kanal MOS-Transistor 133c gesperrt ist.
Folglich ist die dritte Referenzspannung Vref3 in einem Bereich
extVcc < V2 wegen der Differenzverstärkungsschaltung 133a gleich der
zweiten Referenzspannung Vref2. Der p-Kanal MOS-Transistor 133c
stellt ein veränderliches Widerstandselement dar, in dem sich die
Leitfähigkeit in Abhängigkeit vom Ausgangspegel der
Differenzverstärkungsschaltung 133a ändert, und der den Strom vom
externen Versorgungsspannungsknoten 110 zum internen Knoten 133d in
Abhängigkeit vom Potentialpegel seines Gates überträgt und die
dritte Referenzspannung Vref3 auf einen Wert gleich der zweiten
Referenzspannung Vref2 anhebt.
Nun wird die Erzeugung der internen Spannung intVcc beschrieben. Die
Differenzverstärkungsschaltung 134 empfängt an ihrem negativen
Eingang die dritte Referenzspannung Vref3 und an ihrem positiven
Eingang die Spannung Vsh mit verschobenem Pegel von der
Pegelverschiebungsschaltung 137. Der Ausgang der
Differenzverstärkungsschaltung 134 bleibt auf einem niedrigen Pegel
oder dem Massepotentialpegel, bis die externe Versorgungsspannung
extVcc einen Spannungspegel V3 erreicht, wobei Vref3=Vsh gilt.
Entsprechend schaltet der p-Kanal MOS-Transistor 135 durch, der an
seinem Gate das Ausgangssignal der Differenzverstärkungsschaltung
134 empfängt, so daß die vom Knoten 136 ausgegebene interne
Versorgungsspannung intVcc ungefähr auf dem gleichen Spannungspegel
wie die externe Versorgungsspannung extVcc liegt.
Wenn die Spannung Vsh mit verschobenem Pegel höher als die dritte
Referenzspannung Vref3 ist, d. h. die externe Versorgungsspannung
extVcc ist höher als die Spannung V3, erreicht das Ausgangssignal
der Differenzverstärkungsschaltung 134 einen hohen Pegel. Das
bewirkt, daß der p-Kanal MOS-Transistor 135 sperrt (oder daß seine
Leitfähigkeit sinkt). Durch diese Rückkopplung wird die Spannung Vsh
mit verschobenem Pegel gleich der dritten Referenzspannung Vref3.
Daher kann die interne Versorgungsspannung intVcc durch folgenden
Ausdruck angegeben werden:
intVcc = Vref3*(R5 + R6)/R6
Dieser Ausdruck kann folgendermaßen umgeformt werden:
(intVcc-Vref3) = R5*Vref3/R6
(intVcc-Vref3) : Vref3 = R5 : R6
(intVcc-Vref3) : Vref3 = R5 : R6
In einem Spannungsbereich, der zum Anlegen einer hohen Spannung
während des Voralterungstests benutzt wird, ist die externe
Versorgungsspannung extVcc höher als die Spannung V2, und das
Voralterungseinstellsignal /Φx befindet sich auf einem niedrigen
Pegel. In Fig. 6 ist der Voralterungspunkt, an dem der
Voralterungstest ausgeführt wird, auf einen Punkt mit extVcc=9V und
intVcc=6V eingestellt.
Unter Bezugnahme auf Fig. 7 wird nun eine Struktur für die in Fig. 1
gezeigte Klemmsteuerschaltung und deren Betrieb beschrieben. Wie in
Fig. 7 dargestellt ist, weist die Klemmsteuerschaltung 190 eine
Pufferschaltung 191, die unter Verwendung der internen
Versorgungsspannung intVcc, die dem internen
Versorgungsspannungsknoten 140 zugeführt wird, und dem
Massepotential, das dem Massepotentialknoten 120 zugeführt wird, als
Betriebsversorgungsspannungen arbeitet, um das
Voralterungseinstellsignal /Φx mit dem Pegel der externen
Versorgungsspannung in ein Puffersignal Φbf mit dem Pegel der
internen Versorgungsspannung umzuwandeln, eine Zeitgeberschaltung 192,
die den aktiv/inaktiv-Übergang des Puffersignals Φbf von der
Pufferschaltung 191 verzögert, und eine Steuersignal-Er
zeugungsschaltung 193, die ein Klemmpegel-Steuersignal /Φcl in
Abhängigkeit von einem Zeitgebersignal Φtm von der
Zeitgeberschaltung 192 und dem Puffersignal Φbf von der
Pufferschaltung 191 ausgibt, auf.
Die Pufferschaltung 191 weist einen p-Kanal MOS-Transistor 191b, der
zwischen den internen Versorgungsspannungsknoten 140 und einen
internen Knoten 191a geschaltet ist, zum Empfangen des
Voralterungseinstellsignal /Φx an seinem Gate, einen Widerstand
191c, der zwischen den internen Knoten 191a und den
Massepotentialknoten 120 geschaltet ist, und eine Inverterschaltung
191d, die das Signalpotential am internen Knoten 191a invertiert, um
das Puffersignal Φbf auszugeben, auf. Die Inverterschaltung 191d
arbeitet unter Verwendung der internen Versorgungsspannung intVcc
als einer Betriebsversorgungsspannung. Folglich ist der hohe Pegel
des Puffersignals Φbf gleich dem Pegel der internen
Versorgungsspannung intVcc.
Die Zeitgeberschaltung 192 weist eine NAND-Schaltung 192a, die das
Puffersignal Φbf und ein Taktsignal Φcp empfängt, eine
Inverterschaltung 192b, die das Ausgangssignal der NAND-Schaltung
192a invertiert, einen Kondensator 192c, der durch kapazitive
Kopplung das Ausgangssignal der Inverterschaltung 192b an einen
internen Knoten 192d überträgt, und einen n-Kanal MOS-Transistor
192e zum Festklemmen der Spannung N9 des internen Knoten 192d auf.
Das Taktsignal Φcp wird mit vorbestimmter Periode wiederholt erzeugt
und ist in einem DRAM dem Taktsignal zum Treiben einer
Ladungspumpschaltung äquivalent, die die Substratvorspannung VBB
erzeugt. Das Gate und eine Elektrode (Drain) des n-Kanal MOS-Tran
sistors 192e ist mit dem internen Knoten 192d und der andere
Leitungsanschluß (Source) mit dem Massepotentialknoten 120
verbunden, damit der Transistor als Diode wirkt.
Die Zeitgeberschaltung 192 weist ferner einen n-Kanal MOS-Transistor
192f, der zwischen den internen Knoten 192d und den internen Knoten
192g geschaltet ist, um das Massepotential an seinem Gate zu
empfangen, einen n-Kanal MOS-Transistor 192i, der zwischen den
internen Knoten 192g und den Massepotentialknoten 120 geschaltet
ist, um das Klemmpotential-Steuersignal Φcl an seinem Gate zu
empfangen, einen p-Kanal MOS-Transistor 192h, der zwischen den
internen Versorgungsspannungsknoten 140 und den internen Knoten 192g
geschaltet ist, um das Puffersignal Φbf an seinem Gate zu empfangen,
einen Kondensator 192j, der zwischen den internen Knoten 192g und
den Massepotentialknoten 120 geschaltet ist, um die
Potentialänderung des Knotens 192g zu glätten, und eine
Inverterstufe, die zwischen den internen Versorgungsspannungsknoten
140 und den Massepotentialknoten 120 geschaltet ist, um das
Signalpotential des internen Knoten 192g (d. h. das Ladepotential des
Kondensators 192j) zu invertieren, auf.
Die Inverterstufe weist einen p-Kanal MOS-Transistor 192k, der
zwischen den internen Versorgungsspannungsknoten 140 und den
internen Knoten 192m geschaltet ist, einen p-Kanal MOS-Transistor
192n, der zwischen den internen Knoten 192m und den internen Knoten
192p geschaltet ist, einen n-Kanal MOS-Transistor 192q, der zwischen
den internen Knoten 192p und den internen Knoten 192r geschaltet
ist, und einen n-Kanal MOS-Transistor 192s, der zwischen den
internen Knoten 192r und den Massepotentialknoten 120 geschaltet
ist, auf. Die Gates der MOS-Transistoren 192k, 192n, 192g und 192s
sind mit dem internen Knoten 192g verbunden.
Die Zeitgeberschaltung 192 weist ferner eine Inverterschaltung 192y,
die ein Signal vom internen Knoten 192p empfängt, eine
Inverterschaltung 192z, die das Ausgangssignal des Inverters 192y
empfängt, einen n-Kanal MOS-Transistor 192t, der zwischen den
internen Knoten 192m und den internen Knoten 192p geschaltet ist, um
das Ausgangssignal der Inverterschaltung 192y an seinem Gate zu
empfangen, und einen n-Kanal MOS-Transistor 192x, der zwischen den
internen Knoten 192p und den internen Knoten 192r geschaltet ist, um
das Ausgangssignal der Inverterschaltung 192y an seinem Gate zu
empfangen, auf.
Die Steuersignal-Erzeugungsschaltung 193 weist eine NAND-Schaltung
193a, die das Zeitgebersignal Φtm und das Puffersignal Φbf empfängt,
und eine Inverterschaltung 193b, die das Ausgangssignal der
NAND-Schaltung 193a invertiert, auf.
Unter Bezugnahme auf das Signaldiagramm der Fig. 8 wird nun der
Betrieb der Klemmsteuerschaltung beschrieben, die in Fig. 7
dargestellt ist.
Zum Zeitpunkt t1 befindet sich die externe Versorgungsspannung
extVcc in einem normalen Zustand bei z. B. 5V zwischen den
Spannungspegeln V2 und V3, während die interne Versorgungsspannung
intVcc auf einem konstanten Spannungspegel von z. B. 3,3V liegt. In
diesem Zustand befindet sich das Voralterungseinstellsignal /Φx auf
einem hohen Pegel (dem Pegel der externen Versorgungsspannung
extVcc), und der p-Kanal MOS-Transistor 191b in der Pufferschaltung
191 ist gesperrt. Folglich wird der interne Knoten 191a über den
Widerstand 191c zum Massepotential entladen und erreicht einen
niedrigen Pegel, während das Puffersignal Φbf von der
Inverterschaltung 191d den hohen Pegel der internen
Versorgungsspannung intVcc annimmt.
In der Zeitgeberschaltung 192 wirkt die NAND-Schaltung 192a als
Inverterschaltung in Abhängigkeit vom Puffersignal Φbf mit hohem
Pegel, um das Taktsignal Φcp zu invertieren und auszugeben. Das
Ausgangssignal der NAND-Schaltung 192a wird von der
Inverterschaltung 192b weiter invertiert und zum Kondensator 192c
ausgegeben.
Der Kondensator 192c bewirkt einen Anstieg der Spannung N9 des
Knotens 192d in Abhängigkeit vom Anstieg des Taktsignals Φcp. Als
Reaktion auf den Anstieg der Spannung N9 des Knotens 192d schaltet
der MOS-Transistor 192e durch, wodurch das Potential des Knotens
192d sinkt. Damit wird der Potentialpegel des Knotens 192d auf dem
Pegel der Schwellenspannung des MOS-Transistors 192e festgeklemmt.
In diesem Zustand schaltet der MOS-Transistor 192f durch, weil sein
Gate das Massepotential empfängt. Ferner sperrt der p-Kanal MOS-Tran
sistor 192h. Folglich tritt unter dieser Bedingung am internen
Knoten 192g keine Zustandsänderung auf.
Wenn das Taktsignal Φcp fällt, sinkt die Spannung N9 des Knotens
192d aufgrund der kapazitiven Kopplung des Kondensators 192c.
Entsprechend wird die Spannung N1 negativ, der MOS-Transistor 192e
sperrt, der MOS-Transistor 192f schaltet durch, der Knoten 192g wird
mit dem Knoten 192d verbunden und seine Spannung N10 sinkt. Weil die
Spannung N10 des Knotens 192g auf einem niedrigen Pegel liegt,
schalten die MOS-Transistoren 192m und 192n durch und die
MOS-Transistoren 192q und 192s sperren, wodurch der Ausgang der
Inverterschaltung 192y einen niedrigen und der Ausgang der
Inverterschaltung 192y hohen Pegel erreichen.
In der Ausgabeschaltung 193 erreicht das Ausgangssignal der
NAND-Schaltung 193a einen niedrigen und das Ausgangssignal der
Inverterschaltung 193b einen hohen Pegel. Der MOS-Transistor 192i
wird in Abhängigkeit vom hohen Pegel des Klemmpotential-Steu
ersignals Φcl durchgeschaltet, wodurch der Potentialpegel des
Knotens N10 zum Massepotentialpegel zurückkehrt.
Folglich befindet sich im Normalzustand das Potential des Knotens
N10 auf einem niedrigen Pegel.
Wenn zum Zeitpunkt t1 die externe Versorgungsspannung extVcc höher
als ein vorbestimmter Spannungspegel V2 ist, fällt das
Voralterungseinstellsignal /Φx auf einen niedrigen Pegel ab. Als
Reaktion auf den Abfall des Voralterungseinstellsignals /Φx auf
einen niedrigen Pegel schaltet der MOS-Transistor 191b durch, das
Potential des internen Knotens 191a steigt und das von der
Inverterschaltung 191d ausgegebene Puffersignal Φbf fällt in der
Pufferschaltung 191 auf einen niedrigen Pegel ab.
Als Reaktion auf den Abfall des Puffersignals Φbf erreicht das
Ausgangssignal der NAND-Schaltung 193a einen hohen Pegel, und das
von der Inverterschaltung 193b ausgegebene Klemmpotential-Steu
ersignal /Φcl fällt in der Ausgabeschaltung 193 auf einen
niedrigen Pegel ab.
In Abhängigkeit vom Abfall des Puffersignals Φbf wird das
Ausgangssignal der NAND-Schaltung 192a auf einem hohen Pegel
fixiert, so daß in der Zeitgeberschaltung ein Ladungspumpbetrieb in
Abhängigkeit vom Taktsignal Φcp verhindert wird.
Ferner wird der MOS-Transistor 192i durch das Klemmpotential-Steu
ersignal /Φcl mit niedrigem Pegel gesperrt, und der
MOS-Transistor 192h schaltet wegen des Puffersignals Φbf mit niedrigem
Pegel durch. Dadurch erreicht die Spannung N10 des Knotens 192g
einen hohen Pegel oder den Pegel der internen Versorgungsspannung
intVcc.
Als Reaktion auf den Anstieg der Spannung N10 sperren die MOS-Tran
sistoren 192k und 192n und die MOS-Transistoren 192g und 192s
schalten durch, wodurch das Potential des Knotens 192p zum
Massepotential entladen wird. Als Reaktion auf den Potentialabfall
des Knotens 192p erreicht das Ausgangspotential der
Inverterschaltung 192y einen hohen Pegel, und das Zeitgebersignal
Φtm von der Inverterschaltung 192z fällt auf einen niedrigen Pegel
ab. Zu diesem Zeitpunkt sind die beiden MOS-Transistoren 192t und
192x wegen des Signals mit hohem Pegel von der Inverterschaltung
192y durchgeschaltet, wodurch der Knoten 192m mit hoher
Geschwindigkeit entladen und der MOS-Transistor 192n gesperrt wird,
und wodurch das Zeitgebersignal Φtm schnell auf einen niedrigen
Pegel abfällt.
Mit dem Abschluß des Voralterungstests kehrt die externe
Versorgungsspannung extVcc zum Zeitpunkt t2 in den normalen Zustand
mit einem Pegel zurück, der den vorbestimmten Pegel VB nicht
übersteigt. Dadurch nimmt das Voralterungseinstellsignal /Φx einen
hohen Pegel an (d. h. den Pegel der externen Versorgungsspannung
extVcc). In Abhängigkeit vom Anstieg des Voralterungseinstellsignals
/Φx wird der MOS-Transistor 191b gesperrt, wodurch das Puffersignal
Φbf einen hohen Pegel annimmt (d. h. den Pegel der internen
Versorgungsspannung intVcc). In der Zeitgeberschaltung 192 sperrt
der MOS-Transistor 192h in Abhängigkeit vom Anstieg des
Puffersignals Φbf, und die NAND-Schaltung 192a arbeitet als
Inverter. Zum Zeitpunkt t2 befindet sich das Klemmpotential-Steu
ersignal /Φcl auf einem niedrigen Pegel und der MOS-Transistor
192i ist gesperrt. Der MOS-Transistor 192f bleibt gesperrt, bis die
Spannung N9 des internen Knotens 192d negativ wird. Die Spannung N10
des internen Knotens 192f behält den hohen Pegel bei (d. h. das
Ladepotential des Kondensators 192i). Folglich wird das
Zeitgebersignal Φtm auf einem niedrigen Pegel gehalten, selbst wenn
zum Zeitpunkt t2 das Voralterungseinstellsignal /Φx auf einen hohen
Pegel ansteigt.
Wenn die NAND-Schaltung 192a als Inverter arbeitet und das
Taktsignal Φcp über die NAND-Schaltung 192a und die
Inverterschaltung 192b dem Kondensator 192c zugeführt wird, führt
der Kondensator 192c den Ladungspumpbetrieb aus. Wenn die Spannung
N9 des Knotens 192d negativ wird, schaltet der MOS-Transistor 192f
durch und die Spannung N10 des Knotens 192g (d. h. das Ladepotential
des Kondensators 192j) sinkt allmählich. Die
Spannungsabsinkgeschwindigkeit wird durch das Verhältnis des
Produkts aus Kapazität des Kondensators 192c und Frequenz des
Taktsignals Φcp zur Kapazität des Kondensators 192g bestimmt.
Wenn ab dem Zeitpunkt t2 eine vorbestimmte Zeitspanne td verstrichen
ist, ist die Spannung N10 des internen Knotens 192g auf einen
niedrigen Pegel abgesunken, die MOS-Transistoren 192m und 192n
schalten durch und die MOS-Transistoren 192q und 192s sperren. Zu
diesem Zeitpunkt wird vom Ausgangssignal der Inverterschaltung 192y
bestimmt, ob die MOS-Transistoren 192t und 192x durchgeschaltet oder
gesperrt sind. Die MOS-Transistoren 192m und 192n schalten im
wesentlichen zur gleichen Zeit durch, wie die MOS-Transistoren 192q
und 192s sperren. Das Potential des Knotens 192p wird über die
MOS-Transistoren 192m und 192n auf einen hohen Pegel angehoben, das
Ausgangssignal der Inverterschaltung 192y erreicht einen hohen Pegel
und das Zeitgebersignal Φtm von der Inverterschaltung 192z, die das
Ausgangssignal der Inverterschaltung 192y empfängt, steigt auf einen
hohen Pegel an.
In der Ausgabeschaltung 193 ist das Ausgangssignal der NAND-Schaltung
193a auf einem hohen Pegel fixiert und das Klemmpotential-Steuer
signal /Φcl wird auf einem hohen Pegel gehalten, während das
Zeitgebersignal Φtm auf einem niedrigen Pegel liegt. Wenn sowohl das
Puffersignal Φbf als auch das Zeitgebersignal Φtm auf einem
niedrigen Pegel sind, erreicht das Ausgangssignal der NAND-Schaltung
193a einen niedrigen Pegel, und das Klemmpotential-Steuersignal /Φcl
von der Inverterschaltung 193b, die das Ausgangssignal der
NAND-Schaltung 193a empfängt, steigt auf einen hohen Pegel an. Als
Reaktion auf das Klemmpotential-Steuersignal /Φcl mit einem hohen
Pegel schaltet der MOS-Transistor 192i, der an seinem Gate das
Klemmpotential-Steuersignal /Φcl empfängt, durch und die Spannung
N10 des Knotens 192g wird zur Masse abgeleitet.
Aus den folgenden Gründen wird der Übergang des Klemmpoten
tial-Steuersignals /Φcl auf einen hohen Pegel vom Zeitgebersignal Φtm um
eine vorbestimmte Zeitspanne td verzögert.
Wenn die externe Versorgungsspannung extVcc am Ende des
Voralterungstests absinkt, sinkt auch die interne
Versorgungsspannung intVcc entsprechend. Wenn die externe
Versorgungsspannung extVcc mit hoher Geschwindigkeit abfällt, kann
die interne Versorgungsspannung intVcc dieser Änderung der externen
Versorgungsspannung extVcc nicht folgen. Folglich könnte sich die
interne Versorgungsspannung intVcc in einem Schwingungszustand
befinden, wenn die externe Versorgungsspannung extVcc nicht höher
als der vorbestimmte Spannungspegel V2 ist. Wird das Puffersignal
Φbf als Klemmpotential-Steuersignal angelegt, ändert sich der Pegel
des Puffersignals Φbf in Abhängigkeit von der Pegeländerung der
internen Versorgungsspannung intVcc und entsprechend ändert sich
auch das Klemmpotential. Zu diesem Zeitpunkt, wenn das Boost-Signal
auf der Boost-Leitung erzeugt wird, wäre es möglich, daß sich der
Pegel des Boost-Signals in Abhängigkeit von der Änderung des
Klemmpegels ändert und eine ungünstig hohe Spannung an die MOS-Tran
sistoren in der Boost-Schaltung angelegt wird. Um einen solchen
Zustand zu vermeiden, wird das Klemmpotential-Steuersignal /Φcl für
eine vorbestimmte Zeitspanne auf einen niedrigen Pegel eingestellt,
so daß sein Klemmpegel auf intVcc+VthN fixiert werden kann. Das kann
das Anlegen einer ungünstig hohen Spannung an die MOS-Transistoren
in der Boost-Schaltung selbst dann sicher verhindern, falls sich die
interne Versorgungsspannung intVcc in einem Schwingungszustand
befindet.
Fig. 9 zeigt die Struktur des Hauptabschnitts einer
Halbleitervorrichtung nach einer weiteren Ausführungsform der
vorliegenden Erfindung. In Fig. 9 sind den Komponenten, die den
Komponenten von Fig. 1 entsprechen, dieselben Bezugszeichen
zugeordnet, und eine detaillierte Beschreibung von diesen
Komponenten wird im folgenden nicht ausgeführt.
Die in Fig. 9 gezeigte Klemmsteuerschaltung 290 erzeugt das
Klemmpotential-Steuersignal /Φcl in Abhängigkeit vom Pegel der
internen Versorgungsspannung intVcc. Gleichzeitig weist das
Klemmpotential-Steuersignal /Φcl eine Hystereseeigenschaft
hinsichtlich seines Ansteigens/Abfallens auf. Genauer gesagt ändert
sich das Klemmpotential-Steuersignal /Φcl vom hohen Pegel oder
inaktiven Zustand zum niedrigen Pegel oder aktiven Zustand, wenn die
interne Versorgungsspannung intVcc höher als der erste Pegel ist,
und es ändert sich vom niedrigen Pegel oder aktiven Zustand zum
hohen Pegel oder inaktiven Zustand, wenn die interne
Versorgungsspannung intVcc niedriger als ein zweiter Pegel unterhalb
des ersten Pegels wird, wenn die interne Versorgungsspannung intVcc
vom Spannungspegel über dem ersten Pegel absinkt.
Wenn sich die interne Versorgungsspannung intVcc auf einem Pegel
zwischen dem ersten und zweiten Pegel befindet, ändert sich der
Pegel des Klemmpotential-Steuersignals /Φcl nicht. Mit anderen
Worten ändert sich der Klemmpegel der Klemmschaltung nicht. Der
Klemmpegel der Klemmschaltung kann verändert werden, wenn die
interne Versorgungsspannung intVcc beim Abschluß des
Voralterungstests ausreichend abgesunken ist. Damit wird die
Zuverlässigkeit der Vorrichtung nicht beeinträchtigt. Genauer gesagt
kann der Klemmpegel der Klemmschaltung in der Übergangszeit nach dem
Abschluß des Voralterungstests stabilisiert werden.
Auch in dieser Übergangszeit kann der Klemmpegel der Klemmschaltung
zuverlässig fixiert werden, weil sich das Klemmpotential-Steu
ersignals /Φcl selbst mit einer Potentialänderung der internen
Versorgungsspannung intVcc nicht ändert.
Fig. 10 zeigt eine spezielle Struktur der Klemmsteuerschaltung von
Fig. 9. Wie in Fig. 9 dargestellt ist, weist die
Klemmsteuerschaltung 290 Widerstände 290a und 290c, die zwischen dem
internen Versorgungsspannungsknoten 140 und dem Massepotentialknoten
120 in Reihe geschaltet sind, sowie eine Erzeugungsschaltung 290d
für eine vierte Referenzspannung (im folgenden als vierte
Referenzspannung-Erzeugungsschaltung bezeichnet) und eine
Erzeugungsschaltung 290e für eine fünfte Referenzspannung (im
folgenden als fünfte Referenzspannung-Erzeugungsschaltung
bezeichnet), die Referenzspannungen Vref4 bzw. Vref5 erzeugen, auf.
Die Widerstände 290a und 290c bilden eine Spannungsteilerschaltung
und die Spannung N15, die durch intVcc*R(290c)/(R(290a)+R(290c))
ausgedrückt werden kann, wird am Ausgang 290b abgegeben. R(290a) und
R(290c) stellen die Werte der Widerstände 290a bzw. 290c dar.
Die vierte und fünfte Referenzspannung-Erzeugungsschaltungen 290d
und 290e arbeiten jeweils unter Verwendung der externen
Versorgungsspannung extVcc als einer Betriebsversorgungsspannung und
erzeugen eine konstante Spannung, die nicht von der externen
Versorgungsspannung extVcc abhängt, wenn sich die externe
Versorgungsspannung extVcc mindestens auf einem vorbestimmten Pegel
befindet. Auf die vierten und fünften Referenzspannung-Er
zeugungsschaltungen 290d und 290e kann die Struktur der ersten
Referenzspannung-Erzeugungsschaltung 131 angewandt werden, die in
Fig. 4 dargestellt ist. Die Widerstandswerte R1 und R2 werden in
Abhängigkeit von der zu erzeugenden Referenzspannung auf geeignete
Werte eingestellt.
Die Klemmsteuerschaltung 290 weist ferner eine Stromspiegel-Dif
ferenzverstärkungsschaltung 290f, die an ihrem negativen Eingang
die Referenzspannung Vref4 von der vierten Referenzspannung-Er
zeugungsschaltung 290d und an ihrem positiven Eingang die Spannung
N15 empfängt, eine Stromspiegel-Differenzverstärkungsschaltung 290g,
die an ihrem positiven Eingang die Spannung N15 und an ihrem
negativen Eingang die Referenzspannung Vref5 von der fünften
Referenzspannung-Erzeugungsschaltung empfängt, eine
Inverterschaltung 290h, die das Ausgangssignal der
Differenzverstärkungsschaltung 290g invertiert, und ein
NAND-Flipflop, das in Abhängigkeit vom Ausgangssignal der
Differenzverstärkungsschaltung 290f eingestellt und in Abhängigkeit
vom Ausgangssignal der Differenzverstärkungsschaltung 290h
zurückgestellt wird, auf.
Das NAND-Flipflop weist NAND-Schaltungen 290i und 290j auf, deren
Ausgänge und jeweils erster Eingang über Kreuz verbunden sind. Die
NAND-Schaltung 290i empfängt das Ausgangssignal der
Differenzverstärkungsschaltung 290f am zweiten Eingang, und die
NAND-Schaltung 290j empfängt das Ausgangssignal der
Differenzverstärkungsschaltung 290h am zweiten Eingang. Diese
Schaltungselemente 290f, 290g, 290h, 290i und 290j arbeiten jeweils
unter Verwendung der internen Versorgungsspannung intVcc, die an den
internen Versorgungsspannungsknoten 140 angelegt wird, als einer
Betriebsversorgungsspannung. Das Klemmpotential-Steuersignals /Φcl
wird von der NAND-Schaltung 290i ausgegeben.
Fig. 11 zeigt ein Betriebssignaldiagramm der in Fig. 10
dargestellten Klemmsteuerschaltung. In Fig. 11 gibt die Abszisse die
Spannung N15 am Knoten 290b und die Ordinate das Klemmpotential-Steu
ersignal /Φcl an.
Die am Knoten 290b auftretende Spannung N15 ändert sich in
Abhängigkeit von der internen Versorgungsspannung intVcc. Beide
Referenzspannungen Vref4 und Vref5, die von den vierten und fünften
Referenzspannung-Erzeugungsschaltungen 290d und 290e erzeugt werden,
sind konstant. Unter der Annahme, daß Vref4 < Vref5 gilt, ist die
Spannung N15 niedriger als die beiden Referenzspannungen Vref4 und
Vref5, wenn sich die interne Versorgungsspannung intVcc im
Normalbetrieb z. B. auf 3,3V befindet. In diesem Zustand liegt das
Ausgangssignal der Differenzverstärkungsschaltung 290f auf einem
niedrigen Pegel, das Ausgangssignal der
Differenzverstärkungsschaltung 290g auf einem niedrigen Pegel und
das Ausgangssignal der Inverterschaltung 290h auf einem hohen Pegel.
Entsprechend befindet sich das Klemmpotential-Steuersignal /Φcl, das
von der NAND-Schaltung 290i ausgegeben wird, auf einem hohen Pegel.
Wenn die interne Versorgungsspannung intVcc ansteigt und
entsprechend auch die Spannung N15 ansteigt, damit die Beziehung
Vref4 < N15 < Vref5 (durch eine durchgezogene Linie (a) in Fig. 11
dargestellt) erfüllt ist, befindet sich das von der
Differenzverstärkungsschaltung 290f ausgegebene Signal auf einem
hohen Pegel und das von der Differenzverstärkungsschaltung 290g
ausgegebene Signal auf einem niedrigen Pegel. In diesem Zustand
ändert das Klemmpotential-Steuersignal /Φcl seinen Pegel nicht, weil
das Signal mit hohem Pegel den jeweils zweiten Eingängen der
NAND-Schaltungen 290i und 290j zugeführt wird.
Wenn die Spannung N15 höher als die Referenzspannungen Vref5 ist,
steigen beide Ausgangssignale der Differenzverstärkungsschaltungen
290f und 290g auf einen hohen Pegel oder den Pegel der internen
Versorgungsspannung intVcc an und das Ausgangssignal der
Inverterschaltung 290h sinkt auf den niedrigen Pegel ab.
Entsprechend steigt das Ausgangssignal der NAND-Schaltung 290j auf
einen hohen Pegel an, wodurch das Klemmpotential-Steuersignal /Φcl
von der NAND-Schaltung 290i auf einen niedrigen Pegel abfällt (siehe
durchgezogene Linie (b) in Fig. 11). Anschließend wird das
Klemmpotential-Steuersignal /Φcl während des Anstiegs der Spannung
N15 auf dem niedrigen Pegel gehalten.
Als nächstes wird der Zustand betrachtet, in dem die interne
Versorgungsspannung intVcc reduziert wird, um nach dem Abschluß des
Voralterungstests die Beziehung Vref4 < Vref5 zu erfüllen. In diesem
Zustand ändert sich der Ausgabezustand der NAND-Schaltungen 290i und
290j nicht, und das Klemmpotential-Steuersignal /Φcl wird auf einem
niedrigen Pegel gehalten (siehe durchgezogene Linie (c) in Fig. 11),
wie das auch im Fall der durchgezogenen Linie (a) gilt.
Wenn die Spannung N15 niedriger als die Referenzspannung Vref4 ist,
sinkt das Ausgangssignal der Differenzverstärkungsschaltung 290f auf
einen niedrigen Pegel, wodurch das von der NAND-Schaltung 290i
ausgegebene Klemmpotential-Steuersignal /Φcl auf einen hohen Pegel
ansteigt (siehe durchgezogene Linie (d) in Fig. 11). Das von der in
Fig. 10 gezeigten Klemmsteuerschaltung 290 ausgegebene
Klemmpotential-Steuersignal /Φcl wird an das Gate des p-Kanal
MOS-Transistors 182 angelegt, der in der Klemmschaltung 180 gebildet
ist. Wie bei der in Fig. 1 dargestellten Ausführungsform ist der
Klemmpegel des Boost-Signals Φout daher gleich intVcc+VthN, wenn das
Klemmpotential-Steuersignal /Φcl auf einem niedrigen Pegel liegt,
während der Klemmpegel des Boost-Signals Φout gleich
intVcc+|VthP|+VthN ist, wenn sich das Klemmpotential-Steuersignal
/Φcl auf einem hohen Pegel befindet.
Damit kann ein Klemmeffekt ähnlich wie bei der in Fig. 1 gezeigten
vorherigen Ausführungsform erreicht werden.
Außerdem kann das Anlegen einer unnötig hohen Spannung an die
Komponenten oder MOS-Transistoren selbst in der Übergangszeit nach
dem Abschluß des Voralterungstests sicher verhindert werden, weil
das Steuersignal /Φcl eine Hystereseeigenschaft hinsichtlich des
Ansteigens/Abfallens des Ausgangssignals oder eine
Eingabe/Ausgabekennlinie mit Hysterese besitzt.
Wie oben beschrieben worden ist, wird entsprechend der vorliegenden
Erfindung die Zuverlässigkeit der Komponenten nicht beeinträchtigt,
selbst wenn eine Überspannung angelegt wird, weil der Klemmpegel,
der die obere Grenze des Spannungspegels des Boost-Signals bestimmt,
das auf einer bestimmten Boost-Leitung wie z. B. einer Wortleitung
übertragen wird, in Abhängigkeit von den Betriebsmodi
(Überspannungsmodi wie z. B. Voralterungstest und
Normalbetriebsmodus) variabel gestaltet ist. Ferner kann das
Klemmpotential selbst während der Übergangszeit stabil gehalten
werden, weil das Klemmpotential-Steuersignal /Φcl für eine
vorbestimmte Zeitspanne nach dem Abschluß des
Überspannungsbetriebsmodus auf einem fixierten Pegel liegt.
Claims (18)
1. Halbleitervorrichtung mit
einem an einen versorgungsspannungsknoten (140) zum Empfangen einer Versorgungsspannung gekoppelten Boost-Mittel (150) zum Erzeugen eines Boost-Potentiales auf einer Boost-Leitung (170) mit einem Pegel, der höher als die Versorgungsspannung ist,
einem Klemmittel (180) zur Begrenzung des oberen Wertes des Potentiales auf der Boost-Leitung auf einen Pegel, der sich aus der Summe der Versorgungsspannung und einem aus einer Mehrzahl von Klemmpegeln ergibt, und
einem Klemmpegel-Steuermittel (130, 190; 290) zur Auswahl eines Klemmpegels des Klemmittels.
einem an einen versorgungsspannungsknoten (140) zum Empfangen einer Versorgungsspannung gekoppelten Boost-Mittel (150) zum Erzeugen eines Boost-Potentiales auf einer Boost-Leitung (170) mit einem Pegel, der höher als die Versorgungsspannung ist,
einem Klemmittel (180) zur Begrenzung des oberen Wertes des Potentiales auf der Boost-Leitung auf einen Pegel, der sich aus der Summe der Versorgungsspannung und einem aus einer Mehrzahl von Klemmpegeln ergibt, und
einem Klemmpegel-Steuermittel (130, 190; 290) zur Auswahl eines Klemmpegels des Klemmittels.
2. Halbleitervorrichtung nach Anspruch 1, gekennzeichnet durch
ein Spannungsabsenkmittel (130) zum Absenken einer externen Versorgungsspannung zum Erzeugen der Versorgungsspannung, wobei das Klemmpegel-Steuermittel (130, 190) ein Bestimmungsmittel (131, 132, 133a) zum Ermitteln, ob die externe Versorgungsspannung mindestens auf einem vorbestimmten Potentialpegel liegt oder nicht, und
ein Klemmsteuermittel (190) zum Einstellen des Klemmpegels des Klemmittels entsprechend dem Bestimmungsergebnis des Bestimmungsmittels aufweist.
ein Spannungsabsenkmittel (130) zum Absenken einer externen Versorgungsspannung zum Erzeugen der Versorgungsspannung, wobei das Klemmpegel-Steuermittel (130, 190) ein Bestimmungsmittel (131, 132, 133a) zum Ermitteln, ob die externe Versorgungsspannung mindestens auf einem vorbestimmten Potentialpegel liegt oder nicht, und
ein Klemmsteuermittel (190) zum Einstellen des Klemmpegels des Klemmittels entsprechend dem Bestimmungsergebnis des Bestimmungsmittels aufweist.
3. Halbleitervorrichtung nach Anspruch 2, dadurch gekennzeichnet,
daß
das Klemmittel einen ersten Klemmpegel und einen zweiten Klemmpegel, der niedriger als der erste Klemmpegel ist, liefert, und
das Klemmsteuermittel (190) ein Mittel (191, 193) zum Bestimmen des zweiten Klemmpegels, wenn das Bestimmungsmittel (131, 132, 133a) angibt, daß die externe Versorgungsspannung mindestens auf dem vorbestimmten Wert liegt bevorzugt höher als im Normalbetriebszustand, aufweist.
das Klemmittel einen ersten Klemmpegel und einen zweiten Klemmpegel, der niedriger als der erste Klemmpegel ist, liefert, und
das Klemmsteuermittel (190) ein Mittel (191, 193) zum Bestimmen des zweiten Klemmpegels, wenn das Bestimmungsmittel (131, 132, 133a) angibt, daß die externe Versorgungsspannung mindestens auf dem vorbestimmten Wert liegt bevorzugt höher als im Normalbetriebszustand, aufweist.
4. Halbleitervorrichtung nach Anspruch 2, dadurch gekennzeichnet,
daß das Bestimmungsmittel (130)
ein erstes Referenzspannung-Erzeugungsmittel (131) zum Erzeugen einer ersten Referenzspannung, die unabhängig von der externen Versorgungsspannung konstant ist, wenn sich die externe Versorgungsspannung mindestens auf einem ersten vorbestimmten Wert befindet,
ein zweites Referenzspannung-Erzeugungsmittel (132) zum Erzeugen einer zweiten Referenzspannung, die sich mit der externen Versorgungsspannung ändert, wenn sich die externe Versorgungsspannung mindestens auf einem zweiten vorbestimmten Wert befindet, und
ein Vergleichsmittel (133a), das die erste Referenzspannung und die zweite Referenzspannung vergleicht, aufweist.
ein erstes Referenzspannung-Erzeugungsmittel (131) zum Erzeugen einer ersten Referenzspannung, die unabhängig von der externen Versorgungsspannung konstant ist, wenn sich die externe Versorgungsspannung mindestens auf einem ersten vorbestimmten Wert befindet,
ein zweites Referenzspannung-Erzeugungsmittel (132) zum Erzeugen einer zweiten Referenzspannung, die sich mit der externen Versorgungsspannung ändert, wenn sich die externe Versorgungsspannung mindestens auf einem zweiten vorbestimmten Wert befindet, und
ein Vergleichsmittel (133a), das die erste Referenzspannung und die zweite Referenzspannung vergleicht, aufweist.
5. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet,
daß das Klemmittel (180)
einen als Diode geschalteten ersten Feldeffekttransistor mit isoliertem Gate (183), der mit der Boost-Leitung verbunden ist, und
einen zweiten Feldeffekttransistor mit isoliertem Gate (182), der zwischen den ersten Feldeffekttransistor und den Versorgungsspannungsknoten geschaltet ist, aufweist, und das Klemmpegel-Steuermittel (130, 190, 290) ein Mittel (191, 193; 290) zum selektiven Einstellen des Potentials der Gate-Elektrode des zweiten Feldeffekttransistors aufweist.
einen als Diode geschalteten ersten Feldeffekttransistor mit isoliertem Gate (183), der mit der Boost-Leitung verbunden ist, und
einen zweiten Feldeffekttransistor mit isoliertem Gate (182), der zwischen den ersten Feldeffekttransistor und den Versorgungsspannungsknoten geschaltet ist, aufweist, und das Klemmpegel-Steuermittel (130, 190, 290) ein Mittel (191, 193; 290) zum selektiven Einstellen des Potentials der Gate-Elektrode des zweiten Feldeffekttransistors aufweist.
6. Halbleitervorrichtung nach Anspruch 5, dadurch gekennzeichnet,
daß
der erste Feldeffekttransistor mit isoliertem Gate (183) ein
n-Kanal Transistor und der zweite Feldeffekttransistor mit isoliertem
Gate (182) ein p-Kanal Transistor ist.
7. Halbleitervorrichtung nach Anspruch 1, gekennzeichnet durch
ein Spannungsabsenkmittel (130) zum Absenken einer externen
Versorgungsspannung zum Erzeugen einer Versorgungsspannung,
wobei das Klemmpegel-Steuermittel (130, 190)
ein Klemmsteuermittel (190) zum Erzeugen eines Klemmpegel-Steu
ersignals aufweist, das aktiviert wird, wenn die externe
Versorgungsspannung gleich oder höher als ein erster vorbestimmter Wert ist,
und das eine vorbestimmte Zeitspanne, nachdem sich die externe
Versorgungsspannung auf dem ersten vorbestimmten Wert oder darunter
befindet, wenn sich die externe Versorgungsspannung von einem Pegel
des ersten vorbestimmten Wertes oder darüber auf einen Pegel des
ersten vorbestimmten Wertes oder darunter ändert, deaktiviert wird,
und
das Klemmittel (180) einen ersten Klemmpegel bezüglich der
Versorgungsspannung wählt, wenn das Klemmpegel-Steuersignal inaktiv
ist, und den zweiten Klemmpegel, der
niedriger als der erste Klemmpegel ist,
einstellt, wenn das Klemmpegel-Steuersignal aktiv ist.
8. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet,
daß
das Klemmpegel-Steuermittel (290) ein Klemmsteuermittel (290) zum
Erzeugen eines Klemmpegel-Steuersignals aufweist, das aktiviert
wird, wenn sich die Versorgungsspannung mindestens auf einem ersten
Pegel befindet, und das deaktiviert wird, wenn sich die
Versorgungsspannung vom ersten Pegel auf einen zweiten Pegel, der
niedriger als der erste Pegel ist, ändert, und
das Klemmittel (180) den Klemmpegel auf einen ersten Klemmpegel
einstellt, wenn das Klemmpegel-
Steuersignal inaktiv ist, und den Klemmpegel auf einen zweiten
Klemmpegel einstellt, der
niedriger als der erste Klemmpegel ist, wenn das Klemmpegel-
Steuersignal aktiv ist.
9. Halbleitervorrichtung nach Anspruch 8, dadurch gekennzeichnet,
daß das Klemmpegel-Steuermittel (290)
ein Spannungsteilungsmittel (290a, 290c), das die Versorgungsspannung widerstandsmäßig teilt,
ein erstes Vergleichsmittel (290f) zum Vergleichen eines Ausgangssignals des Spannungsteilungsmittels und einer ersten Referenzspannung,
ein zweites Vergleichsmittel (290g, 290h) zum Vergleichen eines Ausgangssignals des Spannungsteilungsmittels und einer zweiten Referenzspannung, die höher als die erste Referenzspannung ist, und zum logischen Invertieren und Ausgeben des Vergleichsergebnisses, und
ein Flipflop (290i, 290j), das ein Ausgangssignal des ersten Vergleichsmittels und ein Ausgangssignal des zweiten Vergleichsmittels an einem ersten bzw. einem zweiten Eingang empfängt, aufweist.
ein Spannungsteilungsmittel (290a, 290c), das die Versorgungsspannung widerstandsmäßig teilt,
ein erstes Vergleichsmittel (290f) zum Vergleichen eines Ausgangssignals des Spannungsteilungsmittels und einer ersten Referenzspannung,
ein zweites Vergleichsmittel (290g, 290h) zum Vergleichen eines Ausgangssignals des Spannungsteilungsmittels und einer zweiten Referenzspannung, die höher als die erste Referenzspannung ist, und zum logischen Invertieren und Ausgeben des Vergleichsergebnisses, und
ein Flipflop (290i, 290j), das ein Ausgangssignal des ersten Vergleichsmittels und ein Ausgangssignal des zweiten Vergleichsmittels an einem ersten bzw. einem zweiten Eingang empfängt, aufweist.
10. Halbleitervorrichtung nach Anspruch 9, dadurch gekennzeichnet,
daß das Vergleichsmittel (290f) das Ausgangssignal des
Spannungsteilungsmittels an einem positiven Eingang und eine erste
Referenzspannung an einem negativen Eingang empfängt,
das zweite Vergleichsmittel (290g) das Ausgangssignal des Spannungsteilungsmittels an einem positiven Eingang und eine zweite Referenzspannung, die-höher als die erste Referenzspannung ist, an einem negativen Eingang empfängt,
ein Invertierungsmittel (290h) das Ausgangssignal des zweiten Vergleichsmittels logisch invertiert, und das Flipflop so aufgebaut ist, daß ein erstes NAND-Gatter (290j) an einem ersten Eingang ein Ausgangssignal des Invertierungsmittels empfängt, und
ein zweites NAND-Gatter (290i) an einem ersten Eingang ein Ausgangssignal des ersten Vergleichsmittels und an einem zweiten Eingang das Ausgangssignal des ersten NAND-Gatters empfängt, um dieses Ausgangssignal an einen zweiten Eingang des ersten NAND-Gatters anzulegen, wobei ein Ausgangssignal des zweiten NAND-Gatters an das Gate des p-Kanal MOS-Transistors angelegt wird.
das zweite Vergleichsmittel (290g) das Ausgangssignal des Spannungsteilungsmittels an einem positiven Eingang und eine zweite Referenzspannung, die-höher als die erste Referenzspannung ist, an einem negativen Eingang empfängt,
ein Invertierungsmittel (290h) das Ausgangssignal des zweiten Vergleichsmittels logisch invertiert, und das Flipflop so aufgebaut ist, daß ein erstes NAND-Gatter (290j) an einem ersten Eingang ein Ausgangssignal des Invertierungsmittels empfängt, und
ein zweites NAND-Gatter (290i) an einem ersten Eingang ein Ausgangssignal des ersten Vergleichsmittels und an einem zweiten Eingang das Ausgangssignal des ersten NAND-Gatters empfängt, um dieses Ausgangssignal an einen zweiten Eingang des ersten NAND-Gatters anzulegen, wobei ein Ausgangssignal des zweiten NAND-Gatters an das Gate des p-Kanal MOS-Transistors angelegt wird.
11. Halbleitervorrichtung nach Anspruch 4, dadurch gekennzeichnet,
daß das Klemmittel (180)
einen als Diode geschalteten n-Kanal MOS-Transistor (183), der mit der Boost-Leitung verbunden ist, und
einen p-Kanal MOS-Transistor (182), der zwischen den n-Kanal MOS-Transistor und den Versorgungsspannungsknoten (140) geschaltet ist, aufweist,
das Spannungsabsenkmittel (130) die externe Versorgungsspannung, die höher als die Versorgungsspannung ist abgesenkt,
und das Vergleichsmittel ein Differenzverstärkungsmittel (133a), das die erste Referenzspannung an einem positiven Eingang und die zweite Referenzspannung an einem negativen Eingang empfängt, und ein Steuersignal-Erzeugungsmittel (190) zum Erzeugen eines Steuersignals, das in Abhängigkeit von einem Übergang des Ausgangssignals des Differenzverstärkungsmittels von einem hohen zu einem niedrigen Pegel auf einen niedrigen Pegel abfällt, und das nach einer vorbestimmten Zeitspanne, nachdem das Ausgangssignal des Differenzverstärkungsmittels von einem niedrigen zu einem hohen Pegel angestiegen ist, vom niedrigen auf den hohen Pegel ansteigt, zum Anlegen des Steuersignals an das Gate des p-Kanal MOS-Transistors aufweist.
einen als Diode geschalteten n-Kanal MOS-Transistor (183), der mit der Boost-Leitung verbunden ist, und
einen p-Kanal MOS-Transistor (182), der zwischen den n-Kanal MOS-Transistor und den Versorgungsspannungsknoten (140) geschaltet ist, aufweist,
das Spannungsabsenkmittel (130) die externe Versorgungsspannung, die höher als die Versorgungsspannung ist abgesenkt,
und das Vergleichsmittel ein Differenzverstärkungsmittel (133a), das die erste Referenzspannung an einem positiven Eingang und die zweite Referenzspannung an einem negativen Eingang empfängt, und ein Steuersignal-Erzeugungsmittel (190) zum Erzeugen eines Steuersignals, das in Abhängigkeit von einem Übergang des Ausgangssignals des Differenzverstärkungsmittels von einem hohen zu einem niedrigen Pegel auf einen niedrigen Pegel abfällt, und das nach einer vorbestimmten Zeitspanne, nachdem das Ausgangssignal des Differenzverstärkungsmittels von einem niedrigen zu einem hohen Pegel angestiegen ist, vom niedrigen auf den hohen Pegel ansteigt, zum Anlegen des Steuersignals an das Gate des p-Kanal MOS-Transistors aufweist.
12. Halbleitervorrichtung nach Anspruch 11, dadurch gekennzeichnet,
daß
das Differenzverstärkungsmittel unter Verwendung der externen Versorgungsspannung als einer Betriebsversorgungsspannung arbeitet, und
das Steuersignal-Erzeugungsmittel (190) ein Pegelkonvertierungsmittel (191) zum Umwandeln eines hohen Pegels des Ausgangssignals vom Differenzverstärkungsmittel in den Versorgungsspannungspegel,
ein Zeitgebermittel (192), das mit der Versorgungsspannung als einer Betriebsversorgungsspannung arbeitet, zum Verzögern des Anstiegs eines Ausgangssignals des Pegelkonvertierungsmittels von einem niedrigen auf einen hohen Pegel um eine vorbestimmte Zeitspanne, und
ein Ausgabemittel (193) zum Erzeugen eines logischen Produktes des Ausgangssignals des Pegelkonvertierungsmittels und eines Ausgangssignals des Zeitgebermittels, um das Steuersignal zu erzeugen, aufweist.
das Differenzverstärkungsmittel unter Verwendung der externen Versorgungsspannung als einer Betriebsversorgungsspannung arbeitet, und
das Steuersignal-Erzeugungsmittel (190) ein Pegelkonvertierungsmittel (191) zum Umwandeln eines hohen Pegels des Ausgangssignals vom Differenzverstärkungsmittel in den Versorgungsspannungspegel,
ein Zeitgebermittel (192), das mit der Versorgungsspannung als einer Betriebsversorgungsspannung arbeitet, zum Verzögern des Anstiegs eines Ausgangssignals des Pegelkonvertierungsmittels von einem niedrigen auf einen hohen Pegel um eine vorbestimmte Zeitspanne, und
ein Ausgabemittel (193) zum Erzeugen eines logischen Produktes des Ausgangssignals des Pegelkonvertierungsmittels und eines Ausgangssignals des Zeitgebermittels, um das Steuersignal zu erzeugen, aufweist.
13. Halbleitervorrichtung nach Anspruch 12, dadurch gekennzeichnet,
daß das Zeitgebermittel (192)
ein erstes Kondensatormittel (192j),
ein Invertierungsmittel (192k, 192n, 192q, 192s, 192y, 192z) zum logischen Invertieren des Ladepotentials des Kondensatormittels,
ein Gattermittel (192a, 192b) zum Durchlassen eines Taktsignals mit einer vorbestimmten Periode, wenn das Ausgangssignal des Pegelkonvertierungsmittels auf einem hohen Pegel liegt,
ein Lademittel (192h), das von einem Ausgangssignal mit niedrigem Pegel des Pegelkonvertierungsmittels abhängig ist, zum Laden des ersten Kondensatormittels, und
ein Ladungspumpmittel (192c, 192e, 192f), das von einem Ausgangssignal des Gattermittels abhängig ist, zum Entladen des Ladepotentials des ersten Kondensatormittels durch einen Ladungspumpvorgang aufweist.
ein erstes Kondensatormittel (192j),
ein Invertierungsmittel (192k, 192n, 192q, 192s, 192y, 192z) zum logischen Invertieren des Ladepotentials des Kondensatormittels,
ein Gattermittel (192a, 192b) zum Durchlassen eines Taktsignals mit einer vorbestimmten Periode, wenn das Ausgangssignal des Pegelkonvertierungsmittels auf einem hohen Pegel liegt,
ein Lademittel (192h), das von einem Ausgangssignal mit niedrigem Pegel des Pegelkonvertierungsmittels abhängig ist, zum Laden des ersten Kondensatormittels, und
ein Ladungspumpmittel (192c, 192e, 192f), das von einem Ausgangssignal des Gattermittels abhängig ist, zum Entladen des Ladepotentials des ersten Kondensatormittels durch einen Ladungspumpvorgang aufweist.
14. Halbleitervorrichtung nach Anspruch 2, gekennzeichnet durch
einen externen Versorgungsspannungsknoten (110), der die externe
Versorgungsspannung empfängt, und dadurch,
daß das Spannungs-Absenkmittel (130)
die interne Versorgungsspannung am
Versorgungsspannungsknoten (140) erzeugt.
15. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß
das Klemmittel (190; 290) ein Mittel (182, 183) zur Auswahl
eines vorgegebenen Klemmpegels aufweist,
der abgesenkt wird, wenn das Klemmpegel-Steuersignal
vom Klemmsteuermittel aktiviert wird.
16. Halbleitervorrichtung nach Anspruch 1, dadurch
gekennzeichnet, daß sie eine Verssorgungsspannung von einem ersten Wert für den
Normalbetrieb von der Spannungsversorgung und eine Versorgungsspannung von einem zweiten, den
ersten Wert übersteigenden Wert für den Testbetrieb empfängt,
wobei das Klemmpegel-Steuermittel auf ein Signal (/ΦX) zum Testbetrieb
reagiert und einen Klemmpegel der Klemmittel
auswählt.
17. Halbleitervorrichtung nach Anspruch 16, dadurch
gekennzeichnet, daß der obere Wert höher als die an den
Versorgungsspannungsknoten anliegende Versorgungsspannung ist.
18. Verfahren zum Festklemmen einer Spannung auf einer Boost-Leitung
(170), auf die ein Boost-Signal mit einem Spannungspegel höher als
die Versorgungsspannung, die einem Versorgungsspannungsknoten (140)
zugeführt wird, übertragen wird, gekennzeichnet durch die Schritte:
Festklemmen der oberen Grenze der Spannung der Boost-Leitung auf einem ersten Pegel während eines Überspannungsbetriebsmodus, wenn eine Spannung, die dem Versorgungsspannungsknoten zugeführt wird, auf eine Spannung höher als im Normalbetriebsmodus eingestellt wird, und
Festklemmen der oberen Grenze der Spannung der Boost-Leitung auf einem zweiten Pegel, wenn die Spannung, die dem Versorgungsspannungsknoten zugeführt wird, gleich der Spannung ist, die ihm im Normalbetriebsmodus zugeführt wird,
wobei die Differenz zwischen dem ersten Pegel und der Versorgungsspannung geringer als zwischen dem zweiten Pegel und der Versorgungsspannung ist.
Festklemmen der oberen Grenze der Spannung der Boost-Leitung auf einem ersten Pegel während eines Überspannungsbetriebsmodus, wenn eine Spannung, die dem Versorgungsspannungsknoten zugeführt wird, auf eine Spannung höher als im Normalbetriebsmodus eingestellt wird, und
Festklemmen der oberen Grenze der Spannung der Boost-Leitung auf einem zweiten Pegel, wenn die Spannung, die dem Versorgungsspannungsknoten zugeführt wird, gleich der Spannung ist, die ihm im Normalbetriebsmodus zugeführt wird,
wobei die Differenz zwischen dem ersten Pegel und der Versorgungsspannung geringer als zwischen dem zweiten Pegel und der Versorgungsspannung ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4289969A JP2838344B2 (ja) | 1992-10-28 | 1992-10-28 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4332452A1 DE4332452A1 (de) | 1994-05-05 |
DE4332452C2 true DE4332452C2 (de) | 1997-01-16 |
Family
ID=17750074
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4332452A Expired - Lifetime DE4332452C2 (de) | 1992-10-28 | 1993-09-23 | Halbleitervorrichtung mit einem Boostmittel und Verfahren zum Festklemmen einer Spannung |
Country Status (4)
Country | Link |
---|---|
US (2) | US5510749A (de) |
JP (1) | JP2838344B2 (de) |
KR (1) | KR0158901B1 (de) |
DE (1) | DE4332452C2 (de) |
Families Citing this family (53)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5642073A (en) * | 1993-12-06 | 1997-06-24 | Micron Technology, Inc. | System powered with inter-coupled charge pumps |
JP3626521B2 (ja) | 1994-02-28 | 2005-03-09 | 三菱電機株式会社 | 基準電位発生回路、電位検出回路および半導体集積回路装置 |
JPH08111094A (ja) * | 1994-10-12 | 1996-04-30 | Nec Corp | スタチック型半導体記憶装置 |
US5731999A (en) * | 1995-02-03 | 1998-03-24 | Apple Computer, Inc. | Method of controlling clamp induced ringing |
KR0179551B1 (ko) * | 1995-11-01 | 1999-04-15 | 김주용 | 고전위 발생기 |
US5808883A (en) * | 1996-02-15 | 1998-09-15 | Harris Corporation | DC-to-DC converter having charge pump and associated methods |
JP3516556B2 (ja) * | 1996-08-02 | 2004-04-05 | 沖電気工業株式会社 | 内部電源回路 |
KR100200926B1 (ko) * | 1996-08-29 | 1999-06-15 | 윤종용 | 내부전원전압 발생회로 |
DE19653566A1 (de) * | 1996-12-20 | 1998-07-02 | Microchip Tech Inc | Spannungsfrequenzwandler |
JPH10199295A (ja) * | 1997-01-10 | 1998-07-31 | Fujitsu Ltd | 半導体集積回路 |
US6845046B1 (en) | 1997-01-31 | 2005-01-18 | Renesas Technology Corp. | Microcomputer and microprocessor having flash memory operable from single external power supply |
US7023729B2 (en) * | 1997-01-31 | 2006-04-04 | Renesas Technology Corp. | Microcomputer and microprocessor having flash memory operable from single external power supply |
US5991221A (en) * | 1998-01-30 | 1999-11-23 | Hitachi, Ltd. | Microcomputer and microprocessor having flash memory operable from single external power supply |
DE19716430A1 (de) | 1997-04-18 | 1998-11-19 | Siemens Ag | Schaltungsanordnung zur Erzeugung einer internen Versorgungsspannung |
KR100267011B1 (ko) * | 1997-12-31 | 2000-10-02 | 윤종용 | 반도체 메모리 장치의 내부 전원 전압 발생 회로 |
JP3853513B2 (ja) | 1998-04-09 | 2006-12-06 | エルピーダメモリ株式会社 | ダイナミック型ram |
US6111450A (en) * | 1998-07-15 | 2000-08-29 | Lucent Technologies, Inc. | Operating voltage adapting buffer |
TW504887B (en) * | 1998-10-20 | 2002-10-01 | Hitachi Eng Co Ltd | Voltage booster circuit apparatus and control method therefor |
JP3293577B2 (ja) | 1998-12-15 | 2002-06-17 | 日本電気株式会社 | チャージポンプ回路、昇圧回路及び半導体記憶装置 |
US6356485B1 (en) * | 1999-02-13 | 2002-03-12 | Integrated Device Technology, Inc. | Merging write cycles by comparing at least a portion of the respective write cycle addresses |
US6373753B1 (en) * | 1999-02-13 | 2002-04-16 | Robert J. Proebsting | Memory array having selected word lines driven to an internally-generated boosted voltage that is substantially independent of VDD |
JP3506633B2 (ja) * | 1999-04-09 | 2004-03-15 | 沖電気工業株式会社 | 半導体装置 |
JP2001014877A (ja) * | 1999-06-25 | 2001-01-19 | Mitsubishi Electric Corp | 電圧発生回路およびそれを備えた半導体記憶装置 |
KR20010004070A (ko) * | 1999-06-28 | 2001-01-15 | 윤종용 | 클램핑 레벨 조정장치 |
US6351420B1 (en) | 2000-02-07 | 2002-02-26 | Advanced Micro Devices, Inc. | Voltage boost level clamping circuit for a flash memory |
US6240026B1 (en) * | 2000-03-07 | 2001-05-29 | Stmicroelectronics, Inc. | Bit line sense circuit and method for dynamic random access memories |
DK200001482A (da) | 2000-10-05 | 2002-04-06 | Forskningsct Risoe | Elektrokemisk celle og fremgangsmåde til fremstilling af samme. |
US7237230B2 (en) | 2001-03-23 | 2007-06-26 | S2 Technologies, Inc. | System and method for generating data sets for testing embedded systems |
US7530076B2 (en) * | 2001-03-23 | 2009-05-05 | S2 Technologies, Inc. | Dynamic interception of calls by a target device |
JP4656747B2 (ja) * | 2001-03-30 | 2011-03-23 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP4073708B2 (ja) * | 2001-07-25 | 2008-04-09 | 株式会社ルネサステクノロジ | 半導体集積回路 |
US6535424B2 (en) * | 2001-07-25 | 2003-03-18 | Advanced Micro Devices, Inc. | Voltage boost circuit using supply voltage detection to compensate for supply voltage variations in read mode voltage |
US6968157B2 (en) * | 2001-08-22 | 2005-11-22 | University Of Maryland | System and method for protecting devices from interference signals |
JP2003085997A (ja) * | 2001-09-07 | 2003-03-20 | Mitsubishi Electric Corp | 半導体記憶装置 |
WO2003034386A2 (en) * | 2001-10-19 | 2003-04-24 | Clare Micronix Integrated Systems, Inc. | Method and system for ramp control of precharge voltage |
US20030169219A1 (en) * | 2001-10-19 | 2003-09-11 | Lechevalier Robert | System and method for exposure timing compensation for row resistance |
US6798275B1 (en) | 2003-04-03 | 2004-09-28 | Advanced Micro Devices, Inc. | Fast, accurate and low power supply voltage booster using A/D converter |
JP2005174432A (ja) | 2003-12-10 | 2005-06-30 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
DE10361724A1 (de) * | 2003-12-30 | 2005-08-04 | Infineon Technologies Ag | Spannungsregelsystem |
KR100529386B1 (ko) * | 2004-04-27 | 2005-11-17 | 주식회사 하이닉스반도체 | 래치-업 방지용 클램프를 구비한 반도체 메모리 소자 |
US20060022653A1 (en) * | 2004-07-29 | 2006-02-02 | Reed Byron M | System and method to mitigate transient energy |
US7248108B2 (en) * | 2004-12-29 | 2007-07-24 | Agere Systems Inc. | Power amplifier employing thin film ferroelectric phase shift element |
TWI310926B (en) | 2005-01-24 | 2009-06-11 | Himax Tech Inc | Source driver and source driving method |
KR100725380B1 (ko) * | 2005-07-28 | 2007-06-07 | 삼성전자주식회사 | 반도체 메모리 장치의 전압 발생 회로, 이를 포함하는반도체 메모리 장치 및 반도체 메모리 장치의 전압 발생방법 |
JP2008077705A (ja) * | 2006-09-19 | 2008-04-03 | Fujitsu Ltd | 半導体記憶装置 |
KR100816728B1 (ko) * | 2006-09-28 | 2008-03-27 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
KR100773399B1 (ko) * | 2006-10-23 | 2007-11-05 | 삼성전자주식회사 | 반도체 소자 및 그 형성 방법 |
JP5017032B2 (ja) * | 2007-09-14 | 2012-09-05 | パナソニック株式会社 | 電圧発生回路 |
US20100306743A1 (en) * | 2009-05-29 | 2010-12-02 | S2 Technologies, Inc | System and method for verifying code sequence execution |
JP5766992B2 (ja) * | 2011-03-24 | 2015-08-19 | トランスフォーム・ジャパン株式会社 | スイッチング回路装置 |
US20220157387A1 (en) * | 2020-11-19 | 2022-05-19 | Kioxia Corporation | Semiconductor memory and nonvolatile memory |
KR102359596B1 (ko) * | 2021-04-21 | 2022-02-08 | 주식회사 알씨테크 | 실캡 및 이를 포함하는 반도체 생산 설비 |
US11664058B1 (en) * | 2021-12-29 | 2023-05-30 | Macronix International Co., Ltd. | Memory device and operation method thereof |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3714466A (en) * | 1971-12-22 | 1973-01-30 | North American Rockwell | Clamp circuit for bootstrap field effect transistor |
US3943496A (en) * | 1974-09-09 | 1976-03-09 | Rockwell International Corporation | Memory clocking system |
US4599520A (en) * | 1984-01-31 | 1986-07-08 | International Business Machines Corporation | Boosted phase driver |
JP2585530B2 (ja) * | 1986-04-23 | 1997-02-26 | 株式会社日立製作所 | 半導体集積回路装置 |
JPS62275395A (ja) * | 1986-05-23 | 1987-11-30 | Hitachi Vlsi Eng Corp | 半導体集積回路装置 |
US5142171A (en) * | 1988-04-05 | 1992-08-25 | Hitachi, Ltd. | Integrated circuit for high side driving of an inductive load |
JP2772530B2 (ja) * | 1988-12-05 | 1998-07-02 | 三菱電機株式会社 | 半導体集積回路装置 |
JPH0447591A (ja) * | 1990-06-14 | 1992-02-17 | Mitsubishi Electric Corp | 半導体集積回路装置 |
JP2946838B2 (ja) * | 1991-06-25 | 1999-09-06 | 日本電気株式会社 | 半導体集積回路 |
JP2797761B2 (ja) * | 1991-07-11 | 1998-09-17 | 日本電気株式会社 | パワーオン回路 |
US5329168A (en) * | 1991-12-27 | 1994-07-12 | Nec Corporation | Semiconductor integrated circuit device equipped with substrate biasing system selectively powered from internal and external power sources |
KR940005509B1 (ko) * | 1992-02-14 | 1994-06-20 | 삼성전자 주식회사 | 승압단속회로및이를구비하는출력버퍼회로 |
JP2812039B2 (ja) * | 1992-02-28 | 1998-10-15 | 日本電気株式会社 | 電気的に書込み・消去可能な不揮発性半導体記憶装置 |
-
1992
- 1992-10-28 JP JP4289969A patent/JP2838344B2/ja not_active Expired - Lifetime
-
1993
- 1993-09-22 KR KR1019930019270A patent/KR0158901B1/ko not_active IP Right Cessation
- 1993-09-23 DE DE4332452A patent/DE4332452C2/de not_active Expired - Lifetime
- 1993-10-01 US US08/130,576 patent/US5510749A/en not_active Expired - Lifetime
-
1995
- 1995-03-29 US US08/412,798 patent/US5537073A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR0158901B1 (ko) | 1999-03-20 |
US5537073A (en) | 1996-07-16 |
US5510749A (en) | 1996-04-23 |
JPH06140889A (ja) | 1994-05-20 |
DE4332452A1 (de) | 1994-05-05 |
JP2838344B2 (ja) | 1998-12-16 |
KR940010513A (ko) | 1994-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4332452C2 (de) | Halbleitervorrichtung mit einem Boostmittel und Verfahren zum Festklemmen einer Spannung | |
DE4115082C2 (de) | Halbleitereinrichtung mit einer Spannungswandlerschaltung zum Umwandeln einer extern angelegten Betriebsspannung in eine vorbestimmte Spannung, insb. einer Speichereinrichtung sowie entsprechendes Betriebsverfahren für diese Halbleitereinrichtung | |
DE4435787C2 (de) | Halbleitervorrichtung mit der Möglichkeit reduzierten Stromverbrauchs | |
DE4039524C2 (de) | Substratspannungserzeuger für eine Halbleitereinrichtung und Verfahren zum Erzeugen einer Substratspannung | |
DE4205040C2 (de) | Halbleitervorrichtung und Verfahren zum Überwachen eines Potentials auf einer internen Versorgungsspannungsleitung derselben | |
DE3924952C2 (de) | Dynamischer Schreib-Lese-Speicher mit einer Selbstauffrischfunktion und Verfahren zum Anlegen einer Halbleitersubstratvorspannung | |
DE4314321C2 (de) | Impulssignal-Erzeugungsschaltung und Verwendung derselben in einer Halbleiterspeichereinrichtung | |
DE4331895C2 (de) | Schaltung zum Halten einer Spannung | |
DE4041945A1 (de) | Integrierte halbleiterschaltkreiseinrichtung | |
DE4022153C2 (de) | ||
DE19813706A1 (de) | Integrierte Halbleiter-Schaltungsvorrichtung | |
DE4236456C2 (de) | Halbleiterspeichereinrichtung und Betriebsverfahren dafür | |
DE10323052B4 (de) | Ferroelektrisches Speicherbauelement | |
DE4226070A1 (de) | Halbleiterspeichereinrichtung mit redundanzschaltkreis und testverfahren zum pruefen, ob der redundanzschaltkreis in ihr benutzt wird oder nicht | |
DE4201785C2 (de) | Halbleiterspeichereinrichtung und Verfahren zur Initialisierung einer internen Schaltung einer Halbleiterspeichereinrichtung | |
DE3942656A1 (de) | Verbesserte dynamische halbleiterspeichereinrichtung und verfahren fuer einen verbesserten alterungstest der speicherzellen | |
DE3826745C2 (de) | ||
DE4142065C2 (de) | Leseverstärkersteuerungsschaltkreis für eine Halbleiterspeichervorrichtung | |
DE19814143C2 (de) | Halbleiterspeichereinrichtung die einen Normalbetriebsmodus, einen Störungstestmodus und einen Selbst-Auffrischmodus aufweist | |
DE10106775A1 (de) | Spannungsdetektionsschaltung für ein Halbleiterspeicherbauelement | |
DE4309364C2 (de) | Halbleiterspeichervorrichtung und Betriebsverfahren dafür | |
DE4234667C2 (de) | Spannungserzeugungseinrichtung, Verwendung derselben in einem Halbleiterspeicher und Betriebsverfahren derselben zum Erzeugen einer konstanten Spannung | |
DE4138102C2 (de) | Halbleiterspeichereinrichtung und Verfahren zum Betreiben einer Halbleiterspeichereinrichtung | |
DE4125086C2 (de) | Integrierte Halbleiterschaltungsvorrichtung mit innerem Spannungswandler und Initialisierungsschaltung | |
DE10106767B4 (de) | Spannungsdetektionsschaltung für ein Halbleiterspeicherbauelement und Verwendung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8125 | Change of the main classification |
Ipc: G11C 29/00 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
R071 | Expiry of right |