DE4041945A1

DE4041945A1 - Integrierte halbleiterschaltkreiseinrichtung

Info

Publication number: DE4041945A1
Application number: DE4041945A
Authority: DE
Inventors: Toshiyuki Ogawa
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1989-12-28
Filing date: 1990-12-27
Publication date: 1991-07-11
Anticipated expiration: 2010-12-28
Also published as: DE4041945C2; JP2724893B2; JPH03203088A; US5177375A

Description

Die Erfindung betrifft allgemein integrierte Halbleiterschaltkreis einrichtungen und insbesondere integrierte Halbleiterschaltkreisein richtungen mit internen Rückstellschaltkreisen zum Rückstellen vor bestimmter interner Schaltkreise beim Einschalten einer Spannungs versorgung.

Eine Halbleiterspeichereinrichtung wie ein DRAM (dynamischer Direkt zugriffsspeicher) oder EPROM (löschbarer programmierbarer Festwert speicher) weist einen internen Schaltkreis auf, der beim Beginn des Betriebes zurückgestellt werden sollte. Eine derartige Rückstellung umfaßt die Initialisierung eines internen Registers oder eines steu ernden Redundanzschaltkreises. Zu diesem Zweck ist der in der Ein richtung gebildete Schaltkreis ein interner Rückstellschaltkreis. Der interne Rückstellschaltkreis erzeugt einen Einzelimpuls, wenn eine externe Versorgungsspannung, die die Halbleiterspeichereinrich tung treibt, eingeschaltet wird und legt diesen an einen vorbestimm ten internen Schaltkreis an, wodurch eine "Initialisierung" des vor bestimmten internen Schaltkreises ausgeführt wird.

Fig. 9 stellt ein schematisches Blockdiagramm eines Dual-Port-Spei chers dar, einer der integrierten Halbleiterspeichereinrichtungen mit internen Rückstellschaltkreisen. Der Dual-Port-Speicher weist ein direkt adressierbares Speicherzellenfeld mit Speicherzellen, die in Form einer Matrix angeordnet sind, und ein seriell ansprechbares Datenregister auf. Dieser Speicher kann beispielsweise als Rahmen speicher eines Videorecoders verwendet werden.

In Fig. 9 weist das Speicherzellenfeld 101 4 Subspeicherzellenfelder auf, die jeweils eine Mehrzahl (=512×512) von in 512 Zeilen und 512 Spalten angeordneten Speicherzellen enthalten. Ein Adreßpuffer 102 empfängt extern angelegte Adreßsignale A0-A8. Ein Zeilendekoder 103 empfängt Adreßsignale vom Adreßpuffer 102, um eine Zeile des Speicherzellenfeldes 101 auszuwählen. Ein Spaltendekoder 104 emp fängt die Adreßsignale vom Adreßpuffer 102, um eine Spalte des Speicherzellenfeldes 101 auszuwählen. Die Daten in den vom Zeilende koder 103 und Spaltendekoder 104 ausgewählten Speicherzellen werden über einen Leseverstärker und I/O-Steuerschaltkreis 105 und einen I/O-Puffer 106 an einen Datenein-/ausgabeanschluß r abgegeben. Die an den Datenein-/ausgabeanschluß r angelegten 4-Bit-Daten WIO₀-WIO₃ werden über den I/O-Puffer 106 und den Leseverstärker-I/O-Steuer schaltkreis 105 in die Speicherzellen eingegeben, die vom Zeilende koder 103 und Spaltendekoder 104 in jedem der vier Subspeicherzel lenfelder ausgewählt worden sind.

Ein Datenregister 107 umfaßt eine Mehrzahl von Registern, die in ei ner Zeile angeordnet sind. Das Datenregister 107 und das Speicher zellenfeld 101 übertragen zwischen ihnen zu schreibende oder zu le sende Daten in Speicherzellen, die im Speicherzellenfeld 101 in ei ner Zeile angeordnet sind. Ein Adreßzeiger 108 stellt die vom Adreß puffer 102 angelegten Adreßsignale zum Anlegen an einen seriellen Datenselektor 109 ein. Der serielle Datenselektor 109 empfängt die vom Adreßzeiger 108 eingestellten Adreßdaten, um 512 Register im Da tenregister 107 auszuwählen. Dieser serielle Datenselektor 109 weist ein Schieberegister, das sequentiell 512 Register im Datenregister 107 auswählt, oder einen Dekoder, der 512 Register im Datenregister 107 in Abhängigkeit von den Adreßsignalen auswählt, auf. Ein seri eller I/O-Puffer 110 überträgt serielle Ein-/Ausgabedaten SIO₀-SIO₃ zwischen dem seriellen Datenselektor 109 und einem Datenein- /ausgabeanschluß. Ein Taktsignalgenerator 111 empfängt ein externes Zeilenadreß-Abtastsignal , ein Spaltenadreß-Abtastsignal , ein Bitschreib-/Schreibaktivierungssignal , ein Datenübertragungs- /ausgabeaktivierungssignal , ein Seriellsteuersignal SC und ein Seriellaktivierungssignal , um verschiedene Taktsignale zur Steue rung des Betriebes eines jeden Teiles zu erzeugen.

Ein Farbregister 113 speichert zeitweise die über den I/O-Puffer 106 an den Datenein-/ausgabeanschluß r angelegten Daten und legt die zeitweise gespeicherten Daten an den I/O-Puffer 106 an.

Ein Schreibmaskenregister 114 speichert zeitweise ein Maskenbit-An weisungssignal, das in den Daten enthalten ist, die über den I/O- Puffer 106 an den Datenein-/ausgabeanschluß r angelegt werden und legt das zeitweise gespeicherte Maskenbit-Anweisungssignal an den I/O-Puffer an. Das Maskenbit-Anweisungssignal gibt an, ob die an den Datenein-/ausgabeanschluß r angelegten Daten in die Speicherzelle geschrieben werden oder nicht.

Zu Beginn des Betriebes des Dual-Port-Speichers sollte das oben be schriebene Farbregister 113 und das Schreibmaskenregister 114 keine Daten halten. Daher müssen das Farbregister 113 und das Maskenregi ster 114 beim Anlegen der externen Versorgungsspannung (im weiteren als "Einschalten" bezeichnet) zurückgesetzt werden. Damit weist der Dual-Port-Speicher einen POR- (Power-On-Reset-Signal, Einschaltrück stellsignal-) Erzeugerschaltkreis 112b auf, der einen internen Rück stellschaltkreis darstellt.

Der POR-Erzeugerschaltkreis 112b gibt ein Einzelimpuls-POR aus, um das Farbregister 113 und das Schreibmaskenregister 114 beim Ein schalten zurückzustellen.

Fig. 10 zeigt ein Schaltbild einer allgemeinen Anordnung für einen oben beschriebenen internen Rückstellschaltkreis.

Bezüglich Fig. 10 weist der interne Rückstellschaltkreis einen mit einem N-Kanal MOS-Transistor Q19 in Reihe geschalteten Kondensator C5, die zusammen zwischen eine Versorgungsspannung Vcc und Masse GND geschaltet sind, einen Verzögerungsschaltkreis 20, einen Verriege lungsschaltkreis aus einer antiparallelen Schaltung der Inverter 22 und 23 zwischen dem Knoten von Kondensator C5 und Transistor Q19 und der Verzögerungsschaltkreis 20, und eine Reihenschaltung des Inver ters 24 und des Verzögerungsschaltkreises 21 zwischen dem Verzöge rungsschaltkreis 20 und dem Gate des Transistors Q19 auf. Das Aus gangssignal Φ_POR des internen Rückstellschaltkreises wird am Ausgang des Inverters 24 abgenommen.

Unter Bezugnahme auf die Fig. 11 wird nun der Betrieb des internen Rückstellschaltkreises beschrieben. Fig. 11 stellt ein Zeitdiagramm zur Erläuterung des Betriebes des internen Rückstellschaltkreises dar.

Wird die Spannungsversorgung eingeschaltet, so steigt das Potential der Versorgungsspannung Vcc wie in Fig. 11(a) gezeigt an. Dieser Po tentialanstieg wird über den Kondensator C5 an den Eingang des In verters 22 weitergegeben. Folglich steigt das Potential am Verbin dungspunkt (Knoten 16) zwischen den Eingängen der Inverter 22 und 23 auf einen hohen Pegel an, wie in Fig. 11(b) dargestellt ist. Demge genüber beginnt das Potential am Ausgang des Inverters 22, der von der Versorgungsspannung Vcc getrieben wird, beim Einschalten der Spannungsversorgung zu steigen (siehe Fig. 11(c)). Da das Potential am Eingang des Inverters, d. h. das Potential am Knoten 16 sofort einen hohen Pegel erreicht, fällt das Potential am Ausgang des In verters 22 als Reaktion hierauf sofort auf einen niedrigen Pegel ab. Der Potentialpegel "L" (logisch niedrig) des Ausganges des Inverters 22 wird vom Inverter 23 invertiert und an den Eingang des Inverters 22 angelegt. Folglich wird der Potentialpegel des Knotens 16 auf "H" fixiert, so daß am Knoten 17 ein Pegel logisch "L" verriegelt wird. Der Knoten 17 stellt einen Verbindungspunkt zwischen den Ausgängen der Inverter 22 und 23 dar.

Nachdem das Potential des Knotens 17 durch den Verzögerungsschalt kreis 20 verzögert worden ist, wird es an den Inverter 24 eingege ben. Daher erscheint das Potential am Knoten 17 am Eingang 18 des Inverters 24 mit einer Verzögerung τ1, wie in Fig. 11(d) dargestellt ist. Da der Inverter 24 das Ausgangspotential des Verzögerungs schaltkreises 20 invertiert, steigt das Ausgangspotential des Inver ters, d.h. das Ausgangssignal Φ_POR des internen Rückstellschaltkrei ses beim Einschalten der Spannungsversorgung wie in Fig. 11(e) ge zeigt auf einen hohen Pegel an.

Das Ausgangssignal des Inverters 24 wird an den vorbestimmten inter nen Schaltkreis angelegt und ferner vom Verzögerungsschaltkreis 21 verzögert. Das verzögerte Ausgangssignal wird an das Gate 19 des Transistors Q19 angelegt. Das Potential am Gate 19 des Transistors Q19 erreicht entsprechend den hohen Pegel um die Verzögerungszeit τ2 des Verzögerungsschaltkreises 21 später als das Ausgangspotential des Inverters 24, wie in Fig. 11(f) gezeigt ist.

Erreicht das Potential am Gate 19 einen hohen Pegel, so leitet der Transistor Q19. Folglich fällt das Potential am Knoten 16 als Reak tion auf ein niedriges Potential der Masse GND vom hohen auf niedri gen Pegel ab. Das Potential am Knoten 16 wird nämlich nachdem es einmal beim Einschalten der Spannungsversorgung einen hohen Pegel erreicht hat, entsprechend der Summe der Verzögerungszeiten τ1 und τ2 der Verzögerungsschaltkreise 20 bzw. 21 auf hohem Pegel gehalten. Anschließend erreicht das Potential einen niedrigen Pegel (siehe Fig. 11(b)).

Wenn das Potential am Knoten 16 den niedrigen Pegel erreicht hat, steigt das Potential am Knoten 17 durch die Invertierung im Inverter 22 vom niedrigen auf einen hohen Pegel an. Zu diesem Zeitpunkt wer den die Logikpegel "L" und "H" an den Knoten 16 und 17 durch die In verter 22 bzw. 23 verriegelt. Genauer gesagt erreicht das Potential am Knoten 17 kurz nach dem geringen Anstieg beim Einschalten der Spannungsversorgung einen niedrigen Pegel und steigt dann als Reak tion auf das Potential mit niedrigem Pegel am Knoten 16 auf einen hohen Pegel an (siehe Fig. 11(c)).

Das Potential am Knoten 17 wird wie oben beschrieben worden ist vom Verzögerungsschaltkreis 20 verzögert und dann vom Inverter 24 inver tiert. Daher steigt nach dem Einschalten der Spannungsversorgung das Potential am Eingang 18 des Inverters 24 um die Verzögerungszeit 1 später als das Potential am Knoten 17 an (Fig. 11(d)). Das Ausgangs signal Φ_POR des Inverters 24 steigt mit dem Einschalten der Span nungsversorgung auf einen hohen Pegel an und fällt dann auf niedri gen Pegel ab, nachdem es für eine der Verzögerungszeit τ1 entspre chende Zeitspanne auf hohem Pegel gehalten worden ist (Fig. 11(e)).

Das Ausgangssignal des Inverters 24 wird über den Verzögerungs schaltkreis 21 an das Gate 19 des Transistors Q19 rückgekoppelt. Wie in Fig. 10(f) gezeigt ist, erreicht das Potential am Gate 19 des Transistors Q19 beim Einschalten der Spannungsversorgung entspre chend für eine bestimmte Zeitspanne einmal einen hohen Pegel und sinkt dann auf niedrigen Pegel ab. Fällt das Potential am Gate 19 von einem hohen auf niedrigen Pegel ab, so ist der Transistor Q19 leitend, bis er erneut sperrt. Das Potential am Knoten 16 ist jedoch als Reaktion auf das am Knoten 17 verriegelte Potential mit hohem Pegel im weiteren auf niedrigem Pegel fixiert. Nachdem die Poten tiale am Knoten 16, Gate 19 und Ausgang des Inverters 24 beim Ein schalten vom hohen Pegel auf niedrigen Pegel abgefallen sind, werden sie folglich auf niedrigem Pegel gehalten. Nachdem die Potentiale am Knoten 17 und Eingang 18 des Inverters 24 beim Einschalten der Span nungsversorgung auf hohen Pegel angestiegen sind, werden sie auf ho hem Pegel gehalten.

Als Folge derartiger Operationen eines oben beschriebenen internen Rückstellschaltkreises erreicht das Signal für kurze Zeit einen ho hen Pegel, d. h. vom Inverter 24 wird beim Einschalten der Spannungs versorgung ein Einzelimpuls abgegeben. Der Einzelimpuls stellt hier bei ein Einschaltrückstellsignal POR zum Rückstellen des vorbestimm ten internen Schaltkreises dar.

Wie oben angeführt worden ist, weist ein in einer integrierten Halb leiterschaltkreiseinrichtung gebildeter herkömmlicher interner Rück stellschaltkreis eine Struktur auf, so daß ein Einzelimpuls durch Verwendung des Anstieges der Versorgungsspannung ausgegeben wird, wodurch folgende Probleme auftreten. Diese Schwierigkeiten werden unter Bezugnahme auf die Fig. 12 und 13 beschrieben, wobei der in Fig. 10 dargestellte interne Rückstellsignalschaltkreis als Beispiel herangezogen wird. Fig. 12 ist ein Schaltbild, das den in Fig. 10 dargestellten internen Rückstellschaltkreis detaillierter zeigt. Fig. 13 zeigt ein Zeitdiagramm zur Erläuterung der Operationen des internen Rückstellschaltkreises der Fig. 10, falls die Versorgungs spannung nach dem Einschalten nur langsam ansteigt. Bezüglich Fig. 12 weisen die Inverter 22, 23 und 24 jeweils eine Reihenschaltung des P-Kanal MOS-Transistors Q26 und des N-Kanal MOS-Transistors Q27, des P-Kanal MOS-Transistors Q24 und des N-Kanal MOS-Transistors Q25 bzw. des P-Kanal MOS-Transistors Q28 und des N-Kanal MOS-Transistors Q29 auf, wobei jeder Transistor zwischen einer Versorgungsspannung Vcc und Masse GND gebildet ist.

Die oben beschriebenen Operationen des in Fig. 10 dargestellten in ternen Rückstellschaltkreises entsprechen einem schnellen Anstieg der Versorgungsspannung, nachdem die Spannungsversorgung eingeschal tet worden ist. Die Anstiegsrate der Versorgungsspannung nach dem Einschalten der Spannungsversorgung variiert jedoch in Abhängigkeit von der Kapazität der zu treibenden integrierten Schaltkreiseinrich tung.

Steigt beispielsweise wie in Fig. 13(a) gezeigt die Spannungsversor gung nach dem Einschalten sehr langsam an (benötigt z. B. mehr als 100 ms), so beginnt auch das Potential am Knoten 16, der über den Kondensator C5 in Fig. 12 die Versorgungsspannung erhält, langsam anzusteigen (siehe Fig. 13(b)). Damit steigt das Potential am Knoten 16 nicht sehr schnell auf einen Pegel an, der den Transistor Q27 im Inverter 22 vollständig durchschaltet. Damit leitet im Inverter 22 nach dem Einschalten der Spannungsversorgung der Transistor Q26 für eine lange Zeit. Damit steigt das Potential am Ausgang des Inver ters, d. h. das Potential am Knoten 17 als Reaktion auf das Potential der Versorgungsspannung Vcc nur langsam (siehe Fig. 13(c)). Das Po tential am Eingang 18 des Inverters 24 steigt ebenfalls langsam an (Fig. 13(d)). Das Potential am Eingang 18 wird nämlich auf niedrigem Potential gehalten, wodurch der Transistor Q28 im Inverter 24 nach dem Einschalten der Versorgungsspannung für eine lange Zeit leitet. Folglich steigen auch das Ausgangspotential des Inverters 24 und das Potential am Gate 19 des Transistors Q19 mit einem Anstieg der Ver sorgungsspannung langsam an (siehe Fig. 13(e) bzw. 13(f)).

Wenn das Potential am Gate 19 des Transistors Q19 die Schwellenspan nung des Transistors Q19 erreicht, so leitet der Transistor Q19 und senkt das Potential am Knoten 16 auf den niedrigen Pegel der Masse GND ab. Während das Potential am Knoten 16 nach dem Einschalten der Spannungsversorgung allmählich ansteigt, wird es kurzzeitig auf niedrigen Pegel gezogen, bevor es auf hohen Pegel ansteigt.

Wird das Potential am Knoten 16 auf niedrigen Pegel gezogen, so lei tet der Transistor Q26 im Inverter 22 besser. Als Folge davon steigt das Potential am Knoten 17 auf die zur diesem Zeitpunkt bestehende Versorgungsspannung und anschließend ungefähr mit derselben Rate wie das Spannungsversorgungspotential an und erreicht entsprechend einen hohen Pegel. Die Potentialänderung des Knotens 17 erscheint mit der Verzögerungszeit τ1 am Eingang 18 des Inverters 24, wodurch sich das Potential am Eingang 18 in ähnlicher Weise auf das Potential am Kno ten 17 ändert. Als Folge hiervon erreicht das Potential am Eingang 18 die Schwellenspannung des Inverters 24, wodurch das ansteigende Ausgangspotential des Inverters 24 auf niedrigen Pegel gezogen wird. Folglich steigt das Ausgangspotential des Inverters 24 nach dem Ein schalten der Spannungsversorgung allmählich an. Die Anstiegsrate ist jedoch so niedrig, daß das Ausgangspotential vor dem Ansteigen auf hohen Pegel auf niedrigen Pegel gezogen wird. Diese Ausgangspotenti aländerung des Inverters 24 erscheint mit der Verzögerung τ2 im Ver zögerungsschaltkreis 21 am Gate 19 des Transistors Q19. Das Poten tial am Gate 19 des Transistors Q19 ändert sich entsprechend in ähn licher Weise wie das Ausgangspotential des Inverters 24. Während das Potential am Gate 19 nach dem Einschalten der Spannungsversorgung auf die Schwellenspannung des Transistors Q19 ansteigt, erreicht es nämlich kurz darauf einen niedrigen Pegel, um den Transistor Q19 zu sperren.

Da der Transistor Q25 als Reaktion auf das am Knoten 17 verriegelte Potential hohen Pegels in einem leitenden Zustand gehalten wird, nachdem der Transistor Q19 gesperrt worden ist, werden die Poten tiale am Knoten 16, Gate 19 und dem Ausgang des Inverters 24 auf ei nem niedrigen Pegel gehalten und die Potentiale am Knoten 17 und Eingang 18 erreichen einen hohen Pegel und werden gehalten.

Wie aus der oben angeführten Beschreibung ersichtlich ist, wird das Ausgangspotential des Inverters 24 nach dem Einschalten der Span nungsversorgung auf niedrigen Pegel gezogen, bevor es auf einen ho hen Pegel ansteigt, falls die Anstiegsrate der Versorgungsspannung klein ist. Daher weist das Potential des Ausganges (Ausgangssignal Φ_POR dieses internen Rückstellschaltkreises) von Inverter 24 die Wellenform der Fig. 13(e) auf und besitzt somit nach dem Einschalten der Spannungsversorgung keinen Bereich mit hohem Pegel, wie dies in Fig. 11(e) der Fall ist.

Der vom Ausgangssignal des internen Rückstellschaltkreises, der ein Einzelimpulssignal mit hohem Pegel erzeugt, zurückzusetzende interne Schaltkreis wird für eine Zeitspanne zurückgesetzt, wenn ein Signal mit hohem Pegel vom internen Rückstellschaltkreis als Ergebnis eines Potentialpegels an einem vorbestimmten Knoten in diesem auf einen Pegel gezwungen worden ist, der in einem Anfangszustand eingenommen werden soll. Um den internen Schaltkreis vollständig zurückzustel len, soll damit ein solcher Einzelimpuls mit einem Pegel und einer Dauer erzeugt werden, so daß der vorbestimmte Knoten vollständig auf den im Anfangszustand einzunehmenden Pegel gezwungen wird. Ist die Anstiegsrate des Versorgungspotentiales nach dem Einschalten der Spannungsversorgung klein, so kann es manchmal vorkommen, daß kein ausreichender Einzelimpuls vom herkömmlichen internen Rückstell schaltkreis zum Rückstellen des internen Schaltkreises ausgegeben wird. Folglich ist es entsprechend einem herkömmlichen internen Rückstellschaltkreis möglich, daß ein interner Schaltkreis in Abhän gigkeit von der Anstiegsrate der Versorgungsspannung nicht vollstän dig zurückgestellt wird, wodurch sich eine Fehlfunktion der Einrich tung ergibt.

Aufgabe der Erfindung ist es daher, eine integrierte Halbleiter schaltkreiseinrichtung zu schaffen, die einen internen Schaltkreis unabhängig von der Anstiegsrate des Versorgungspotentiales beim Ein schalten einer Spannungsversorgung zuverlässig zurücksetzen kann. Ferner ist es Aufgabe der Erfindung, eine integrierte Halbleiter schaltkreiseinrichtung mit einem internen Rückstellschaltkreis zu schaffen, der einen Einzelimpuls eines vorbestimmten Potentialpegels unabhängig von der Anstiegsrate des Versorgungspotentiales beim Ein schalten der Spannungsversorgung zuverlässig erzeugen kann. Außerdem soll eine integrierte Halbleiterschaltkreiseinrichtung geschaffen werden, bei der keine Fehlfunktionen durch fehlerhaftes Rückstellen eines internen Schaltkreises auftritt, wenn von einem internen Rück stellschaltkreis beim Einschalten der Spannungsversorgung kein Ein zelimpuls erzeugt wird.

Um die oben angeführte Aufgabe zu lösen, weist die erfindungsgemäße Halbleiterschaltkreiseinrichtung einen internen Schaltkreis, der in Abhängigkeit von einem internen Taktsignal arbeitet, und einen In itialisierungsschaltkreis zum Initialisieren des internen Schalt kreises auf der Basis eines Versorgungspotentiales und des internen Taktsignales auf. Der Initialisierungsschaltkreis weist einen ersten Knoten, der mit dem Versorgungspotential gekoppelt ist und dessen Potential sich entsprechend einer Änderung des Versorgungspoten tiales beim Einschalten der Spannungsversorgung ändert, ein erstes mit dem ersten Knotens so gekoppeltes Schaltkreiselement, daß es zur Potentialänderung des ersten Knotens beiträgt, und einen Rückstellsi gnal-Erzeugerschaltkreis zum Erzeugen eines Rückstellsignales für die Initialisierung des internen Schaltkreises in Abhängigkeit von einem vorbestimmten Potential am ersten Knoten nach dem Einschalten der Versorgungsspannung und des internen Taktsignales auf. Der in terne Schaltkreis umfaßt einen Funktionsschaltkreis mit einem zwei ten Knoten, der in Abhängigkeit vom Potential am zweiten Knoten ar beitet, einen Schaltkreis zum Zwingen des Potentiales am zweiten Knoten auf das Potential, das zur Initialisierung des Funktions schaltkreises erforderlich ist, in Abhängigkeit vom Rückstellsignal, das vom Rückstellsignal-Erzeugerschaltkreis erzeugt worden ist, und ein zweites Schaltkreiselement, das mit dem zweiten Knoten gekoppelt ist, um zur Potentialänderung des zweiten Knotens beizutragen. Der interne Schaltkreis weist eine Struktur auf, so daß das Potential am zweiten Knoten das für die Initialisierung des Funktionsschaltkrei ses erforderliche Potential durch Variieren des ersten Schaltkreise lementes und des zweiten Schaltkreiselementes zusätzlich zu den Po tentialänderungen des ersten bzw. zweiten Knotens erreicht, wenn der Rückstellsignal-Erzeugerschaltkreis nach dem Einschalten der Span nungsversorgung kein Rückstellsignal erzeugt.

Wie sich aus dem vorangegangenen ergibt, ist der Rückstellsignal-Er zeugerschaltkreis in der integrierten Halbleiterschaltkreiseinrich tung entsprechend der vorliegenden Erfindung im Unterschied zur her kömmlichen so strukturiert, daß er das Rückstellsignal in Abhängig keit vom Potential am ersten Knoten, der mit dem Versorgungspoten tial gekoppelt ist und dessen Potential sich entsprechend der Poten tialänderung der Versorgungsspannung beim Einschalten der Spannungs versorgung ändert, und dem Potential des internen Taktsignales er zeugt. Daher erzeugt der Rückstellsignal-Erzeugerschaltkreis unab hängig von der Anstiegsrate des Versorgungspotentiales nach dem Ein schalten der Spannungsversorgung ein Rückstellsignal ohne Ausfall, wenn das Potential am ersten Knoten das vorbestimmte Potential er reicht. Da die Beiträge des ersten und zweiten Schaltkreiselementes zu den Potentialänderungen am ersten und zweiten Knoten derart ein gestellt werden, daß falls der Rückstellsignal-Erzeugerschaltkreis nach dem Einschalten der Spannungsversorgung kein Rückstellsignal erzeugt, das Potential am zweiten Knoten das erforderliche Potential zum Rückstellen des Funktionsschaltkreises erreicht, selbst wenn der Rückstellsignal-Erzeugerschaltkreis kein Rückstellsignal erzeugt, wenn das Potential am ersten Knoten nicht gleich dem vorbestimmten ist, befindet sich das Potential am zweiten Knoten auf dem vorbe stimmten Potential, das nach dem Einschalten der Spannungsversorgung eingestellt werden soll, wodurch keine Fehlfunktion der Einrichtung auftritt.

Entsprechend einer bevorzugten Ausführungsform weist der Rückstell signal-Erzeugerschaltkreis einen Einzelimpuls-Erzeugerschaltkreis zum Ausgeben eines Einzelimpulses synchron zur ersten Pegelinversion des internen Taktsignales nach dem Einschalten der Spannungsversor gung in Abhängigkeit vom vorbestimmten Potential am ersten Knoten und dem internen Taktsignal.

Das erste Schaltkreiselement weist einen ersten MOS-Transistor, der den ersten Knoten mit dem Versorgungspotential koppelt, und einen zweiten MOS-Transistor, der den ersten Knoten mit dem Massepotential koppelt, und das zweite Schaltkreiselement einen dritten MOS-Transi stor, der den zweiten Knoten mit dem Versorgungspotential, und einen vierten MOS-Transistor auf, der den zweiten Knoten mit dem Massepo tential koppelt, wobei sich die ersten und zweiten MOS-Transistoren von den anderen in Eigenschaften wie Schwellenspannung, Kanallänge, etc. unterscheiden.

In einem Fall, wo das vorbestimmte Potential ein Versorgungspoten tial darstellt, das vollständig, d. h. auf den "H"-Pegel angestiegen ist, und das zum Rückstellen des Funktionsschaltkreises erforderli che Potential das Massepotential (="L"-Potential) ist, weist das erste Schaltkreiselement einen ersten Kondensator, der den ersten Knoten mit dem Versorgungspotential koppelt, und das zweite Schalt kreiselement einen zweiten Kondensator auf, der den zweiten Knoten mit dem Massepotential koppelt.

Der Schaltkreis zum Zwingen des Potentiales weist einen zwischen dem zweiten Knoten und Masse gebildeten MOS-Transistor auf, dessen Gate das Ausgangssignal des Rückstellsignal-Erzeugerschaltkreises emp fängt.

Es ist wünschenswert, daß die Schaltkreisanordnung bezüglich des er sten und zweiten Knotens dieselbe ist.

Entsprechend einer bevorzugten Ausführungsform weist der Einzelim puls-Erzeugerschaltkreis einen ersten zwischen der Versorgungsspan nung und Masse gebildeten Inverter zum Invertieren des Potentiales am ersten Knoten, einen Halteschaltkreis zum Halten des Potentiales am ersten Knoten in Abhängigkeit vom Ausgangssignal des ersten In verters, ein NOR-Gatter mit zwei Eingängen, an das das Ausgangssi gnal des ersten Inverters und das interne Taktsignal angelegt wer den, und einen zweiten Inverter zum Invertieren des Potentialpegels des ersten Knotens in Abhängigkeit von der Inversion des Ausgangspo tentialpegels des ersten Inverters auf. Das Potential des internen Taktsignales wird nach dem Einschalten der Spannungsversorgung vom "H"-Pegel zum "L"-Pegel invertiert.

Der Funktionsschaltkreis weist beispielsweise einen Inverter, der das Potential des zweiten Knotens empfängt, und einen MOS-Transistor auf, dessen Gate das Ausgangssignal des Inverters empfängt und der zwischen Masse und dem zweiten Knoten gebildet ist. In einem solchen Fall weist der Halteschaltkreis bevorzugterweise einen MOS-Transi stor auf, der zwischen dem ersten Knoten und Masse gebildet ist und dessen Gate das Ausgangssignal des ersten Inverters empfängt.

Der Funktionsschaltkreis weist beispielsweise einen Inverter zum In vertieren des Potentiales am zweiten Knoten und einen Inverter zum Invertieren des Ausgangssignales dieses Inverters und zum Anlegen des invertierten Ausgangssignales an den zweiten Knoten auf. In ei nem solchen Fall weist der Halteschaltkreis bevorzugterweise einen Inverter zum Invertieren des Ausgangssignales des ersten Inverters und zum Anlegen des invertierten Ausgangssignales an den ersten Kno ten auf.

In Übereinstimmung mit einem weiteren Aspekt der Erfindung stellt die integrierte Halbleiterschaltkreiseinrichtung in Übereinstimmung mit der vorliegenden Erfindung eine integrierte Halbleiterschalt kreiseinrichtung zum Initialisieren eines in Abhängigkeit von einem Taktsignal betriebenen Schaltkreises dar, wobei die Einrichtung einen Knoten, einen Anhebungsschaltkreis zum Anheben des Potentiales am Knoten auf das Versorgungspotential beim Einschalten der Versor gungsspannung, einen Invertierungsschaltkreis zum Invertieren des Potentiales am Knoten, der vom Anhebungsschaltkreis angehoben worden ist, ein Logikgatter, beispielsweise ein NOR-Gatter, das das inver tierte Ausgangssignal des Inversionsschaltkreises und das Taktsignal empfängt, einen Verzögerungsschaltkreis zum Verzögern des Ausgangs signales des Logikgatters um eine bestimmte Zeitspanne, und einen Absenkungsschaltkreis zum Absenken des Potentiales am Knoten auf das Massepotential aufweist und das Ausgangssignal des Logikgatters an den Schaltkreis angelegt wird, der in Abhängigkeit vom Taktsignal arbeitet, als Rückstellsignal zur Initialisierung des Schaltkreises angelegt wird.

Entsprechend der erfindungsgemäßen integrierten Halbleiterschalt kreiseinrichtung kann ein interner Knoten unabhängig von der An stiegszeit des Versorgungspotentiales zurückgesetzt werden, indem in Synchronisation mit einem internen Taktsignal zuverlässig ein Rück stellsignal erzeugt wird, das vor dem Beginn des Betriebes der Ein richtung erforderlich ist. Damit wird der interne Schaltkreis zuver lässiger zurückgesetzt als der herkömmliche, um eine Fehlfunktion durch fehlerhaftes Rückstellen zu vermeiden, wodurch die Zuverläs sigkeit der integrierten Halbleiterschaltkreiseinrichtung verbessert wird.

Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigen:

Fig. 1 ein schematisches Blockdiagramm eines Dual-Port-Speichers in Übereinstimmung mit einer Ausführungsform der Erfindung;

Fig. 2 und 3 Schaltbilder, die ein Beispiel des internen Rückstellschaltkreises zur Verwendung im Dual-Port- Speicher der Fig. 1 darstellen;

Fig. 4 und 5 Zeitdiagramme zur Erläuterung des Betriebes des in den Fig. 2 und 3 dargestellten internen Rückstell schaltkreises;

Fig. 6 ein Schaltbild eines Logikeinstellschaltkreises, der wunschgemäß vom internen Rückstellschaltkreis der Fig. 2 und 3 zurückgesetzt wird;

Fig. 7 ein Schaltbild, das ein Beispiel eines Verriegelungs schaltkreises darstellt, der von einem internen Rück stellschaltkreis zurückgesetzt werden soll;

Fig. 8 ein Schaltbild, das ein Beispiel eines internen Rück stellschaltkreises in Übereinstimmung mit einer zweiten Ausführungsform der darstellt, der den in Fig. 7 gezeigten Verriegelungsschaltkreis zurücksetzt;

Fig. 9 ein schematisches Blockdiagramm eines Dual-Port-Speichers, der einen herkömmlichen internen Rückstellschaltkreis aufweist;

Fig. 10 und 12 Schaltbilder, die Anordnungen herkömmlicher interner Rückstellschaltkreise darstellen; und

Fig. 11 und 13 Zeitdiagramme zur Erläuterung des Betriebes des herkömmlichen internen Rückstellschaltkreises.

Bezüglich Fig. 1 weist der Dual-Port-Speicher denselben Aufbau wie der in Fig. 9 gezeigte herkömmliche Dual-Port-Speicher auf. Im Un terschied zum herkömmlichen POR-Erzeugerschaltkreis 112b der Fig. 9 empfängt ein in diesem Dual-Port-Speicher gebildeter POR-Erzeuger schaltkreis 112a ein vom Taktgenerator 111 in Abhängigkeit von bei spielsweise einem externen Zeilenadreß-Abtastsignal erzeugtes Taktsignal , um einen Rückstellimpuls POR zu erzeugen und dieses auszugeben. Die Anordnungen und Operationen der anderen Funktions blöcke dieses Dual-Port-Speichers stimmen mit denen im Stand der Technik beschriebenen überein.

Fig. 2 ist ein Schaltbild, das ein Beispiel für die Anordnung des internen Rückstellschaltkreises zur Verwendung als POR-Erzeuger schaltkreis 112a der Fig. 1 zeigt.

Bezüglich Fig. 2 weist der interne Rückstellschaltkreis einen Inver ter 25 mit in Reihe geschaltetem Kondensator C1 und N-Kanal MOS- Transistor Q1 und in Reihe geschaltetem N-Kanal MOS-Transistor Q3 und P-Kanal MOS-Transistor Q4 auf, wobei die beiden Reihenschaltun gen zwischen Versorgungsspannung Vcc und Masse GND liegen. Der Ver bindungspunkt zwischen dem Kondensator C1 und dem Transistor Q1 ist mit dem Eingang des Inverters 25, d. h. den Gates der Transistoren Q3 und Q4 verbunden.

Dieser interne Rückstellschaltkreis weist ferner einen N-Kanal MOS- Transistor Q2, der zwischen dem Eingang des Inverters 25 und Masse GND gebildet ist, ein NOR-Gatter 3 mit zwei Eingängen, das das Po tential des Ausganges des Inverters 25, d.h. des Verbindungspunktes der Transistoren Q3 und Q4 und das interne Taktsignal empfängt, und einen zwischen dem Ausgang des NOR-Gatters 3 und dem Gate 5 des Transistors Q1 gebildeten Verzögerungsschaltkreis 4 auf. Das Aus gangssignal des internen Rückstelltransistors wird vom Ausgang des NOR-Gatters 3 abgenommen.

Unter Bezugnahme auf die Fig. 5 wird der Betrieb des oben angeführ ten internen Rückstellschaltkreises beschrieben, wenn die Versor gungsspannung beim Einschalten der Spannungsversorgung schnell an steigt. Fig. 5 ist ein Zeitdiagramm zur Erläuterung des grundlegen den Betriebes des internen Rückstellschaltkreises der oben beschrie benen Anordnung. Wird die Spannungsversorgung eingeschaltet, so steigt das Potential der Versorgungsspannung Vcc wie in Fig. 5(a) gezeigt auf ein vorbestimmtes Potential (hoher Pegel) an. Mit dem Ansteigen des Potentiales der Versorgungsspannung Vcc steigt auch das Potential am Verbindungspunkt zwischen dem Kondensator C1 und dem Transistor Q1, d. h. am Eingang (Knoten 1) des Inverters 25 mit etwa derselben Rate wie das Versorgungspotential an (siehe Fig. 5(b)).

Da der Transistor Q4 im Inverter 25 unmittelbar nach dem Einschalten der Spannungsversorgung durchgeschaltet ist, beginnt das Potential am Ausgang des Inverters 25, d. h. an einem Eingang 2 des NOR-Gatters 3 in Abhängigkeit vom Potential der Versorgungsspannung Vcc zu stei gen. Da jedoch das Potential am Knoten 1 sofort ansteigt und ein ho hes Potential erreicht, schaltet der Transistor Q3 durch und der Transistor Q4 sperrt, so daß das Potential an einem Eingang 2 des NOR-Gatters 3, das unmittelbar nach dem Einschalten der Spannungs versorgung angestiegen ist, schnell auf das Potential der Masse GND (niedriger Pegel) gezogen wird (Fig. 5(c)).

Wie in Fig. 5(d) dargestellt ist, wird der Pegel des internen Takt signals nach dem Anstieg auf hohen Pegel beim Einschalten der Spannungsversorgung mit einer vorbestimmten Taktrate fortlaufend in vertiert. Während die Potentiale an beiden Eingängen des NOR-Gatters 3, d. h. das Potential des internen Taktsignales und das Poten tial am Ausgang des Inverters 25 unmittelbar nach dem Einschalten der Spannungsversorgung auf niedrigem Pegel liegen, erreicht eines der Potentiale (das Potential des internen Taktsignales ) sofort einen hohen Pegel. Folglich wird das Ausgangspotential des NOR-Gat ters 3, d. h. das Potential des Ausgangssignales dieses internen Rückstellschaltkreises, das unmittelbar nach dem Einschalten der Spannungsversorgung ansteigt, wenn sich die beiden Eingangspoten tiale des NOR-Gatters 3 auf niedrigem Pegel befinden, auf niedrigen Pegel gezogen, bevor es auf einen hohen Pegel ansteigt, da ein Ein gangspotential sofort einen hohen Pegel erreicht. Anschließend be wirkt der Abfall des internen Taktsignales , daß die zwei Ein gangspotentiale des NOR-Gatters 3 bis zum nächsten Anstieg des in ternen Taktsignales auf niedrigem Pegel bleiben. Folglich steigt das Ausgangspotential des NOR-Gatters 3 auf einen hohen Pegel an.

Das Ausgangspotential des NOR-Gatters 3 wird mit der Verzögerungs zeit im Verzögerungsschaltkreis 4 zum Gate 5 des Transistors Q1 rückgekoppelt. Wie in Fig. 5(f) gezeigt ist, steigt das Potential am Gate 5 entsprechend um die vorbestimmte Zeitspanne später auf einen hohen Pegel an als das Ausgangspotential des NOR-Gatters 3 abfällt. Als Reaktion auf den Anstieg des Potentiales am Gate 5 auf hohen Pe gel schaltet der Transistor Q1 durch, wodurch das Potential am Kno ten 1 vom hohen Pegel auf niedrigen Pegel fällt (Fig. 5(b)). Folg lich wird statt Transistor Q3 Transistor Q4 im Inverter 25 durchge schaltet, so daß das Potential am Eingang 2 des NOR-Gatters 3 vom niedrigen auf hohen Pegel ansteigt (siehe Fig. 5(c)). Ein Ein gangspotential des NOR-Gatters 3 steigt nämlich auf einen hohen Pe gel um eine der Verzögerung im Verzögerungsschaltkreis 4 entspre chende Zeitspanne später an als der erste Abfall des internen Takt signales , wodurch das Potential am Ausgang des NOR-Gatters 3 auf niedrigen Pegel fällt. Somit gibt der interne Rückstellschalt kreis einen Einzelimpuls mit hohem Pegel aus.

Das Potential am Eingang 2 des NOR-Gatters 3, das auch an das Gate des Transistors Q2 angelegt ist, erreicht einen hohen Pegel, so daß der Transistor Q2 durchgeschaltet wird, um das Potential am Knoten 1 auf das Potential der Masse GND, d. h. niedrigen Pegel zu fixieren. Selbst nachdem der Transistor Q1 als Folge des Abfalles des Aus gangspotentiales am NOR-Gatter 3 auf niedrigen Pegel gesperrt worden ist, wird daher vom Transistor Q2 das Potential am Knoten 1 auf niedrigem Pegel gehalten. Folglich wird das Potential am Eingang 2 des NOR-Gatters 3 nach dem Abfall beim Einschalten der Spannungsver sorgung auf hohem Pegel gehalten. Nachdem der hohe Pegel für eine bestimmte Zeitspanne nach dem Einschalten der Spannungsversorgung erreicht worden ist, wird daher das Ausgangspotential des NOR-Gat ters 3 unabhängig vom Potential des internen Taktsignales auf niedrigem Pegel gehalten. Dieser interne Rückstellschaltkreis er zeugt somit kurz nach dem Einschalten der Spannungsversorgung einen Einzelimpuls mit hohem Potential.

Wie aus der oben angeführten Beschreibung ersichtlich ist, weist der interne Rückstellschaltkreis einen Aufbau auf, so daß synchron mit dem ersten Anstieg des internen Taktsignales ein Einzelimpuls er zeugt wird. Nun wird unter Bezugnahme auf die Fig. 3 und 4 ein Be trieb dieses internen Rückstellschaltkreises beschrieben, wenn die Anstiegsrate des Versorgungspotentiales nach dem Einschalten der Spannungsversorgung klein ist. Fig. 3 ist das Schaltbild des oben beschriebenen internen Rückstellschaltkreises, wobei die Schalt kreisanordnung des NOR-Gatters 3 im Detail dargestellt ist, und Fig. 4 zeigt das Zeitdiagramm zur Erläuterung des Betriebes des oben be schriebenen internen Rückstellschaltkreises, wenn die Anstiegsrate des Versorgungspotentiales nach dem Einschalten der Spannungsversor gung klein ist.

Bezüglich Fig. 3 weist das NOR-Gatter 3 der Fig. 2 in Reihe geschal tete P-Kanal MOS-Transistoren Q2 und Q21 und einen N-Kanal MOS-Tran sistor Q22 auf, die zwischen der Versorgungsspannung Vcc und Masse GND gebildet sind sowie einen parallel zum Transistor Q22 geschaffe nen Transistor Q23 auf. Das interne Taktsignal wird an die Ga tes der Transistoren Q20 und Q23 angelegt.

Da das Potential des internen Taktsignales mit dem Anstieg des Versorgungspotentiales ansteigt, steigt das Potential des internen Taktsignales allmählich an (siehe Fig. 4(d)), wenn das Poten tial der Spannungsversorgung Vcc nach dem Einschalten der Spannungs versorgung allmählich wie in Fig. 4(a) gezeigt ansteigt. Folglich erreicht das Potential am Knoten 2, der den Ausgang des Inverters 25 darstellt, nach dem Einschalten einen niedrigen Pegel. Der Transi stor Q21 im NOR-Gatter 3 befindet sich entsprechend nach dem Ein schalten im leitenden Zustand. Im NOR-Gatter 3 wird der Transistor Q23 unmittelbar nach dem Einschalten nicht durchgeschaltet, sondern Transistor Q20 nach einer bestimmten Zeitspanne nach dem Einschal ten. Sind die beiden Transistoren Q20 und Q21 im NOR-Gatter 3 nach dem Einschalten leitend, so steigt das Ausgangspotential des NOR- Gatters 3, d. h. das Potential am Knoten zwischen den Transistoren Q21 und Q23 in Abhängigkeit vom Versorgungspotential wie in Fig. 4(e) dargestellt allmählich an. Erreicht jedoch das Potential des internen Taktsignales die Schwellenspannung des Transistors Q23, so wird dieser durchgeschaltet und zieht das Ausgangspotential des NOR-Gatters 3 auf das Potential der Masse GND, womit dieses Aus gangspotential nach dem Einschalten ein niedriges Potential annimmt. Folglich ist der Transistor Q1, dessen Gate 5 über den Verzögerungs schaltkreis 4 das Ausgangspotential des NOR-Gatters 3 empfängt, und der Transistor Q2, dessen Gate das Potential des Knotens 2 erhält, nach dem Einschalten gesperrt. Somit wird das Potential am Knoten 2 nach dem Einschalten durch das Versorgungspotential bestimmt.

Fällt das interne Taktsignal eine vorbestimmte Zeitspanne nach dem vollständigen Anstieg des Versorgungspotentiales auf ein vorbe stimmtes Potential und dem vollständigen Anstieg des internen Takt signales, so leitet im NOR-Gatter 3 statt des Transistors Q23 nun Transistor Q20. Das Potential am Knoten 2 befindet sich währenddes sen auf niedrigem Potential und der Transistor Q21 leitet. Als Reak tion auf den Abfall des internen Taktsignales erreicht das Aus gangspotential des NOR-Gatters 3 in Abhängigkeit vom Versorgungspo tential, das vollständig angestiegen ist einen hohen Pegel (siehe Fig. 4(e)).

Der Betrieb dieses internen Rückstellschaltkreises stimmt anschlie ßend mit dem Betrieb für den Fall überein, daß die Versorgungsspan nung schnell ansteigt. Der Transistor Q1, dessen Gate 5 das Aus gangspotential des NOR-Gatters 3 über den Verzögerungsschaltkreis 4 erhält, leitet nämlich, wodurch das Ausgangspotential des Inverters 25 einen hohen Pegel erreicht und den Transistor Q2 leitend macht. Folglich wird das Potential am Knoten 2 auf hohem Pegel fixiert und das Ausgangspotential am NOR-Gatter 3 wird unabhängig von der späte ren Pegeländerung des internen Taktsignales auf niedrigem Pegel gehalten, nachdem es als Reaktion auf die Leitfähigkeit des Transi stors Q22 den niedrigen Pegel erreicht hat. Somit gibt der interne Rückstellschaltkreis nach dem Einschalten einmal einen Einzelimpuls aus.

Wie aus der oben angeführten Beschreibung ersichtlich ist, gibt der interne Rückstellschaltkreis selbst dann einen Einzelimpuls aus, der vorbestimmte interne Schaltkreise in Fig. 1, wie beispielsweise das Farbregister 113 und das Schreibmaskenregister 114 oder ähnliches, zurücksetzen kann, wenn die Anstiegsrate des Versorgungspotentiales nach dem Einschalten klein ist. Bei diesem internen Rückstellschalt kreis wird das interne Taktsignal , das eine vorbestimmte Zeit spanne nach dem vollständigen Anstieg als Reaktion auf das Versor gungspotential auf einen niedrigen Pegel fällt, an das Gate des einen Transistors Q20 der P-Kanal Transistoren Q20 und Q21 angelegt, um das Ausgangspotential am NOR-Gatter 3 auf hohen Pegel anzuheben, während der andere Transistor Q21 nach dem Einschalten leitend ge macht wird. Daher sind die beiden Transistoren Q20 und Q21 nur für eine Zeitspanne leitend, die unmittelbar nach dem Einschalten be ginnt und endet, wenn das Potential des internen Taktsignales die Schwellenspannung des Transistors Q20 übersteigt und für eine Zeitspanne, die mit dem ersten Potentialabfall des internen Taktsi gnales beginnt und endet, wenn das Ausgangspotential des Inverters 25 die Schwellenspannung des Transistors Q21 übersteigt. Für den Fall, daß die Anstiegsrate des Versorgungspotentiales nach dem Ein schalten klein ist, steigt das Versorgungspotential während der er sten Zeitspanne nicht vollständig an, wodurch verhindert wird, daß das Ausgangspotential am NOR-Gatter 3 auf einen hohen Pegel an steigt. Steigt jedoch das Versorgungspotential in letzterer Zeit spanne ausreichend auf einen hohen Pegel an, so wird auch das Aus gangspotential am NOR-Gatter 3 schnell auf einen hohen Pegel angeho ben. Selbst wenn die Anstiegsrate des Versorgungspotentiales klein ist, kann somit ein ausreichender Einzelimpuls erhalten werden.

Während der interne Rückstellschaltkreis mit einer Anordnung wie in Fig. 2 als POR-Erzeugerschaltkreis 112a des in Fig. 1 gezeigten Dual-Port-Speichers verwendet werden kann, kann er auch dazu verwen det werden, den Logikeinstellschaltkreis der Struktur von Fig. 6 in wünschenswerter Weise zurückzusetzen. Fig. 6 ist ein Schaltbild, das ein Beispiel des Logikeinstellschaltkreises zeigt, der vom internen Rückstellschaltkreis der Fig. 2 und 3 in gewünschter Weise zurückge stellt wird.

Bezüglich Fig. 6 weist der Logikeinstellschaltkreis einen Inverter 26 auf, der aus einem zwischen der Versorgungsspannung Vcc und Masse GND in Reihe mit einem P-Kanal MOS-Transistor Q8 geschalteten N-Ka nal-MOS-Transistor Q7 besteht. Ferner sind N-Kanal Transistoren Q5, Q6 und ein Kondensator C2 parallel zwischen dem Eingang des Inver ters 26 und Masse GND gebildet. Zwischen dem Transistor Q6 und der Versorgungsspannung Vcc ist eine Sicherung 8 geschaffen, wobei das Gate des Transistors Q6 mit dem Ausgang des Inverters 26, d. h. mit dem Verbindungspunkt (Knoten 7) zwischen den Transistoren Q7 und Q8 verbunden ist und das Gate des Transistors Q5 das Ausgangssignal Φ_POR des internen Rückstellschaltkreises empfängt. Das Ausgangssi gnal dieses Logikeinstellschaltkreises wird vom Knoten 7 abgenommen.

Logikeinstellschaltkreise mit solchen Sicherungen werden häufig in RAMs, EPROMs oder ähnlichen Einrichtungen verwendet, um die zu ver wendenden Speicherzellenfelder einzustellen. In vielen Fällen weisen RAMs, EPROMs, etc. zusätzlich zu den normal verwendeten Speicherzel lenfelder Ersatzspeicherzellenfelder auf. Ein derartiges Ersatz speicherzellenfeld stellt einen Redundanzschaltkreis dar, um eine Verminderung der Produktionsausbeute von LSIs zu vermeiden, wobei dieser Schaltkreis das defekte Speicherzellenfeld ersetzt, falls ein Teil der normalerweise zu verwendenden Speicherzellenfelder einen Defekt aufweist. Daher sollten bei Beginn des Betriebes eines sol chen RAMs, EPROMs, etc. (beim Einschalten) Signale, die eine Verwen dung/keine Verwendung angeben, an die jeweiligen Speicherzellen felder angelegt werden, so daß defekte Speicherzellenfelder deakti viert und Ersatzspeicherzellenfelder aktiviert werden, die diese er setzen.

Damit weist eine solche Halbleiterspeichereinrichtung einen Lo gikeinstellschaltkreis auf, der für jedes Speicherzellenfeld gebil det ist, um das Anweisungssignal anzulegen. Ein derartiger Logikein stellschaltkreis weist im allgemeinen eine der in Fig. 6 gezeigten ähnliche Sicherung auf. Der Logikeinstellschaltkreis ist derart auf gebaut, daß er nach dem Einschalten in Abhängigkeit davon, ob die Sicherung unterbrochen ist oder nicht, ein Signal anlegt, das entwe der die Verwendung oder Nicht-Verwendung angibt. Wird in einem Funk tionstest nach der Herstellung einer solchen Halbleiterspeicherein richtung ermittelt, daß ein Teil eines Speicherzellenfeldes, der ei gentlich benutzt werden sollte, defekt ist, so wird die Sicherung des Logikeinstellschaltkreises entsprechend der Einstellung der Ver wendung/Nicht-Verwendung des jeweiligen Speicherzellenfeldes selek tiv durchtrennt.

Ist beispielsweise beim in Fig. 6 dargestellten Logikeinstellschalt kreis die Sicherung 8 durchbrochen, so steigt das Potential am Kno ten 6 nicht an und verbleibt selbst dann auf niedrigem Pegel, wenn die Spannungsversorgung eingeschaltet ist. Das Potential am Knoten 7, d. h. am Ausgang des Inverters 26 erreicht entsprechend als Reak tion auf die Leitfähigkeit des Transistors Q8 einen hohen Pegel. Da durch, daß das Potential am Knoten 7 auch an das Gate des Transi stors Q6 angelegt ist, befindet sich das Potential am Knoten 6 nach dem Einschalten in Abhängigkeit vom Durchschalten des Transistors Q6 fest auf dem Potential der Masse GND (niedriger Pegel). Folglich wird nach dem Einschalten das Potential am Knoten 7 auf hohem Pegel gehalten, um eine Verwendung oder Nicht-Verwendung anzugeben.

Daher muß das Potential am Knoten 6 ohne Ausfall beim Einschalten auf niedrigem Pegel liegen, so daß das Potential am Knoten 7 nach dem Einschalten zuverlässig einen hohen Pegel erreicht, wenn die Si cherung 8 durchtrennt ist. Da jedoch kein Massepotential an den Kno ten 6 angelegt wird, bis der Transistor Q6 leitet, wird das Poten tial am Knoten 6 nicht notwendigerweise tief genug, um den Transi stor Q8 beim Einschalten leitend zu machen. Dann wird Transistor Q5 gebildet, der in Abhängigkeit von einem Einzelimpuls mit hohem Pegel leitet, der vom oben beschriebenen internen Rückstellschaltkreis ausgegeben wird, um das Potential am Knoten 6 unmittelbar nach dem Einschalten auf das Massepotential zu ziehen, d. h. zurückzusetzen. Wird nämlich ein Einzelimpuls mit hohem Pegel nach dem Einschalten vom internen Rückstellschaltkreis angelegt, so leitet der Transistor Q5 während der Zeitspanne, in der Transistor Q5 den Einzelimpuls empfängt, wodurch das Potential am Knoten 6 auf das Potential der Masse GND gezogen wird. Selbst wenn das Potential des Knotens 6 aus irgendeinem Grund auf einen Pegel ansteigt, der beim Einschalten nicht angenommen werden sollte, so wird das Potential sofort auf einen Pegel zurückgenommen (im weiteren als ursprünglicher Pegel be zeichnet), der beim Einschalten angenommen werden soll. Folglich kann vom Knoten das korrekte Anweisungssignal abgenommen werden, wo durch eine korrekte Einstellung von Verwendung/Nicht-Verwendung ei nes Speicherzellenfeldes ermöglicht wird.

Vergleicht man den zurückzustellenden Knoten 6 mit Knoten 1, der die Anstiegszeit des Ausgangspotentiales des in Fig. 2 gezeigten inter nen Rückstellschaltkreises bestimmt, so erkennt man, daß Knoten 6 mit Masse GND über die N-Kanal MOS-Transistoren Q5 und Q6 und den Kondensator C2 verbunden ist, während Knoten 1 über die N-Kanal MOS- Transistoren Q1 und Q2 an Masse und über den Kondensator C1 an der Versorgungsspannung Vcc liegt. Stimmen Eigenschaften wie Schwellen spannung und Kanallänge für die Transistoren Q5, Q6 und Q1, Q2 über ein, so wird das Potential am Knoten 1 möglicherweise auf das Ver sorgungspotential Vcc hochgezogen und das am Knoten 6 auf das Masse potential GND abgesenkt. Knoten 1 erreicht nämlich einfacher ein ho hes Potential als Knoten 6. Befindet sich das Potential am Knoten 1 des internen Rückstellschaltkreises nach dem Einschalten auf niedri gem Pegel, so liegt damit auch das Potential am Knoten 6 des Lo gikeinstellschaltkreises auf niedrigem Pegel. Ist in diesem das Po tential am Knoten 6 niedrig, so muß der Logikeinstellschaltkreis nicht zurückgesetzt werden.

Das Potential am Knoten 2 muß einen hohen Pegel erreichen, wenn das interne Taktsignal abfällt, so daß der Ausgang des NOR-Gatters 3 nach dem Einschalten zuverlässig ansteigt. Daher muß das Potential am Knoten 1 auf hohem Pegel liegen, damit der Transistor Q3 beim Ab fallen des internen Taktsignales durchgeschaltet wird. Bleibt das Potential am Knoten 1 beim Abfallen des internen Taktsignales auf niedrigem Pegel, so wird Transistor Q3 daher nicht voll ständig durchgeschaltet, wodurch in manchen Fällen verhindert wird, daß das NOR-Gatter 3 ausreichende Rückstellimpulse ausgibt. Bei ei ner Ausführungsform wie oben beschrieben worden ist, kann Knoten 6 auf einen niedrigen Pegel zu jeder Zeit zurückgestellt werden, wenn Knoten 1 auf niedrigen Pegel liegt. In einem solchen Fall treten im Funktionsteil, der mit dem zurückzustellenden Schaltkreis gekoppelt ist, selbst dann keine Fehlfunktionen auf, wenn kein ausreichender Rückstellimpuls ausgegeben wird.

Befindet sich umgekehrt das Potential am Knoten 6 nach dem Einschal ten auf einem hohen Pegel, so liegt auch das Potential am Knoten 1 auf hohem Pegel. Erreicht das Potential des Knotens 6 beim Einschal ten einen hohen Pegel (wenn Knoten 6 ein rückzustellendes Potential annimmt), so gibt der interne Rückstellschaltkreis unabhängig von der Anstiegsrate des Versorgungspotentiales ausreichende Einzelim pulse mit hohem Pegel aus, wie oben beschrieben worden ist.

Wie aus der oben angeführten Beschreibung ersichtlich ist, gibt der interne Rückstellschaltkreis zuverlässig einen Einzelimpuls aus, wenn der zurückzustellende Knoten 6 mit dem Abfallen des internen Taktsignal zurückgestellt werden muß, da der Knoten 1 so eingestellt ist, daß er einfacher als Knoten 6 ein hohes Potential erreicht.

Eine integrierte Halbleiterschaltkreiseinrichtung mit einem internen Taktsignal ist im allgemeinen derart aufgebaut, daß sie ihren Be trieb mit dem ersten Abfall des internen Taktsignales nach dem Ein schalten aufnimmt. Damit kann der in Fig. 2 gezeigte interne Rück stellschaltkreis das Potential am rückzustellenden Knoten 6 unabhän gig vom Potential, das der Knoten 1 nach dem Beginn des Betriebes der Einrichtung annimmt, auf den ursprünglichen Pegel eingestellt werden.

Der Ausgleich der Belastung des zurückzustellenden Knotens 6, einen hohen Pegel anzunehmen, und diejenige des internen Knotens 1 des in ternen Rückstellschaltkreises, der die Anstiegszeit des Ausgangspo tentiales des internen Rückstellschaltkreises auf ein hohes Poten tial bestimmt, kann durch Kopplungskapazitäten zwischen den jeweili gen Knoten und einer Quelle höheren und einer Quelle niedrigeren Po tentiales, die Eigenschaften eines Transistors, der zum Zuführen des Ausgangspotentiales der Quelle niedrigeren Potentiales (oder des Ausgangspotentiales der Quelle höheren Potentiales) an die jeweili gen gebildet ist, etc. gesteuert werden. Die Eigenschaften dieser Knoten werden von den Eigenschaften aller Schaltkreiselemente beein flußt, die mit den jeweiligen Knoten verbunden sind. Im Hinblick auf eine Einfachheit der oben angeführten Steuerung sollten somit die Anordnungen des internen Rückstellschaltkreises und des von diesem zurückzusetzenden Schaltkreises bezüglich der jeweiligen Knoten ein ander ähnlich sein. Nimmt man z. B. an, daß die Kondensatoren C1 und C2 sowie die Sicherung 8 bei der oben angeführten Ausführungsform entfernt sind, so stimmen die Anordnungen des internen Rückstell schaltkreises bezüglich des Knotens 1 und diejenige des Logikein stellschaltkreises bezüglich des Knotens 6 überein.

Daher sollte die Schaltkreisanordnung bezüglich des Knotens, der die Erzeugungstaktung des Einzelimpulses im internen Rückstellschalt kreis, der als POR-Erzeugerschaltkreis 112a der Fig. 1 verwendet wird, der Schaltkreisanordnung bezüglich des zurückzustellenden Kno tens im Farbregister 113 und Schreibmaskenregister 114 ähnlich sein.

Fig. 7 ist ein Schaltbild, das ein Beispiel eines unmittelbar nach dem Einschalten zurückzustellenden Verriegelungsschaltkreises dar stellt, und zeigt eine Schaltkreisanordnung bezüglich des im Farbre gister 113 bzw. Schreibmaskenregister 114 der Fig. 1 zurückzusetzen den Knotens. Bezüglich Fig. 7 weist der Verriegelungsschaltkreis N- Kanal MOS-Transistoren Q14, Q15 und Q17, P-Kanal MOS-Transistoren Q16 und Q18 und einen Kondensator C4 auf und zeigt die Anordnung des in Fig. 6 gezeigten Logikeinstellschaltkreises, bei der die Siche rung 8 durch den P-Kanal MOS-Transistor Q16 ersetzt worden ist. Das Gate des Transistors Q16 ist nämlich mit dem Gate des Transistors Q15 zum Empfangen eines Potentiales am Verbindungspunkt zwischen den Transistoren Q17 und Q18 verbunden, wobei dieser Punkt den Ausgang des Verriegelungsschaltkreises bildet. In diesem wird zwischen dem Potential der Versorgungsspannung Vcc und Knoten 14 (entsprechend Knoten 6 beim Logikeinstellschaltkreis der Fig. 6) solange kein Übertragungspfad gebildet, bis der Transistor Q16 leitet. Damit der Ausgang des Verriegelungsschaltkreises einen hohen Pegel erreicht, muß das Potential am Knoten 14 nach dem Einschalten auf niedrigen Pegel zurückgesetzt werden, da dieses aus irgendeinem Grund ange stiegen sein könnte. Ähnlich dem Fall, bei dem der Logikeinstell schaltkreis der Fig. 6 zurückgesetzt wird, leitet Transistor Q14 als Reaktion auf einen Einzelimpuls mit hohem Pegel vom internen Rück stellschaltkreis nach dem Einschalten, wodurch das Potential am Kno ten 14 auf Masse gezwungen wird.

Fig. 8 ist ein Schaltbild, das ein Beispiel der Anordnung eines be vorzugten internen Rückstellschaltkreises zum Rücksetzen des oben angeführten Verriegelungsschaltkreises, der eine weitere Ausfüh rungsform der Erfindung darstellt. Bezüglich Fig. 88 weist der in terne Rückstellschaltkreis zwischen dem Knoten 1 und der Versor gungsspannung Vcc im Unterschied zu Fig. 2 einen P-Kanal-MOS-Transi stor Q11 auf. Das Gate des Transistors Q11 ist mit dem Gate des Transistors Q2 verbunden. Die Transistoren Q2 und Q11 bilden somit einen Inverter 27. Der Grund für dessen Bildung besteht darin, daß die Steuerung des Unterschiedes der Belastung, daß Knoten 1 ein ho hes Potential erreicht, und der Belastung, daß Knoten 145 zurückge setzt wird, um ein hohes Potential zu erreichen, vereinfacht wird, indem die Schaltkreisanordnung bezüglich des Knotens 14 im zurückzu setzenden Verriegelungsschaltkreis gleich der Anordnung bezüglich des Knotens 1 im internen Rückstellschaltkreis gemacht wird.

Erreicht in diesem internen Rückstellschaltkreis das Potential am Eingang 2 des Inverters 3 einen niedrigen Pegel, so schaltet Transi stor Q11 durch und Transistor Q2 sperrt, so daß das Versorgungspo tential über den Kondensator C1 und Transistor Q11 an den Knoten 1 übertragen wird. Transistor Q11 führt somit dem Knoten 1 zuverlässig ein hohes Potential zu. Damit stimmen die grundlegenden Operationen dieses internen Rückstellschaltkreises mit denen des in Fig. 2 ge zeigten internen Rückstellschaltkreises überein, wodurch Einzelim pulse selbst bei einer kleinen Anstiegsrate des Versorgungspoten tiales zuverlässig erzeugt werden können.

Während im internen Rückstellschaltkreis der Kondensator C1 zwischen dem Knoten 1 und der Versorgungsspannung Vcc gebildet ist, ist fer ner der Kondensator C4 zwischen dem zurückzusetzenden Knoten und Masse GND im zurückzusetzenden Schaltkreis geschaffen, wodurch Kno ten 1 eher einen hohen Pegel erreicht als Knoten 14, solange die mit Knoten 1 bzw. Knoten 14 verbundenen anderen Schaltkreiselemente die selben Eigenschaften aufweisen. Befindet sich das Potential am Kno ten 1 beim Abfallen des internen Taktsignales nicht auf hohem Pegel, so erreicht der zurückzusetzende Knoten 14 ohne Ausfall einen hohen Pegel. Daher tritt im Schaltkreisabschnitt, der in Abhängig keit vom Potential am Knoten 15 arbeitet, selbst dann keine Fehl funktion auf, wenn Transistor Q14 keine ausreichenden Einzelimpulse erhält.

Die im Dual-Port-Speicher der Fig. 1 zurückzusetzenden Farb- und Schreibmaskenregister 113 bzw. 114 stellen einen Schaltkreis mit Verriegelungsfunktionen dar zum zeitweisen Speichern von Funktion, der eine Anordnung wie in Fig. 7 gezeigt aufweist. Damit kann der interne Rückstellschaltkreis mit einer Anordnung wie in Fig. 8 ge zeigt ist, als POR-Erzeugerschaltkreis 112a im Dual-Port-Speicher der Fig. 1 verwendet werden.

Während bei der oben angeführten Ausführungsform das Potential am zurückzusetzenden Knoten beim Einschalten auf niedrigem Pegel liegen soll, kann der erfindungsgemäße Rückstellschaltkreis auch auf einen Fall angewandt werden, bei dem das Potential beim Einschalten auf hohem Pegel liegen sollte. Während alle internen Rückstellschalt kreise der oben beschriebenen Ausführungsformen so aufgebaut sind, daß sie Einzelimpulse mit hohem Pegel ausgeben, können diese auch so strukturiert werden, daß sie Einzelimpulse mit niedrigem Pegel aus geben, indem der Ausgangsstufe des internen Rückstellschaltkreises ein weiterer Inverter hinzugefügt wird, wenn der zurückzustellende Schaltkreis als Reaktion auf ein externes Signal mit niedrigem Pe gel zurückgestellt wird.

Claims

1. Integrierte Halbleiterschaltkreiseinrichtung mit einer Erzeuger einrichtung (111) zur Erzeugung eines internen Taktsignales, einer internen Schaltkreiseinrichtung (113, 114), die in Abhängigkeit vom internen Taktsignal arbeitet, und einer Einrichtung (112a) zum In itialisieren der internen Schaltkreiseinrichtung (113, 114) in Ab hängigkeit von einem Versorgungspotential, das von einer externen Spannungsversorgung angelegt wird, und dem internen Taktsignal.

2. Integrierte Halbleiterschaltkreiseinrichtung nach Anspruch 1, da durch gekennzeichnet, daß die Initialisierungseinrichtung (112a)
einen ersten Knoten (1), der mit dem Versorgungspotential gekoppelt ist und Potentialänderungen ausgesetzt ist, die der Änderung des Versorgungspotentiales beim Einschalten der externen Spannungsver sorgung folgen,
eine erste Schaltkreiselementeinrichtung (C1, Q1, Q2, Q11, Q12), die mit dem ersten Knoten (1) gekoppelt ist, um zur Potentialänderung des ersten Knotens (1) beizutragen, und
eine Rückstellsignal-Erzeugereinrichtung (Q1, Q2, 25, 27, 3, 4) zum Erzeugen eines Rückstellsignales, das die interne Schaltkreisein richtung (113, 114) in Abhängigkeit von einem vorbestimmten Poten tial am ersten Knoten (1) nach dem Einschalten der externen Span nungsversorgung und dem internen Taktsignal initialisiert, aufweist.

3. Integrierte Halbleiterschaltkreiseinrichtung nach Anspruch 2, da durch gekennzeichnet, daß die interne Schaltkreiseinrichtung (113, 114)
eine Funktionselementeinrichtung (8, Q6-Q8, Q15-Q18) mit einem zwei ten Knoten (6, 14), deren Funktion vom Potential am zweiten Knoten (6, 14) abhängig ist,
eine Einrichtung (Q5, Q14) zum Einstellen des Potentiales am zweiten Knoten (6, 14) auf ein Potential, das für die Initialisierung der Funktionselementeinrichtung (Q6-Q8, Q15-Q18, 8) erforderlich ist, in Abhängigkeit vom Rückstellsignal, das von der Rückstellsignal-Erzeu gereinrichtung (Q1, Q2, 25, 27, 3) erzeugt wird, und
eine zweite Schaltkreiselementeinrichtung (C2, C4, Q5, Q6, Q14-Q16), die mit dem zweiten Knoten (6, 14) gekoppelt ist, um zur Potentia länderung am zweiten Knoten (6, 14) beizutragen, aufweist, wobei der Beitrag der ersten Schaltkreiselementeinrichtung (C1, Q1, Q2, Q11, Q12) zur Potentialänderung am ersten Knoten (1) und der Beitrag der zweiten Schaltkreiselementeinrichtung (C2, C4, Q5, Q6, Q14-Q16) zur Potentialänderung am zweiten Knoten (6, 14) voneinander verschieden sind, so daß der zweite Knoten (6, 14) ein Potential er reicht, das für die Initialisierung der Funktionselementeinrichtung (Q6-Q8, Q15-Q18, 8) erforderlich ist, wenn die Rückstellsignal-Er zeugereinrichtung (Q1, Q2, 25, 27, 3) nach dem Einschalten der ex ternen Spannungsversorgung kein Rückstellsignal erzeugt.

4. Integrierte Halbleiterschaltkreiseinrichtung nach Anspruch 2, da durch gekennzeichnet, daß die Rückstellsignal-Erzeugereinrichtung (Q1, Q2, 25, 27, 3, 4) eine Einzelimpuls-Erzeugereinrichtung (Q1, Q2, 25, 27, 3, 4) aufweist, die vom vorbestimmten Potential am er sten Knoten (1) und dem internen Taktsignal abhängig ist, um nach dem Einschalten der externen Spannungsversorgung einen Einzelimpuls in Synchronisation mit der ersten Pegelinversion des internen Takt signales auszugeben.

5. Integrierte Halbleiterschaltkreiseinrichtung nach Anspruch 3, da durch gekennzeichnet, daß
die erste Schaltkreiselementeinrichtung (C1, Q1, Q2, Q11, Q12) eine erste Kopplungskapazitäteinrichtung (C1) zum Koppeln des ersten Kno tens (1) mit dem Versorgungspotential aufweist,
die zweite Schaltkreiselementeinrichtung (C2, C4, Q5, Q6, Q14-Q16) eine zweite Kopplungskapazitäteinrichtung (C2) zum Koppeln des zwei ten Knotens (6, 14) mit dem Massepotential aufweist,
das vorbestimmte Potential gleich dem Versorgungspotential und das Potential zur Initialisierung der Funktionselementeinrichtung (Q6-Q8, Q15-Q18, 8) das Massepotential ist.

6. Integrierte Halbleiterschaltkreiseinrichtung nach Anspruch 3, da durch gekennzeichnet, daß
die erste Schaltkreiselementeinrichtung (C1, Q1, Q2, Q11, Q12) ein erstes Feldeffekt-Halbleiterelement (Q11), das den ersten Knoten (1) mit dem Versorgungspotential koppelt, und ein zweites Feldeffekt- Halbleiterelement (Q12) aufweist, das den ersten Knoten (1) mit dem Massepotential koppelt, und
die zweite Schaltkreiselementeinrichtung (C2, C4, Q5, Q6, Q14-Q16) ein drittes Feldeffekt-Halbleiterelement (Q16), das den zweiten Kno ten mit dem Versorgungspotential koppelt, und ein viertes Feldef fekt-Halbleiterelement (Q15) aufweist, das den zweiten Knoten mit dem Massepotential koppelt,
wobei die Eigenschaften der ersten und zweiten Feldeffekt-Halbleite relemente (Q11, Q12) von denen der dritten und vierten Feldeffekt- Halbleiterelemente (Q15, Q16) verschieden sind.

7. Integrierte Halbleiterschaltkreiseinrichtung nach Anspruch 3, da durch gekennzeichnet, daß
die Funktionselementeinrichtung (Q15-Q18) eine erste Invertierungs einrichtung (Q15, Q16) zum Invertieren des Potentiales des zweiten Knotens (14) und eine zweite Invertierungseinrichtung (Q17, Q18) zum Invertieren des Ausgangspotentiales der ersten Invertierungseinrich tung (Q15, Q16) aufweist,
wobei das Ausgangssignal der zweiten Invertierungseinrichtung (Q17, Q18) an den zweiten Knoten (14) angelegt wird.

8. Integrierte Halbleiterschaltkreiseinrichtung nach Anspruch 3, da durch gekennzeichnet, daß
die Funktionselementeinrichtung (Q6-Q8, 8) eine Einrichtung (Q7, Q8) zum Invertieren des zweiten Knotens (6), eine Sicherungseinrichtung (8) zum Koppeln des zweiten Knotens (6) mit dem Versorgungspotential und ein Feldeffekt-Halbleiterelement (Q6) zum Koppeln des zweiten Knotens mit dem Massepotential aufweist,
wobei das Feldeffekt-Halbleiterelement (Q6) einen Steueranschluß aufweist, der das Ausgangssignal der Invertierungseinrichtung (Q7, Q8) empfängt.

9. Integrierte Halbleiterschaltkreiseinrichtung nach Anspruch 3, da durch gekennzeichnet, daß die Einrichtung (Q5, Q14) zum Einstellen des Potentiales ein Feldef fekt-Halbleiterelement (Q5, Q14) aufweist, dessen erster Leitungsan schluß mit dem zweiten Knoten (6, 14), dessen zweiter Leitungsan schluß das Massepotential und dessen Steueranschluß das Ausgangssi gnal der Rückstellsignal-Erzeugereinrichtung empfängt.

10. Integrierte Halbleiterschaltkreiseinrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die Schaltkreisanordnungen bezüglich des ersten Knotens (1) und be züglich des zweiten Knotens (6, 14) übereinstimmen.

11. Integrierte Halbleiterschaltkreiseinrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die Einzelimpuls-Erzeugereinrichtung (Q1, Q2, 25, 4, 3)
eine erste Invertierungseinrichtung (25) zum Invertieren des Poten tiales am ersten Knoten (1),
eine Einrichtung (Q2) zum Halten des Potentiales am ersten Knoten (1) in Abhängigkeit vom Inversionsausgangssignal der ersten Inver tierungseinrichtung,
eine Logikgattereinrichtung (3), die als Eingangssignale das Inver sionsausgangssignal der ersten Invertierungseinrichtung (25) und das interne Taktsignal empfängt, und
eine zweite Invertierungseinrichtung (Q1), die vom Inversionssignal des Ausgangspotentialpegels der Logikgattereinrichtung (13) abhängig ist, zum Invertieren des Potentialpegels am ersten Knoten (1), auf weist.

12. Integrierte Halbleiterschaltkreiseinrichtung nach Anspruch 7, dadurch gekennzeichnet, daß die Rückstellsignal-Erzeugereinrichtung (Q1, Q2, 25, 27, 3, 4)
eine dritte Invertierungseinrichtung (25) zum Invertieren des Poten tiales am ersten Knoten (1),
eine vierte Invertierungseinrichtung (27) zum Invertieren des Aus gangssignales der ersten Invertierungseinrichtung (25) und Anlegen des invertierten Ausgangssignales an den ersten Knoten (1),
eine Logikgattereinrichtung (3), die als Eingangssignale das Inver sionsausgangssignal der dritten Invertierungseinrichtung (25) und das interne Taktsignal empfängt, und
eine fünfte Invertierungseinrichtung (Q1), die vom Inversionssignal des Ausgangspotentialpegels der Logikgattereinrichtung (3) abhängig ist, zum Invertieren des Potentialpegels des ersten Knotens (1) auf weist.

13. Integrierte Halbleiterschaltkreiseinrichtung nach Anspruch 8, dadurch gekennzeichnet, daß die Rückstellsignal-Erzeugereinrichtung (Q1, Q2, 25, 3, 4)
eine dritte Invertierungseinrichtung (25) zum Invertieren des Poten tiales am ersten Knoten (1),
eine Feldeffekt-Halbleiterelement (Q2) zum Koppeln des ersten Kno tens (1) mit dem Massepotential,
eine Logikgattereinrichtung (3), die als Eingangssignale das Inver sionsausgangssignal der dritten Invertierungseinrichtung (25) und das interne Taktsignal empfängt, und
eine vierte Invertierungseinrichtung (4), die vom Inversionssignal des Ausgangspotentialpegels der Logikgattereinrichtung (3) abhängig ist, zum Invertieren des Potentialpegels des ersten Knotens (1), aufweist
wobei das Feldeffekt-Halbleiterelement (Q2) in der Rückstellsignal- Erzeugereinrichtung (Q1, Q2, 25, 3, 4) einen Steueranschluß auf weist, der das Ausgangssignal der dritten Invertierungseinrichtung (25) empfängt.

14. Integrierte Halbleiterschaltkreiseinrichtung nach Anspruch 11, dadurch gekennzeichnet, daß die Logikgattereinrichtung (3) ein NOR- Gatter mit zwei Eingängen aufweist.

15. Integrierte Halbleiterschaltkreiseinrichtung zum Initialisieren eines Schaltkreises (113, 114), die in Abhängigkeit von einem Takt signal arbeitet, aufweisend
einen Knoten (1) ,
eine Anhebungseinrichtung (C1), die vom Einschalten einer externen Spannungsversorgung abhängig ist, zum Anheben des Potentiales des Knotens (1) auf ein Versorgungspotential,
eine Einrichtung (25, 27, Q2) zum Invertieren des von der Anhebungs einrichtung (C1) angehobenen Potentiales des Knotens (1) und zum Halten des invertierten Potentiales,
eine Logikgattereinrichtung (3), die als Eingangssignale das Inver sionsausgangssignal der Invertierungs- und Halteeinrichtung (25, 27, Q2) und das Taktsignal empfängt,
wobei das Ausgangssignal der Logikgattereinrichtung (3) an den Schaltkreis (113, 114) als Rückstellsignal zur Initialisierung des Schaltkreises (113, 114) angelegt wird,
eine Einrichtung (4) zum Verzögern des Ausgangssignales der Logik gattereinrichtung (3) um eine vorbestimmte Zeitspanne, und
eine vom verzögerten Ausgangssignal der Verzögerungseinrichtung (4) abhängige Einrichtung (Q1) zum Absenken des Potentiales am Knoten (1) auf ein Massepotential.

16. Integrierte Halbleiterschaltkreiseinrichtung nach Anspruch 15, dadurch gekennzeichnet, daß die Logikgattereinrichtung (3) ein NOR- Gatter mit zwei Eingängen aufweist.