DE69123666T2

DE69123666T2 - Halbleiterspeicheranordnung

Info

Publication number: DE69123666T2
Application number: DE69123666T
Authority: DE
Inventors: Yoshihiro Murashima; Yoshimasa Sekino
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 1990-08-27
Filing date: 1991-08-22
Publication date: 1997-07-10
Anticipated expiration: 2011-08-23
Also published as: KR920005152A; JPH04106791A; KR100205555B1; EP0473360A3; EP0473360A2; EP0473360B1; US5258950A; DE69123666D1; JP3037377B2

Description

Die vorliegende Erfindung bezieht sich auf eine Schaltung zum Liefern von Ladung an einen Lesesignal- Verstärker in einer Speichervorrichtung während einer Speicher-Lese-Operation, und insbesondere für eine Vorrichtung wie ein dynamisches RAM (Random Access Memory) oder ein statisches RAM.
Eine Schaltung zum Vermindern des Energieverbrauchs in den Treiber- bzw. Ansteuerleitungen eines Halbleiterspeichers ist in der US-A-4 873 673 offenbart.
Eine weitere he kömmliche Technik auf diesem Gebiet ist in dem technischen Bericht des Institute of Electronics, Information and Communication Engineers of Japan, 89n[67] (1989-6-2), Koike, et al "55ns 16Mb DRAM with Built-in-Self-Test Function Using Micro-Program ROM", Seiten 79-80, offenbart.
Wie in dieser Veröffentlichung beschrieben ist, ist die Zellengröße einer Halbleiterspeichervorrichtung wie zum Beispiel ein dynamisches RAM mit einer hohen Kapazität gering, so daß die Überschlagsspannung des die Zellenmatrix bildenden Transistors niedrig ist. Um die Zuverlässigkeit zu verbessern, muß die Energiequellenspannung VCC (zum Beispiel 5 V) verringert werden. Demgemäß wird ein Energiequellen-Versorgungs-Steuerungsbereich bzw. Energiequellen- Liefer-Steuer-Bereich verwendet, der aus einer von einer externen Versorgung gelieferten Energiequellenspannung (Primär- oder Haupt-Energiequellenspannung) VCC eine interne (zweite oder Hilfs-)Energiequellenspannung VD (zum Beispiel 3,3 V) erzeugt, die dann zum Ansteuern der Speicherzellenmatrix verwendet wird. Ein Beispiel eines solchen dynamischen RAMs ist in Figur 2 gezeigt.
Figur 2 ist ein Schaltungsdiagramm des relevanten Teilbereichs der herkömmlichen Halbleiterspeichervorrichtung.
Die Halbleiterspeichervorrichtung ist ein dynamisches RAM, das einen Speicherzellenmatrix-Bereich 10 und einen Energiequellen-Liefer-Steuer-Bereich 60 zum Liefern einer Ansteuerspannung an die Speicherzellenmatrix 10 aufweist.
Der Speicherzellenmatrix-Bereich 10 weist einen Datenspeicherzellen-Bereich 20, einen Transfer-Gatter- Bereich 30 zum Transferieren von Daten des Speicherzellen- Bereichs 20, einen Lesesignal-Verstärker-Bereich 40 zum Abtasten und Verstärken einer kleinen Lesespannung von dem Speicherzellen-Bereich 20 und einen Spalten-Decodier- Bereich 60 zum Auswählen der Ausgabe des Lesespannungs- Verstärkungs-Bereichs 40 auf.
In dem Speicherzellen-Bereich 20 sind eine Vielzahl von Speicherzellen (nur zwei von ihnen, nämlich 21i und 21i+1, sind dargestellt) in einer Matrixanordnung angeordnet, und zwar an Kreuzungspunkten einer Vielzahl von Bitleitungs-Paaren, wie BL, , einer Vielzahl von Wortleitungen, wie WLi, WLi+1. Die Speicherzellen 21i, 21i+1 usw. sind aus MOS-Transistoren gebildet, die kurze Gatterlänge haben, so daß sie bei einer internen oder zusätzliche Energiequellenspannung VD (zum Beispiel 3,3 V) eines niedrigeren Pegels betrieben werden können, als derjenigen der Haupt-Energiequelle VCC (zum Beispiel 5 V).
Der Transfer-Gatter-Bereich 30 weist eine Vielzahl von Paaren von n-Kanal-MOS-Transistoren (nachfolgend mit NMOSTs bezeichnet) 31, 32 usw. auf, und die auf der Grundlage eines Steuerungssignals TG ein- und ausgeschaltet werden, um die Paare von Bitleitungen BL, , usw. und das Paar von Lesesignal-Verstärker-Knoten SA, , zu koppeln oder zu isolieren. Die Drains der NMOSTs 31 und 32 sind mit den Bitleitungen BL, , verbunden und ihre Sources sind mit den Lesesignal-Verstärker-Knoten SA, , verbunden und ihre Gatter sind verbunden, so daß sie das steuerungssignal TG empfangen.
Der Lesesignal-Verstärker-Bereich 40 weist eine Vielzahl von p-Kanal-Lesesignal-Verstärkern 41 usw. und n- Kanal-Lesesignal-Verstärkern 42 usw. auf, die mit den jeweiligen Paaren von Bitleitungen BL, , verbunden sind.
Zum Beispiel weist der p-Kanal-Lesesignal- Verstärker 41 zwei p-Kanal-MOS-Transistoren (nachfolgend mit PMOSTs bezeichnet) 41a und 41b auf. Die Drain des PMOST 41a ist mit dem Lesesignal-Verstärker-Knoten SA verbunden, wobei seine Source mit dem gemeinsamen Knoten PS des Lesesignal-Verstärker-Antriebs verbunden ist, und sein Gatter ist mit dem Lesesignal-Verstärker-Knoten verbunden. Die Drain des PMOST 41b ist mit dem Lesesignal-Verstärker- Knoten verbunden, seine Source ist mit dem gemeinsamen Knoten PS verbunden und sein Gatter ist mit dem Lesesignal- Verstärker-Knoten SA verbunden.
Die n-Kanal-Lesesignal-Verstärker 42 weisen zwei n-Kanal-MOSTs 42a und 42b auf. Die Drain des NMOST 42a ist mit dem Lesesignal-Verstärker-Knoten SA verbunden, seine Source ist mit dem gemeinsamen Ansteuer-Knoten NS des Lesesignal-Verstärkers verbunden, und sein Gatter ist mit dem Lesesignal-Verstärker-Knoten verbunden. Die Drain des PMOST 42b ist mit dem Lesesignal-Verstärker-Knoten verbunden, seine Source ist mit dem gemeinsamen Knoten NS verbunden und sein Gatter ist mit dem Lesesignal- Verstärker-Knoten SA verbunden.
Der Spalten-Decodier-Bereich 50 weist eine Vielzahl von Paaren von NMOSTs 51, 52 zum Verbinden und Trennen der Paare von Lesesignal-Verstärker-Knoten SA, , usw. und der Paare von Datenleitungen DB, , usw. auf und ihre Gatter werden vom Spaltendecodier-Ausgangssignal CL gesteuert.
Der Energiequellen-Liefer-Steuer-Bereich 60 weist einen Stromspiegel-Verstärker 70, der als Vergleichs- und Verstärkungseinrichtung dient, und einen PMOST 80 und einen NMOST 81 auf, die als Energiequelleneinrichtung dienen.
Der Stromspiegel-Verstärker 70 wird durch ein Steuerungssignal PAS aktiviert und vergleicht und verstärkt die Spannung auf dem gemeinsamen Ansteuer-Knoten PS des p- Kanal-Lesesignal-Verstärker und eine Referenzspannung VR, die denselben Pegel hat, wie die zusätzliche Energieversorgungsspannung VD. Er weist zwei PMOSTs 71 und 72 und drei NMOSTs 73, 74 und 75 auf. Die Drain und die Source des PMOSTs 80, der als Energieversorgungseinrichtung dient, sind jeweils mit der Haupt-Energiequellenspannung VCC und dem gemeinsamen Knoten PS verbunden, und sein Gatter ist mit dem Ausgang des Verstärkers 70 verbunden. Die Drain und die Source des NMOSTs 81 sind mit dem Erdpotential VSS und mit dem gemeinsamen Ansteuer-Knoten NS des n-Kanal- Lesesignal-Verstärker verbunden, und sein Gatter ist so angeschlossen, daß es das Steuerungssignal PAS empfängt.
Der Betrieb der in Figur 2 gezeigten Schaltung wird mit Bezug auf Figur 3 beschrieben werden.
Die Leseoperation, in der die Speicherzelle 21i ausgewählt wird, verläuft wie folgt:
Zuerst wird zum Zeitpunkt t0 die Wortleitung WLi auf den hohen Pegel VD+Vt+α angehoben (Vt: Schwellenspannung des NMOST und α: ein gewisser vorbestimmter Randwert), und Daten werden aus der Speicherzelle 21i auf die Bitleitung BL ausgelesen. Als Ergebnis variiert das Potential auf der Bitleitung BL, und der Lesesignal- Verstärker-Knoten SA variiert um den Betrag des Lesesignals von dem Vorladungspegel (zum Beispiel VD/2).
Zum Zeitpunkt t1 wird das Steuerungssignal PAS auf den hohen Pegel angehoben (=VCC), und der NMOST 81 wird eingeschaltet, und der gemeinsame Ansteuer-Knoten NS des n- Kanal-Lesesignal-Verstärkers variiert zum niedrigen Pegel (=VSS). Gleichzeitig wird der NMOST 75 eingeschaltet, und der Verstärker 70 wird aktiviert, und mittels des sich auf einem niedrigen Pegel befindlichen Ausgangs des Verstärkers wird der PMOST 80 eingeschaltet und der gemeinsame Ansteuer-Knoten PS des p-Kanal-Lesesignal-Verstärkers wird auf den hohen Pegel (=VD) hochgezogen. Als Ergebnis wird durch die abtastende und verstärkende Einwirkung des p- Kanal-Lesesignal-Verstärkers 41 und des n-Kanal-Lesesignal- Verstärkers 42 mit dem Laden und Entladen des Paars der Lesesignal-Verstärker-Anschlüsse SA, , und des Paars Bitleitungen BL, , begonnen.
Zum Zeitpunkt t2 erreicht der gemeinsame Knoten PS den Pegel VD, und der Ausgang des Verstärkers 70 angehoben sich auf den hohen Pegel, und der PMOST 80 wird ausgeschaltet, und die Versorgung von elektrischer Ladung von der Haupt-Energiequellenspannung VCC zum p-Kanal-Lesesignal-Verstärker 41 wird beendet.
Die parasitäre Kapazität (= RC-Wert) des Paars von Bitleitungen BL, , ist verglichen mit der parasitären Kapazität des Paars von Lesesignal-Verstärker- Knoten SA, , groß. Demgemäß werden begleitend mit dem Anstieg des Pegels einer der Bitleitungen BL, , die das höhere Potential hat (zum Beispiel ) der Pegel eines der Lesesignal-Verstärker-Anschlüsse SA, , der das höhere Potential hat (zum Beispiel ), und der Pegel des gemeinsamen Anschlusses PS abgesenkt, und der PMOST 80 wird wieder eingeschaltet. Der PMQST 80 wird somit wiederholt mehrere Male ein- und ausgeschaltet, und bis zum Zeitpunkt t4, wenn die Bitleitung , die das höhere Potential hat, den Pegel VD erreicht, wird elektrische Ladung intermittierend dem p-Kanal-Lesesignal-Verstärker 41 zugeführt.
Zum Zeitpunkt t3, nachdem die Potentialdifferenz zwischen dem Paar Lesesignal-Verstärker-Knoten SA, ausreichend geworden ist, wird das Spaltendecodier- Ausgangssignal CL angehoben, und die NMOSTs 51 und 52 werden eingeschaltet, und die gelesenen Daten werden zu dem Paar Datenleitungen DB, transferiert. Bei der Vorbereitung zum Wiederbeschreiben der Speicherzelle 21i wird das Steuerungssignal TG auf den Pegel VD+Vt+α angehoben. Dann wird zum Zeitpunkt t4 das Potential auf den Bitleitungen BL, gleich den Potentialen auf den Lesesignal-Verstärker-Knoten SA, . Die Daten auf den Lesesignal-Verstärker-Knoten SA und werden dadurch wieder in die Speicherzelle 21i geschrieben. Die Wortleitung wird danach auf einen niedrigeren Pegel gebracht.
Die Vorrichtung mit dem oben beschriebenen Aufbau hat die folgenden Nachteile:
(i) Bei der herkömmlichen Vorrichtung wird das Steuerungssignal PAS zum Zeitpunkt t1 auf den hohen Pegel angehoben, um den Stromspiegel-Verstärker 70 zu aktivieren, so daß der Verstärker 70 aktiviert gehalten wird. Der Energieverbrauch am Verstärker 70 ist deshalb hoch.
(ii) Der PMOST 80 wird während der Zeit t2 bis t4 wiederholt ein- und ausgeschaltet, und elektrische Ladung wird wiederholt von der Haupt-Energiequelle VCC zum p- Kanal-Lesesignal-Verstärker 41 geliefert, so daß die Zeit für das vollständige Aufladen der Bitleitung BL oder lang ist.
Eine Aufgabe der vorliegenden Erfindung ist es, eine Halbleiterspeichervorrichtung bereitzustellen, bei der der Energieverbrauch am Stromspiegel-Verstärker reduziert ist und bei dem die Zeit zum Vervollständigen des Ladens der Bitleitung verkürzt ist.
Um das oben beschriebene Problem zu lösen, sieht die Erfindung eine Schaltung wie in Anspruch 1 spezifiziert vor, und zwar um Ladung einem Lesesignal-Verstärker in einer Speichervorrichtung während einer Speicher-Leseoperation zuzuführen, wobei die Schaltung die folgenden Merkmale aufweist: eine Haupt-Ladungsquelle, die zwischen einem eingeschalteten Zustand und einem ausgeschalteten Zustand schaltbar ist; eine Quelle für ein Steuerungssignal (PAS); und eine Vergleichseinrichtung, die eine Einrichtung zum Zulassen und Unterbinden des Betriebs derselben beinhaltet, um die Spannung an einem Anschluß (PS, N9), der durch die Ladungsquelle mit Ladung versorgt wird, mit einer Referenzspannung (VR) zu vergleichen und um ein Signal in Abhängigkeit des Vergleichs auszugeben, und zwar zur Verwendung beim Schalten der Quelle; wobei die Schaltung gekennzeichnet ist durch eine Latch- bzw. Zwischenspeicher- Einrichtung zum Anschalten der Ladungsquelle und zum Veranlassen, daß die Vergleichseinrichtung als Antwort auf eine vorbestimmte Änderung des Steuerungssignals (PAS) aktiviert wird, und zum Ausschalten der Ladungsquelle und zum Veranlassen, daß die Vergleichseinrichtung als Antwort auf eine vorbestimmte Änderung der Signalausgabe der Vergleichseinrichtung aktiviert werden.
Wenn sich das Steuerungssignal auf einen gegebenen Zustand ändert, ändert die Latch-Einrichtung den Zustand, und die Vergleichseinrichtung und die Haupt- Ladungsquelle werden dadurch aktiviert. Die Haupt-Quelle liefert dann Ladung an den Knoten, um den Lesesignal- Verstärker zu aktivieren, so daß er ein geringes Bitleitungs-Potential für den Speicher abtasten und verstärken kann. Das Potential auf dem Knoten kann durch die Vergleichseinrichtung mit der Referenzspannung verglichen werden und wenn das Potential auf dem gemeinsamen Knoten auf einen gegebenen Pegel angehoben wird, kann die Latch- Einrichtung in ihren anfänglichen, ersten Zustand zurückgebracht werden. Dann kann der Betrieb der Vergleichseinrichtung beendet werden. Die Zeitdauer, während der die Vergleichseinrichtung aktiviert ist, wird deshalb verkürzt, und der Energieverbrauch wird vermindert.
Ein Halbleiterspeicher, der die erfindungsgemäße Schaltung beinhaltet, kann weiterhin mit einer Hilfs- Ladungsquelle versehen sein, die so arbeiten kann, daß Ladung zum Knoten gespeist wird, wenn sich das Steuerungssignal in einem vorbestimmten Zustand befindet und wenn sich die Haupt-Quelle der Ladung in ihrem ausgeschalteten Zustand befindet.
Die Hilfsquelle kann aktiviert werden, um dem Knoten eine Ansteuerspannung zuzuführen. Diese Ansteuerspannung kann kontinuierlich über den Knoten einem Speicher-Lesesignal-Verstärker zugeführt werden, der Daten über Bitleitungen von den Speicherzellen der Vorrichtung abtastet und verstärkt, so daß die Zeit, die zum Vervollständigen des Ladens zum Beispiel einer Bitleitung benötigt wird, verkürzt wird, und die Betriebsgeschwindigkeit wird weiter erhöht.
Der Halbleiterspeicher kann weiterhin mit einem Überwachungsschaltkreis zum Überwachen des Ladungstransfers von den Bitleitungen zu den Lesesignal-Verstärkern während einer Speicher-Leseoperation und zum Zulassen eines Betriebs der Vergleichseinrichtung als Antwort darauf versehen sein.
Die Potentialschaltung überwacht den Spannungspegel auf der Bitleitung, und zwar auf der Grundlage der Spannung an dem Knoten. Das Ergebnis des Überwachens bleibt hinter dem Spannungsanstieg zum Beispiel an dem Knoten zurück. Das zurückhängende Ergebnis des Überwachens wird mit der Bezugsspannung bei der Überwachungseinrichtung verglichen, so daß der Betrieb zum Zurückbringen der Latch- Einrichtung in ihren anfänglichen Zustand, der auf die Ausgabe der Vergleichseinrichtung antwortet, zurückhängt und als Ergebnis die erste Energiequellen-Einrichtung die Zufuhr der Ansteuerspannung über einen längeren Zeitraum fortsetzt und den gemeinsamen Knoten über die zweite Energiequellenspannung anhebt. Als Ergebnis wird das Laden und das Entladen der Bitleitung durch den Lesesignal- Verstärker bei einer höheren Geschwindigkeit ausgeführt.
Zum besseren Verständnis der Erfindung werden nun mit Bezug auf die anliegenden Zeichnungen zwei Ausführungsbeispiele beschrieben werden, in denen folgendes dargestellt ist:
Figur 1 ist ein Schaltungsdiagramm, das den betreffenden Teilbereich einer Halbleiterspeichervorrichtung eines ersten Ausführungsbeispiels der Erfindung zeigt.
Figur 2 ist ein Schaltungsdiagramm, das den betreffenden Teilbereich der bekannten Halbleiterspeichervorrichtung zeigt.
Figur 3 ist ein Wellenform-Diagramm, das den Betrieb der Schaltung aus Figur 2 zeigt.
Figur 4 ist ein Schaltungsdiagramm, das einen Schaltkreis in Figur 2 zeigt, der einen Einmal-Impuls erzeugt.
Figur 5 ist ein Wellenform-Diagramm, das den Betrieb der Schaltung aus Figur 1 zeigt.
Figur 6 ist ein Schaltungsdiagramm, das den betreffenden Teilbereich eines zweiten Ausführungsbeispiels der Erfindung zeigt.
Figur 7 ist ein Wellenforrn-Diagramm, das den Betrieb der Schaltung aus Figur 6 zeigt.

DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE

Erstes Ausführungsbeispiel

Figur 1 ist ein Schaltungsdiagramm des betreffenden Teilbereichs der Halbleiterspeichervorrichtung eines Ausführungsbeispiels der Erfindung. Elementen, die denen des Standes der Technik aus Figur 2 gleichen, sind mit identischen Bezugszeichen versehen.
Die Halbleiterspeichervorrichtung ist ein dynamisches RAM und sie weist einen Speicherzellenmatrix- Bereich 10 auf, der identisch mit demjenigen des Standes der Technik ist, und sie weist weiterhin einen Energiequellen-Liefer-Steuer-Bereich 100 auf, der sich von demjenigen des Standes der Technik unterscheidet.
Der Energiequellen-Liefer-Steuer-Bereich 100 führt dem Speicherzellenmatrix-Bereich 10 eine Ansteuerspannung zu, und sie weist die folgenden Merkmale auf: einen Komparator 110, der auch eine Verstärkungsfunktion hat, einen Zwischenspeicher-Schaltkreis 120, der als Latch- Einrichtung dient, Inverter 130 und 131 zum Invertieren des Signals, einen PMOST 132 und einen NMOST 134, die als Haupt-Energiequellen-Einrichtung dienen und einen PMOST 133, der als eine zusätzliche Energiequellen-Einrichtung dient. Der NMOST 134 dient ebenso als Teil der zusätzlichen Energiequellen-Einrichtung.
Der Komparator 110 hat die Form eines Stromspiegel-Verstärkers, der die Bezugsspannung VR (der gleiche Pegel wie die Zusatzspannung VD < VCC) und die Spannung auf dem gemeinsamen Ansteuer-Knoten PS des p-Kanal-Lesesignal- Verstärkers vergleicht und verstärkt, und er weist PMOSTs 111 und 112 auf und NMOSTs 113, 114 und 115 auf, die wie dargestellt verbunden sind.
Die Sources der PMOSTs 111 und 112 sind mit der Energiequellenspannung VCC verbunden und ihre Gatter sind gemeinsam mit dem Drain-Knoten N1 des PMOST 112 verbunden. Der Source-Knoten N1 des PMOST 112 ist über den NMOST 113 mit einem Knoten N3 verbunden und das Gatter des NMOST 113 ist mit dem gemeinsamen Knoten PS verbunden. Der Drain- Knoten des PMOST 113 ist über den NMOST 114 mit dem Knoten N3 verbunden. Das Gatter des NMOST 114 ist mit der Referenzspannung HR verbunden. Der Knoten N3 ist über den NMOST 115 mit dem Erdpotential VSS verbunden. Der Anschluß M2 ist mit dem Zwischenspeicher-Schaltkreis 120 verbunden.
Der Zwischenspeicher-Schaltkreis 120 speichert den Anstieg des hohen Pegels, zum Beispiel des Steuerungssignals PAS. Mit anderen Worten kann der Zwischenspeicher-Schaltkreis 120 entweder einen ersten Zustand oder einen zweiten Zustand annehmen und er wird von dem ersten Zustand in den zweiten Zustand bewegt, wenn das Steuerungssignal PAS von dem niedrigen Pegel auf den hohen Pegel ansteigt und er wird von dem ersten Zustand in den zweiten Zustand gebracht, wenn die Ausgabe des Komparators 110 am Knoten N2 ansteigt. Wenn sich der Zwischenspeicher- Schaltkreis 120 im zweiten Zustand befindet, befindet sich sein Ausgang an einem Ausgang N6 auf einem hohen Pegel, um den Komparator 110 zu aktivieren und um den PMOST 132 einzuschalten. Wenn sich der Zwischenspeicher-Schaltkreis 120 im ersten Zustand befindet, befindet sich sein Ausgang an dem Knoten N6 auf einem niedrigen Pegel bzw. auf bw, um den Komparator 110 zu deaktivieren und um den PMOST 132 auszuschalten. Der Zwischenspeicher-Schaltkreis 120 weist Einmal-Impuls-Generator-Schaltkreise 121 und 122 und NAND- Gatter 124 und 125 auf. Das Steuerungssignal PAS ist über den Einmal-Impuls-Generator-Schaltkreis 121 mit dem Knoten N4 verbunden, der mit einem Eingang des NAND-Gatters 124 verbunden ist. Der Ausgang des NAND-Gatters 124 ist mit dem Knoten N6 verbunden, der mit einem Eingang des NAND-Gatters 125 verbunden ist. Das Steuerungssignal PAS ist mit einem weiteren Eingang des NAND-Gatters 125 verbunden. Ein dritter Eingang des NAND-Gatters 125 ist mit einem Knoten N8 verbunden, der mit dem Ausgang des Einmal-Impuls- Generator-Schaltkreises 122 verbunden ist, dessen Eingang mit dem später beschriebenen Knoten N2 verbunden ist. Der Ausgang des NAND-Gatters ist mit einem Knoten N5 verbunden, der mit einem zweiten Eingang des NAND-Gatters 124 verbunden ist. Auf dieses Weise sind die NAND-Gatters 124 und 125 kreuzweise gekoppelt.
Der Knoten N6 ist über den Inverter 130 und den Knoten N7 mit dem Gatter des PMOST 132 verbunden, und die Source des PMOST 132 ist mit der Energiequellenspannung VCC verbunden, und seine Drain ist mit dem gemeinsamen Knoten PS des p-Kanal-Lesesignal-Verstärkers verbunden. Das Steuerungssignal PAS ist über den Inverter 131 mit dem Gatter des PMOST 133 verbunden, und die Source des PMOST 133 ist mit der zusätzlichen Energiequellenspannung VD verbunden, und seine Drain ist mit dem gemeinsamen Knoten PS verbunden. Das Steuerungssignal PAS ist mit dem Gatter des NMOST 134 verbunden und die Source des NMOST 134 ist mit dem Erdpotential VSS verbunden und seine Drain ist mit dem gemeinsamen Ansteur-Knoten NS des n-Kanal-Lesesignal- Verstärkers verbunden.
Figur 4 ist ein Schaltungsdiagramm, das ein Beispiel des Einmal-Impuls-Generatorschaltkreises 121 oder 122 in Figur 1 zeigt.
Der Einmal-Impuls-Generator-Schaltkreis 121 oder 122 ist ein Schaltkreis zum Erzeugen eines invertierten einzelnen Pulses an der ansteigenden Flanke des Eingangssignals, und er weist die folgenden Bauteile auf: kaskadierte Inverter 140 bis 142 und Kondensatoren 143 bis 145, die zwischen die Ausgänge der Inverter 140 bis 142 und dem Erdpotential VSS geschaltet sind, und ein NAND-Gatter 146, das mit dem Eingangssignal und dem Ausgangssignal des Inverters 142 eine logische NAND-Operation ausführt.
Der Betrieb des in Figur 1 gezeigten Schaltkreises wird nun mit Bezug auf Figur 5 beschrieben.
Die Leseoperation in dem Fall, in dem die Speicherzelle 21i ausgewählt wird, wird nun beschrieben.
Zum Zeitpunkt t0 wird die Wortleitung WLi auf den hohen Pegel VD+Vt+α angehoben (Vt: Schwellenspannung des NMOST und α: ein gewisser vorbestimmter Randwert), und Daten werden aus der Speicherzelle 21i auf die Bitleitung BL ausgelesen. Als Ergebnis variiert das Potential auf der Bitleitung BL, und der Lesesignal-Verstärker-Knoten SA variiert um den Betrag des Lesesignals von dem Vorladungs- Pegel (VD/2).
Zum Zeitpunkt t1 wird das Steuerungssignal PAS auf den hohen Pegel (= VCC) angehoben, dann wird der NMOST 134 eingeschaltet und der PMOST 133 wird über den Inverter 131 eingeschaltet. Weiterhin wird als Antwort auf den Anstieg des Steuerungssignals PAS ein invertierter Einmal- Impuls von dem Einmal-Impuls-Generatorschaltkreis 21 an den Knoten N4 ausgegeben. Der Abfall des Anschlusses N4 wird durch die NAND-Gatter 124 und 125 transferiert, und der Ausgangsknoten N6 des NAND-Gatters 124 steigt an, und der Ausgangsknoten N5 des NAND-Gatters 125 fällt ab. Die kreuzweise gekoppelten NAND-Gatter 124 und 125 werden in diesem Zustand gehalten. Folglich wird der Zwischenspeicher-Schaltkreis 125 von dem ersten Zustand in den zweiten Zustand gebracht, und zwar als Antwort auf den Anstieg des Steuerungssignals PAS, und er wird in dem zweiten Zustand gehalten. Der Anstieg des Anschlusses N6 wird durch den Inverter 130 und durch den Knoten N7 transferiert, und der PMOST 132 wird eingeschaltet und der NMOST 115 wird eingeschaltet und der Komparator 110 wird aktiviert.
Da der NMOST 115 eingeschaltet wird, fließt ein Strom durch den Anschluß 2, durch den NMOST 114, durch den Knoten N3 und durch den NMOST 115 und zur Erde VSS. Als Ergebnis fällt das Potential am Knoten N2 ein bißchen ab.
Da der NMOST 134 eingeschaltet wird, wird der gemeinsame Ansteuer-Knoten NS des n-Kanal-Leseverstärker nach unten auf den Erdpegel VSS gezogen. Weiterhin wird der Ansteuer-Knoten PS des p-Kanal-Lesesignal-Verstärkers auf den Spannungspegel VD der Hilfsenergiequelle angehoben, da der PMOST 132 eingeschaltet wird. Dann werden der p-Kanal- Lesesignal-Verstärker 41 und der n-Kanal-Lesesignal- Verstärker 42 aktiviert, und aufgrund ihres Lese- und Verstärkungsbetriebs wird einer der Lesesignal-Verstärker- Knoten, zum Beispiel , und eine der Bitleitungen, zum Beispiel , die sich auf einem höheren Pegel befinden, geladen und diejenigen, die sich auf einem niedrigeren Pegel befinden, zum Beispiel SA und BL werden entladen.
Zum Zeitpunkt t2, wenn der gemeinsame Ansteuer- Knoten PS des p-Kanal-Lesesignal-Verstärkers den Pegel VD erreicht, wird sich der Knoten N2 auf dem Pegel der Energiequellenspannung VCC befinden. Das bedeutet, daß der Knoten N1 von dem VCC-Pegel auf den VSS-Pegel abfällt, wenn der gemeinsame Knoten PS den VD-Pegel erreicht und als ein Ergebnis kehrt der Ausgangsknoten N2 zum VCC-Pegel zurück. Dann wird auf dem Ausgangsknoten N8 des Einmal-Impuls- Generator-Schaltkreises 122 ein invertierter Einmal-Impuls generiert, und dieser Einmal-Impuls wird in das NAND-Gatter 125 eingegeben, und zwar mit dem Ergebnis, daß der Ausgangsknoten N6 des NAND-Gatters 124 von dem hohen Pegel auf den niedrigen Pegel abfällt. Mit anderen Worten wird der Zwischenspeicher-Schaltkreis 120 von dem zweiten Zustand in den ersten Zustand zurückgebracht
Der Abfall des Knotens N6 wird über den Inverter 130 transferiert, und der PMOST 132 wird ausgeschaltet, und die Versorgung des p-Kanal-Lesesignal-Verstärkers 41 mit elektrischer Ladung von der Energiequellenspannung VCC wird unterbrochen, und der NMOST 115 wird ausgeschaltet, und der Komparator 110 wird deaktiviert. Danach erfolgt die Versorgung des p-Kanal-Lesesignal-Verstärkers 42 mit elektrischer Ladung allein von der zusätzliöhen Energiequellenspannung VD über den PMOST 133.
Wenn zwischen dem Paar Lesesignal-Verstärker- Knoten SA und zum Zeitpunkt t3 eine ausreichende Potentialdifferenz geschaffen ist, wird das Spalten- Decodierungs-Ausgangssignal CL auf den hohen Pegel angehoben, um die NMOSTs 51 und 52 einzuschalten, wodurch die Daten von dem Paar Lesesignal-Verstärker-Knoten SA und an das Paar Datenleitungen DB und transferiert werden. Weiterhin wird das Steuerungssignal TG als Vorbereitung für das Wiederbeschreiben der Speicherzelle 21i von dem Pegel VD auf den Pegel VD+Vt+α angehoben und die Potentiale auf den Bitleitungen BL und werden gleich den Potentialen auf den Lesesignal-Verstärker-Knoten SA und gemacht. Die Potentiale auf den Lesesignal- Verstärker- Knoten SA und werden dadurch über die Bitleitungen in den Speicherzelle 21i geschrieben. Danach werden die Wortleitungen WLi auf den niedrigen Pegel (=0 V) abgesenkt.
Dieses erste Ausführungsbeispiel hat die folgenden Vorteile:
a) Da der Zwischenspeicher-Schaltkreis 120 vorgesehen ist, und zwar derart, daß er auf den Anstieg des Steuerungssignals PAS antworten kann, wird der Ausgangsknoten N6 des Zwischenspeicher-Schaltkreises 120 auf den hohen Pegel angehoben, und der PMOST 132 wird eingeschaltet und es erfolgt eine Zufuhr elektrischer Ladung an den p-Kanal-Lesesignal-Verstärker 41, und der Komparator 110 wird aktiviert. Wenn der gemeinsame Knoten PS auf den Pegel VD ansteigt, wird der Pegel des Ausgangsanschlusses N2 des Komparators 110 zum VCC-Pegel, und der Pegel des Ausgangsanschlusses N6 des Zwischenspeicher-Schaltkreises 120 wird zum niedrigen Pegel und der Komparator 110 wird deaktiviert. Demgemäß wird die Zeit, während der Komparator 110 aktiviert ist, minimiert, und der Strom durch den Komparator 110 wird reduziert, und der Energieverbrauch wird reduziert.
b) Der PMOST 133 ist als zusätzliche Energiequellen-Einrichtung vorgesehen und er ist während der Periode eingeschaltet, während der sich das Steuerungssignal PAS auf dem hohen Pegel befindet, und die elektrische Ladung wird von der zusätzlichen Energiequellenspannung VD zum p-Kanal-Lesesignal-Verstärker 41 geliefert. Demgemäß behält der PMOST 133, nachdem der PMOST 132 ausgeschaltet worden ist, das Versorgen der elektrischen Ladung zum p-Kanal-Lesesignal-Verstärker 41 bei, und die Zeit zum Laden der Bitleitung BL oder wird verkürzt, und die Betriebsgeschwindigkeit wird erhöht.

Zweites Ausführungsbeispiel

Figur 6 ist ein Schaltungsdiagramm, das den relevanten Teilbereich der Halbleiterspeichervorrichtung eines zweiten Ausführungsbeispiels der Erfindung zeigt. Elementen, die denjenigen in Figur 1 gleichen, sind mit identischen oder gemeinsamen Bezugszeichen versehen.
Der Energiequellen-Liefer-Steuer-Bereich 100A dieser Halbleiterspeichervorrichtung weicht von derjenigen in Figur 1 dadurch ab, daß an Stelle des PMOST 133 und des Inverters 131 ein Überwachungsschaltkreis 150 vorgesehen ist, der als Überwachungseinrichtung dient. In anderer Hinsicht ist der Aufbau identisch mit dem Energiequellen- Liefer-Steuer-Bereich 100 aus Figur 1.
Der Überwachungsschaltkreis 150 ist zwischen dem gemeinsamen Ansteuer-Knoten PS des p-Kanal-Lesesignal- Verstärkers und dem Eingangsknoten N9 des Komparators 110 geschaltet und hat die Funktion des Überwachens des Spannungspegels auf der höheren Leitung der Bitleitungen BL und und die Funktion des Zuführens des Überwachungsergebnisses an den Eingangsknoten N9.
Der Überwachungsschaltkreis 150 weist einen NMOST 51 auf, der dieselben Charakteristiken hat wie die NMOSTs 31 und 32 im Transfer-Gatter-Bereich 30 sowie einen Bitleitungs-Kondensator 152, der aus einem MOS-Kondensator oder ähnlichem gebildet ist. Die Drain und die Source des NMOST 151 sind mit dem gemeinsamen Knoten PS und dem Eingangsknoten N9 des Komparators 110 verbunden, und das Gatter des NMQST 151 ist so angeschlossen, daß es das Steuerungssignal TG empfängt. Der Eingangsknoten N9 ist über den Bitleitungs-Kondensator 152 mit dem Erdpotential VSS verbunden.
Der Betrieb der in Figur 6 gezeigten Schaltung wird nun mit Bezug auf Figur 7 beschrieben.
Es sei zum Beispiel angenommen, daß die Speicherzelle 21i wie in der Beschreibung des Betriebs der Schaltung in Figur 1 zum Lesen ausgewählt wird.
Zum Zeitpunkt t0 wird die Wortleitung WLi auf den hohen Pegel VD+Vt+α angehoben und wie in der Wellenform von Figur 5 variieren das Potential auf der Bitleitung BL und auf dem Lesesignal-Verstärker-Knoten SA um den Betrag des Lesesignals von dem Vorladungspegel (zum Beispiel VD/2).
Zum Zeitpunkt t1 wird das Steuerungssignal PAS auf den hohen Pegel (=VCC) angehoben. Dann wird der NMOST 134 eingeschaltet und der gemeinsame Ansteuer-Knoten NS des n-Kanal-Lesesignal-Verstärkers fällt auf den Pegel VSS ab. Zur selben Zeit schaltet wie in Figur 5 der Anstieg des Ausgangsanstieg N6 des Zwischenspeicher-Schaltkreises 120 den PMOST 132 ein, und er schaltet den NMOST 115 ein, um den Komparator 110 zu aktivieren. Wenn der PMOST 132 eingeschaltet ist, wird der gemeinsame Ansteuer-Knoten PS des p-Kanal-Lesesignal-Verstärkers auf VD angehoben, und zwar mittels der Haupt-Energiequellenspannung VCC.
Durch das Abtasten und das Verstärken der Lesesignal-Verstärker 41 und 42 werden derjenige der Lesesignal-Verstärker-Anschlüsse SA und , der auf einem höheren Pegel liegt, zum Beispiel , und diejenige der Bitleitungen BL und , die auf einem höheren Pegel liegt, zum Beispiel , geladen, und der sich auf einem niedrigeren Pegel befindende Lesesignal-Verstärker-Knoten, zum Beispiel SA, und die sich auf einem niedrigeren Pegel befindende Bitleitung, zum Beispiel BL, werden entladen.
Während der PMOST 132 eingeschaltet ist, steigt der gemeinsame Knoten PS über den Pegel VD bis zum Pegel VCC an. Der gemeinsame Knoten PS überschreitet dadurch den Pegel VD, und durch die Einwirkung des Überwachungsschaltkreises 150 steigt der Eingangsknoten N9 des Komparators 110 auf denselben Pegel an wie die höhere der Bitleitungen, zum Beispiel , und bis dahin wird der Ausgangsknoten N2 des Komparators 110 auf einem niedrigeren Pegel gehalten als der Pegel VCC. Aus diesem Grund bleibt der Zwischenspeicher-Schaltkreis 120 in dem zweiten Zustand, und sein Ausgangsknoten N6 wird auf einem hohen Pegel gehalten, so daß der PMOST 132 eingeschaltet bleibt, und die Zufuhr von elektrischer Ladung zum p-Kanal- Lesesignal-Verstärker 41 wird fortgesetzt. Demgemäß werden das Aufladen und das Entladen der Lesesignal-Verstärker- Anschlüsse SA und und der Bitleitungen BL und bei einer hohen Geschwindigkeit ausgeführt.
Nachdem zwischen den Lesesignal-Verstärker-Knoten SA und zum Zeitpunkt t2 eine angemessene Potentialdifferenz geschaffen ist, steigt das Decodier-Ausgangssignal CL an, und die Daten werden zu dem Paar Datenleitungen DB und transferiert. In Vorbereitung für das Wieder schreiben in die Speicherzelle 21i wird auf dieselbe Weise in Figur 1 das Steuerungssignal TG auf VD+Vt+α angehoben.
Als Ergebnis steigt der Pegel der höherliegenden Bitleitung der Bitleitungen, zum Beispiel , wieder an. Aber da der gemeinsame Knoten PS und der höhere Anschluß der Lesesignal-Verstärker-Anschlüsse, zum Beispiel , über den Pegel VD aufgeladen worden sind, steigt die höherliegende Bitleitung schnell an und erreicht zu Zeitpunkt t3 den Pegel VD. Auf dieselbe Weise erreicht der Eingangsknoten N9 des Komparators 110 den Pegel VD, und in diesem Moment kehrt der Ausgangsknoten N2 des Komparators 110 auf den Pegel VCC zurück, und der Zwischenspeicher- Schaltkreis 20 wird von dem zweiten Zustand zum ersten Zustand zurückgebracht, und der Ausgangsknoten N6 fällt auf den niedrigen Pegel ab. Dies wird über den Inverter 130 und den Knoten N7 transferiert, und der PMOST 132 wird ausgeschaltet, so daß die Versorgung des p-Kanal-Lesesignal-Verstärkers 41 mit elektrischer Ladung beendet wird, und der NMOST 115 wird ausgeschaltet, und der Komparator 110 wird deaktiviert.
Die Vorteile des zweiten Ausführungsbeispiels lauten wie folgt:
a) Da der Überwachungsschaltkreis 150 vorgesehen ist, ist es möglich, die elektrische Ladung mit einer Spannung, die höher ist als in dem ersten Ausführungsbeispiel, an den p-Kanal-Lesesignal-Verstärker 41 zu liefern, und zwar über den PMOST 132, der eingeschaltet gelassen wird, bis die höherliegende Bitleitung der Bitleitungen, zum Beispiel , den Pegel VD erreicht. Demgemäß kann das Aufladen der Bitleitung, zum Beispiel , in einer kürzeren Zeit abgeschlossen werden als im ersten Ausführungsbeispiel.
b) Zur selben Zeit wie der Abschluß des Aufladens der Bitleitung, zum Beispiel , wird der Zwischenspeicher-Schaltkreis 120 von dem zweiten Zustand in den ersten Zustand zurückgebracht, und zwar durch die Ausgabe des Komparators 110, und der Komparator 110 wird durch die Ausgabe des Zwischenspeicher-Schaltkreis 120 deaktiviert, so daß der vom Komparator 110 verbrauchte Strom reduziert wird und die Reduzierung der Energieaufnahme erreicht wird.
Die vorliegende Erfindung ist nicht auf die dargestellten Ausführungsbeispiele beschränkt. Beispiele von Modifikationen lauten wie folgt:
(i) Der Komparator 110 kann aus anderen Transistoren und ähnlichem gebildet werden und er kann durch einen Schaltkreis einer jeglichen anderen Konfiguration oder durch irgendeinen anderen Typ von Vergleichseinrichtungen ersetzt werden.
(ii) Der Zwischenspeicher-Schaltkreis 120 kann durch eine Latch-Einrichtung gebildet werden, die andere Gatter-Schaltkreise wie etwa NOR-Gatter verwendet.
(iii) Die Haupt-Energiequellen-Einrichtung und die zusätzliche Energiequellen-Einrichtung können durch andere Typen von Transistoren gebildet werden. Der Überwachungsschaltkreis 150, der als zusätzliche Energiequellen-Einrichtung dient, kann eine Schaltungskonfiguration aufweisen, bei der andere Transistoren und ähnliches eingesetzt werden.
(iv) Der Speicherzellenmatrix-Bereich 10 kann von einem anderen als dem dargestellten Schaltkreis gebildet werden. Die Erfindung kann auf Halbleiterspeichervorrichtungen angewandt werden, die wie statische RAMs anders als dynamische RAMs sind.
Wie beschrieben worden ist, ist gemäß der Erfindung eine Latch-Einrichtung vorgesehen, so daß durch die Einwirkung der Latch-Einrichtung die Vergleichs- und Verstärkungseinrichtung deaktiviert wird, und zwar unmittelbar auf den Abschluß des Aufladens der Bitleitung, und der bei der Vergleichs- und Verstärkungseinrichtung verbrauchte Strom wird reduziert, und der Energieverbrauch wird dadurch reduziert.
Eine zusätzliche Energiequellen-Einrichtung kann darüber hinaus vorgesehen sein. In diesem Fall, wenn die Haupt-Energiequellen-Einrichtung ausgeschaltet ist, setzt die zusätzliche Energiequellen-Einrichtung die Zufuhr der elektrischen Ladung von der Energiequelle an den Lesesignal-Verstärker fort, bis das Potential auf der Bitleitung einen vorbestimmten Pegel erreicht, so daß das Laden der Bitleitung mit einer hohen Geschwindigkeit erreicht wird, und der Betrieb bei einer hohen Geschwindigkeit wird dadurch ermöglicht.
In dem Ausführungsbeispiel von Figur 6, bei dem eine Überwachungseinrichtung vorgesehen ist, wird die Rückkehr des Zwischenspeicher-Schaltkreises von dem zweiten Zustand in den ersten Zustand in Antwort auf die Ausgabe der Vergleichs- und Verstärkungseinrichtung verzögert, und mittels der Ausgabe der Latch-Einrichtung wird die Haupt- Energiequellen-Einrichtung eingeschaltet gehalten. Demgemäß wird die Versorgung der elektrischen Ladung von der Haupt- Energiequelle zum Lesesignal-Verstärker aufrecht erhalten, bis das Potential auf der Bitleitung einen vorbestimmten Pegel erreicht, so daß das Laden der Bitleitung mit einer hohen Geschwindigkeit erreicht wird, und der Betrieb bei einer hohen Geschwindigkeit ist möglich.

Claims

1. Schaltung (100) zum Zuführen von Ladung zu einem Lesesignal- Verstärker in einer Speichervorrichtung während einer Speicher-Leseoperation, die die folgenden Merkmale aufweist:

eine Haupt-Ladungsquelle (132), die zwischen einem eingeschalteten Zustand und einem ausgeschalteten Zustand umschaltbar ist;

eine Quelle für ein Steuerungssignal (PAS); und

eine eine Einrichtung (115) zum Freigeben und Sperren des Betriebs derselben beinhaltende Vergleichseinrichtung (110) zum Vergleichen der Spannung an einem mit dem Lesesignal-Verstärker verbundenen und durch die Haupt- Ladungsquelle (132) mit Ladung belieferten Anschluß (PS, N9) mit einer Referenzspannung (VR) und zum Ausgeben eines von dem Vergleich abhängigen Signals zur Verwendung beim Umschalten der Haupt-Quelle (132);

dadurch gekennzeichnet, daß

eine Latch-Einrichtung (120) vorgesehen ist, um die Haupt-Ladungsquelle (132) anzuschalten und um die Vergleichseinrichtung (110) dazu zu veranlassen, als Antwort auf einen vorbestimmten Wechsel des Steuerungssignals (PAS) freigegeben zu sein, und um die Haupt-Ladungsquelle (132) auszuschalten und um die Vergleichseinrichtung (110) dazu zu veranlassen, als Antwort auf einen vorbestimmten Wechsel der Signalausgabe durch die Vergleichseinrichtung (110) gesperrt zu sein.

2. Schaltung gemäß Anspruch 1, die eine Hilfs-Ladungsquelle (133) beinhaltet, die so betreibbar ist, daß Ladung an den Anschluß (PS) geliefert wird, wenn sich das Steuerungsignal (PAS) in einem vorbestimmten Zustand befindet und wenn sich die Haupt-Ladungsquelle (132) in ihrem gesperrten Zustand befindet.

3. Schaltung gemäß Anspruch 2 bei dem die Hilfs-Ladungsquelle (133) am Anschluß (PS) eine Spannung entwickelt, die geringer ist, als diejenige, die durch die Haupt-Spannungsquelle (132) entwickelt werden kann.

4. Schaltung gemäß Anspruch 3, bei dem die Hilfs-Ladungsquelle (133) einen Schalter (133) aufweist, der zwischen den Anschluß (PS) und eine Spannungsschiene (VD) geschaltet ist, wobei der Schalter durch das Steuerungssignal (PAS) gesteuert wird.

5. Speichervorrichtung, die eine Schaltung (100) gemäß einem der vorhergehenden Ansprüche beinhaltet, bei der eine Vielzahl von Speicherzellen (21i, 21i+1) an Kreuzungsstellen einer Vielzahl von Bitleitungen (BL, ) und einer Vielzahl von Wortleitungen (WLi, WLi+1) angeordnet ist, und bei der Lesesignal- Verstärker (40) zum Abtasten und Verstärken der Spannung auf korrespondierenden Bitleitungen vorgesehen sind, wobei die Lesesignal-Verstärker mit dem Anschluß (PS) verbunden sind, um Ladung von der Schaltung (100) zu empfangen.

6. Speichervorrichtung gemäß Anspruch 5, die eine Datenleitung (DB) beinhaltet, um Daten von den Bitleitungen zu empfangen, die durch die Lesesignal- Verstärker (40) verstärkt worden sind.

7. Speichervorrichtung gemäß Anspruch 5 oder 6, die eine Transfer-Gate- Einrichtung (30) beinhaltet, und zwar zum selektiven Steuern des Transfers von den Speicherzellen zu der Lesesignal-Verstärker-Einrichtung, um durch diese verstärkt zu werden.

8. Speichervorrichtung gemäß einem der Ansprüche 5, 6 oder 7, die einen Überwachungsschaltkreis (150) beinhaltet, und zwar zum Überwachen des Transfers von Ladung von den Bitleitungen zu den Lesesignal-Verstärkern während einer Speicher-Leseoperation und zum Freigeben des Betriebs der Vergleichseinrichtung (110) als Antwort darauf.

9. Speichervorrichtung gemäß Anspruch 8, bei der der Überwachungsschaltkreis (150) einen Schalter (151), der den Anschluß (PS) mit der Vergleichseinrichtung (110) koppelt und der durch ein zweites Steuerungssignal (TG) gesteuert wird, das als Antwort auf eine Speicher-Leseoperation wechselt, und eine Verzögerungseinrichtung (152) zum Verzögern des Transfers der Spannung an besagtem Anschluß (PS) an die Vergleichseinrichtung aufweist, und zwar als Antwort auf einen Wechsel des zweiten Steuerungssignals.

10. Speichervorrichtung gemäß einem der Ansprüche 4 bis 9, bei der die Vergleichseinrichtung (110) ein Stromspiegel-Verstärker ist.

11. Speichervorrichtung gemäß einem der Ansprüche 4 bis 10, bei dem die Haupt-Ladungsquelle einen Schalter (132) aufweist, der zwischen eine Haupt-Versorgungsschiene (VCC) und den Anschluß (PS) gekoppelt ist.