KR100425440B1 - 반도체장치의 내부전원전압 발생기 제어회로 - Google Patents

Abstract

내부 전원 전압의 스윙 전압 폭을 최소화할 수 있는 내부 전원 전압 발생기의 제어 회로를 개시한다.

상기 내부 전원 전압 발생기의 제어 회로는, 내부 전원 전압 발생기와, 내부 레퍼런스 전원 전압 발생기와, 비교기와, 카운터 제어회로 및 카운터를 구비한다. 상기 내부 전원 전압 발생기는, 상기 내부 전원 전압 발생기내의 내부 전원 드라이버 크기 및 갯수가 칩내의 내부 전원 전압 상태에 따라 자동적으로 조절되어 내부 전원 전압을 일정하게 유지시킨다. 상기 내부 레퍼런스 전원 전압 발생기는, 칩내의 타켓 내부 파워 레벨을 나타낸다. 상기 비교기는, 상기 내부 전원 전압 발생기의 출력과 상기 내부 레퍼런스 전원 전압 발생기의 출력을 비교한다. 상기 카운터 제어회로는, 상기 비교기의 상태에 따라 칩의 초기화시 특정 값으로 리셋되어 있는 상기 카운터를 제어한다. 상기 카운터는, 상기 카운터 제어 회로에 의해 제어되며, 상기 카운터의 출력 신호로 상기 내부 전원 전압 발생기내의 소정의 내부 전원 드라이버를 구동하도록 피드 백된다.

Description

반도체 장치의 내부 전원 전압 발생기 제어 회로

본 발명은 반도체 메모리 장치에 관한 것으로, 특히 반도체 메모리 장치의 내부 전원 전압 발생기 제어 회로에 관한 것이다.

일반적으로, 내부 전원 전압 발생기는 칩 내부의 파워 공급기로 사용되며, 칩이 액티브 모드일 때 동작하는 제1 내부 전원 전압 발생기와, 스탠바이 모드에서 동작하는 제2 내부 전원 전압 발생기로 구성되어 스탠바이시는 스탠바이 전류를 감소시키고 액티브 모드시는 충분한 파워를 공급하는 역할을 한다.

도 1은 종래 기술에 따른 내부 전원 전압 발생기의 블록도이다. 도 1을 참조하면, 종래 기술의 내부 전원 전압(Vcc) 발생기는 제1 내부 전원 전압 발생기(100) 및 제2 내부 전원 전압 발생기(110)로 구성되며, 상기 제1 내부 전원 전압 발생기(100)는 칩이 액티브 모드이거나 스탠바이 모드에 관계없이 소정의 타켓 내부 Vcc 레벨을 발생시키는 제3 내부 전원 전압 발생기(100a)와, 칩이 액티브 모드이고 외부 Vcc가 소정의 레퍼런스 레벨보다 높은 영역일 때 동작하여 소정의 타겟 내부 Vcc를 공급하는 제4 내부 전원 전압 발생기(100b), 및 칩이 액티브 모드이고 외부 Vcc가 소정의 레퍼런스 레벨보다 낮은 영역에서 동작할 때 칩이 내부 전원을 외부 Vcc로 공급하는 제5 내부 전원 전압 발생기(100c)로 구성된다. 또한, 상기 제2 내부 전원 전압 발생기(110)는 칩이 액티브 모드이거나 스탠바이 모드에 관계없이 소정의 타겟 내부 Vcc 레벨을 발생시키는 제3 내부 전원 전압 발생기(110a)로구성된다. 상기 제2 내부 전원 전압 발생기(110)의 제3 내부 전원 전압 발생기(110a)는 상기 제1 내부 전원 전압 발생기(100)의 제3 내부 전원 전압 발생기(100a)와 같은 것으로 스탠바이 모드 일 때와 액티브 모드일 때 모두 동작하여 칩 내에 소정의 내부 Vcc를 공급한다.

상술한 바와 같은 종래 기술의 내부 전원 전압 발생기는 칩이 액티브 모드이고 외부 Vcc가 소정의 레퍼런스 전압보다 낮을 때 상기 제5 내부 전원 전압 발생기(100c)를 동작시켜 칩내의 내부 파워를 외부 Vcc로 공급하여 칩의 로우 Vcc 마진을 향상시킨 것이다.

도 2는 도 1의 내부 전원 전압 발생기의 문제점을 보이는 타이밍도이다. 도 2를 참조하면, 종래 기술의 내부 전원 전압 발생기는 칩이 스탠바이 모드 또는 RAS(Row Address Strobe) 신호 라이징 이후에는 상기 제3 내부 전원 전압 발생기(도 1의 110a)만이 동작하여 칩내의 내부 전원 전압이 상기 제3 내부 전원 전압 발생기(110a)의 출력에만 의존한다. 그런데 로우 Vcc영역에서는 상기 제3 내부 전원 전압 발생기(110a)의 출력은 스탠바이 전류에 의해 외부 Vcc 레벨에서 퇴화(Degradation) 되어지고, RAS 프리챠아지 기간(tRP)이 길수록 칩 내부 전원 전압은 외부 Vcc보다 △V = 수백 mV 정도 전압강하(Drop)가 발생하게되어 로우 Vcc영역에서 칩의 동작이 불안정하게 된다. 이에따라, 다음 싸이클의 셋-업 및 홀드 타임 손상(hurt)과, 속도 손상등으로 로우 Vcc 마진 손상을 유발시키고, 칩내의 스탠바이 전류양은 회로를 최적화하여 최소로 할 수 있을지라도 공정 마진에 따라 많은 변화가 생길 수 있는 여지가 있게된다.

도 3은 도 1의 문제점을 개선한 다른 내부 전원 전압 발생기의 블록도이다. 도 3을 참조하면, 상기 내부 전원 전압 발생기의 다른 예는 칩이 액티브 모드일 때 파워를 공급하는 제1 내부 전원 전압 발생기(300)와, 칩이 스탠바이 모드 또는 RAS 프리챠아지 때 칩내의 파워를 공급하는 제2 내부 전원 전압 발생기(310)로 구성된다.

상기 제1 내부 전원 전압 발생기는 칩이 액티브 모드이거나 스탠바이 모드에 관계없이 소정의 타켓 내부 Vcc 레벨을 발생시키는 제3 내부 전원 전압 발생기와(300a), 칩이 액티브 모드이고 외부 Vcc가 소정의 레퍼런스 레벨보다 높은 영역일 때 동작하여 소정의 타겟 내부 Vcc를 공급하는 제4 내부 전원 전압 발생기(300b), 및 칩이 액티브 모드이고 외부 Vcc가 소정의 레퍼런스 레벨보다 낮은 영역에서 동작할 때 칩이 내부 전원을 외부 Vcc로 공급하는 제5 내부 전원 전압 발생기(300c)로 구성된다.

상기 제2 내부 전원 전압 발생기(310)는 외부 Vcc가 하이 Vcc일때 소정의 타겟 레벨인 내부 Vcc를 공급하는 제3 내부전원 전압 발생기(310a)와, 칩이 로우 Vcc영역에서 동작할 때 칩 내의 파워를 외부 Vcc로 공급하는 제6 내부전원전압 발생기(310b)로 구성되어 로우 Vcc 영역에서의 불완전한 동작을 개선한다.

상술한 바와 같은 도 3의 내부 전원 전압 발생기는 RAS 라이징할 때 외부 Vcc 레벨을 소정의 레퍼런스 전압(Vref)와 비교하여 소정의 레벨이하로 외부 Vcc가 강하될 경우 이를 검출하여 RAS 프리챠아지 구간동안 상기 검출된 상태를 유지하고, 상기 RAS 라이징 신호와 상기 검출된 신호와의 논리곱으로 제6 내부전원 전압발생기(310b)를 동작시켜 칩내의 파워를 외부 Vcc로 공급한다.

도 4는 도 3의 내부 전원 전압 발생기에서 외부 Vcc가 로우 Vcc인 경우의 타이밍도이다. 도 4를 참조하면, RAS 라이징이 발생하면 내부 전원 전압 발생기의 구동 마스터 신호인 PIR이 로우가 되고 RAS 폴링에 의해 하이로 된다. 이때, PIR에 의해 발생되는 신호인 P1, P2, P3 신호는 PIR에 의해 일정 지연을 갖는 펄스가 발생한다. P3에 의해 외부 Vcc 검출기가 동작하게 될 때, 외부 Vcc가 로우 Vcc이면 P4가 하이가 되고 외부 Vcc가 하이 Vcc 이면 P4는 로우가 된다. P3 펄스 구간내에 P4가 하이이면 P5가 하이가 되고, PIR에 의해 P6는 P5보다 앞서 하이가 되어 있어 상기 제6 내부전원전압 발생기가 동작하여 칩의 파워는 외부 Vcc로 공급된다.

따라서, 외부 Vcc가 로우 Vcc인 경우에 액티브 모드일 때는 외부 전원 전압(Vcc)과 칩 내부 전원 전압의 차인 △V는 제1 내부 전원 전압 발생기에 의해 0v가 되고, 프리챠아지 모드일 때는 제6 내부 전원 전압 발생기에 의해 0v가 된다.

도 5는 도 3의 내부 전원 전압 발생기에서 외부 Vcc가 하이 Vcc인 경우의 타이밍도이다. 도 5를 참조하면, P4가 P3의 펄스 구간에서 로우라면 도면과 같이 칩 내부 전압은 상기 제3 내부 전원 전압 발생기에 의해 소정의 내부 Vcc를 공급한다.

따라서, 외부 Vcc가 하이 Vcc인 경우에 외부 전원 전압(Vcc)과 타켓 내부 전원 전압의 차인 △V는 액티브 모드일 때와 프리챠아지 모드일 때 모두 일정한 값을 유지한다.

도 6은 도 3의 내부 전원 전압 발생기에서 외부 Vcc가 로우 Vcc인 경우에 긴 RAS 프리챠아지 구간(tRP)을 가질 때의 타이밍도이다. 도 6은 외부 Vcc가 로우 Vcc인 경우의 타이밍도인 도 4와 같은 모양을 갖게된다. 액티브 모드일 때는 외부 전원 전압(Vcc)과 칩 내부 전원 전압의 차인 △V는 제1 내부 전원 전압 발생기에 의해 0v가 되고, 프리챠아지 모드일 때는 다소 긴 RAS 프리챠아지 구간(tRP)을 가질지라도 제6 내부 전원 전압 발생기에 의해 재빨리 0v가 된다.

도 7a 내지 도 7g는 도 3의 내부 전원 전압 발생기의 제어 회로도이다.

도 7a는 RAS 버퍼를 보이며, 도 7b는 P1, P2, P3 펄스를 발생시키는 로직을 보이고, 도 7c는 P6 신호 발생 로직을 보인다. 도 7d는 외부 Vcc 레벨을 검출하여 레퍼런스 전압과 비교하는 로직을 보이고, 도 7e는 소정의 레퍼런스 전원 전압 발생 로직을 보이고, 도 7g는 내부 전원 전압 발생기내의 소정의 내부 전원 드라이버를 보인다.

이상, 상술한 바와 같이 도 3의 내부 전원 전압 발생기는 칩이 활성 모드일 때 동작하는 제1 내부 전원 전압 발생기와는 별개로 상기 제2 내부 전원 전압 발생기를 하이 Vcc에서 동작하여 소정의 타겟 내부 Vcc를 칩내에 공급하는 제3 내부 전원 전압 발생기, 및 스탠바이 모드 로우 Vcc 영역에서 동작하여 외부 Vcc를 칩내의 파워로 공급하는 제6 내부 전원 전압 발생기로 구성하여 안정된 동작을 얻게 된다.

그러나, 도 7g에서와 같이 내부 파워를 드라이브하는 트랜지스터의 크기가 고정될 때는 칩 동작시 내부 파워의 드라이빙 능력보다 소모하는 파워의 양이 많을 경우 외부 Vcc가 소정의 기준 레벨보다 낮아지기까지는 내부 파워(IVC)의 전압 강하가 발생하게 되고, 외부 파워가 소정의 레퍼런스 전압보다 낮아질 경우는 IVC는 외부 파워(EVCC)가 대신하게 됨으로 칩의 전체적인 파워 레벨이 스테이블(stable)하게 유지되지 않고 언스테이블(unstable)하게 칩내의 파워를 공급하게 된다.

도 8은 도 3의 내부 전원 전압 발생기를 사용할 때 칩 동작시 내부 전원 전압 레벨 변화도이다. 내부 전원 전압의 스윙 폭이 커서 내부 전원 전압 발생기 드라이버의 드라이빙 능력에 비해 파워 소모가 매우 크게됨을 알 수 있다. 이와같이, 칩내의 파워가 언스테이블(unstable)하게 흔들리게 되면 이는 칩내의 노이즈로 작용하게 되고 동작 속도, 셋_업 시간, 홀드 시간 및 전류등 각종 스펙(SPEC) 값에 부정적인 영향을 끼치게 된다.

따라서, 본 발명이 이루고자 하는 기술적 과제는, 내부 전원 전압의 스윙 전압 폭을 최소화할 수 있는 내부 전원 전압 발생기의 제어 회로를 제공함에 있다.

도 1은 종래 기술에 따른 내부 전원 전압 발생기의 블록도이다.

도 2는 도 1의 내부 전원 전압 발생기의 문제점을 보이는 타이밍도이다.

도 3은 도 1의 문제점을 개선한 다른 내부 전원 전압 발생기의 블록도이다.

도 4는 도 3의 내부 전원 전압 발생기에서 외부 Vcc가 로우 Vcc인 경우의 타이밍도이다.

도 5는 도 3의 내부 전원 전압 발생기에서 외부 Vcc가 하이 Vcc인 경우의 타이밍도이다.

도 6은 도 3의 내부 전원 전압 발생기에서 외부 Vcc가 로우 Vcc인 경우에 긴 RAS 프리챠아지 구간(tRP)을 가질 때의 타이밍도이다.

도 7a 내지 도 7g는 도 3의 내부 전원 전압 발생기의 제어 회로도이다.

도 8은 도 3의 내부 전원 전압 발생기를 사용할 때 칩 동작시 내부 전원 전압 레벨 변화도이다.

도 9는 본 발명에 따른 내부 전원 전압 발생기의 제어 회로의 블록도이다.

도 10은 본 발명의 내부 전원 전압 발생기 제어 회로에 따른 내부 전원 전압 변화도이다.

도 11은 본 발명에 따른 내부 전원 전압 발생기의 제어 회로의 회로도이다.

상기 과제를 달성하기 위한 본 발명은, 내부 전원 전압 발생기와, 내부 레퍼런스 전원 전압 발생기와, 비교기와, 카운터 제어회로 및 카운터를 구비한 내부 전원 전압 발생기의 제어 회로를 제공한다.

상기 내부 전원 전압 발생기는 상기 내부 전원 전압 발생기내의 내부 전원 드라이버 크기 및 갯수가 칩내의 내부 전원 전압 상태에 따라 자동적으로 조절되어 내부 전원 전압을 일정하게 유지시킨다.

상기 내부 레퍼런스 전원 전압 발생기는 칩내의 타켓 내부 파워 레벨을 나타낸다.

상기 비교기는 상기 내부 전원 전압 발생기의 출력과 상기 내부 레퍼런스 전원 전압 발생기의 출력을 비교한다.

상기 카운터 제어회로는 상기 비교기의 상태에 따라 칩의 초기화시 특정 값으로 리셋되어 있는 상기 카운터를 제어한다.

상기 카운터는 상기 카운터 제어 회로에 의해 제어되며, 상기 카운터의 출력 신호로 상기 내부 전원 전압 발생기내의 소정의 내부 전원 드라이버를 구동하도록 피드 백된다.

따라서, 본 발명에 의하면 칩내의 스테이블한 파워를 공급하기 위해 칩내의 파워 상태를 타켓 레벨과 규칙적으로 비교하여 그 결과로서 내부 파워를 드라이브하는 드라이버 트랜지스터의 크기를 자동적으로 조정함으로써 내부 파워의 스윙 전압 폭을 최소화할 수 있다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세히 설명한다.

도 9는 본 발명에 따른 내부 전원 전압 발생기의 제어 회로의 블록도이다. 도 9를 참조하면, 본 발명의 내부 전원 전압 발생기의 제어 회로는 내부 전원 전압 발생기(900)와, 내부 레퍼런스 전원 전압 발생기(901)와, 비교기(902)와, 카운터 제어회로(903), 카운터(904) 및 랫치 수단(905)을 구비한다.

상기 내부 전원 전압 발생기(900)는 상기 내부 전원 전압 발생기내의 내부 전원 드라이버 크기가 칩내의 내부 전원 전압 상태에 따라 자동적으로 조절되어 내부 전원 전압을 일정하게 유지시킨다.

상기 내부 레퍼런스 전원 전압 발생기(901)는 칩내의 타켓 내부 파워 레벨을나타낸다.

상기 비교기(902)는 상기 내부 전원 전압 발생기(900)의 출력과 상기 내부 레퍼런스 전원 전압 발생기(901)의 출력을 비교한다.

상기 카운터 제어회로(903)는 상기 비교기의 상태에 따라 칩의 초기화시 특정 값으로 리셋되어 있는 상기 카운터(904)를 제어한다.

상기 카운터(904)는 상기 카운터 제어 회로(903)에 의해 제어되며, 상기 카운터(904)의 출력 신호로 상기 내부 전원 전압 발생기(900)내의 소정의 내부 전원 드라이버를 구동하도록 피드 백된다.

상기 랫치 수단(905)은 상기 카운터 값을 일시적으로 저장한다.

그 동작을 설명하면, 칩 내의 내부 파워를 구동시키는 내부 전원 전압 발생기(900)의 출력인 IVC(Internal Voltage Converter) 파워 라인을 제1 입력으로하고, 칩내의 내부 전원 전압 레벨의 타켓을 설정하는 내부 레퍼런스 전원 전압 발생기(901)의 출력을 제2 입력으로하는 비교기(902)를 갖고, 상기 비교기의 출력의 상태에 따라 카운터의 동작을 조절하는 제어 로직 출력에 의해 칩의 초기화시 특정 값으로 리셋되어 있는 카운터(904)를 조절하고, 상기 카운터(904)의 출력이 내부 전원 전압 발생기(900)의 내부 전원 전압 드라이버의 게이트에 연결되어 내부 전원 전압 라인을 구동한다.

도 10은 본 발명의 내부 전원 전압 발생기 제어 회로에 따른 내부 전원 전압 변화도이다. 참조도면은, 본 발명의 내부 전원 전압 발생기 제어 회로를 사용할 때 칩 동작시 내부 전원 전압 레벨 변화도이다. 내부 전원 전압의 스윙 폭이 크지 않아 내부 전원 전압 발생기의 내부 전원 전압 드라이버의 드라이빙 능력에 비해 파워 소모가 크지 않음을 알 수 있다.

본 발명의 내부 전원 전압 발생기의 제어 회로(도 9)는 도면에서와 같이 내부 파워의 레벨을 안정화 시킬 수 있으며 내부 전원 전압이 강하되는 경우를 빨리 검출하여 내부 전원 전압 드라이버의 크기를 증가 시킴으로 이를 실행하며 오실레이터의 주기 또는 클록 또는 기타 수단에 의해 카운터의 값을 업데이트할 수 있다.

도 11은 본 발명에 따른 내부 전원 전압 발생기의 제어 회로의 구체 회로도이다. 도 11을 참조하면, 본 발명의 내부 전원 전압 발생기의 제어 회로는 내부 전원 전압 발생기(110)와, 레퍼런스 전원 전압 발생기(111)와, 내부 타켓 전원 전압 발생기(112)와, 비교기(113)와, 업/다운 카운터 제어회로(114) 및 업/다운 카운터(115)를 구비한다.

상기 내부 전원 전압 발생기(110)는 다수개의 드라이버로 칩내의 내부 전원 전압을 구동하며 각 드라이버의 크기는 1x, 2x, 4x,...,nx로 구성되고 드라이버의 소스는 외부 파워에 연결되고, 드레인은 내부 전원 전압 라인에 연결되고 각각의 게이트는 상기 업/다운 카운터(115)의 출력에 연결되어 카운터의 출력에 의해 턴-온되는 드라이버의 수를 결정한다.

상기 레퍼런스 전원 전압 발생기(111)는 레퍼런스 전압을 발생한다.

상기 내부 타켓 전원 전압 발생기(112)는 칩의 파워 라인과 분리되어 상기 레퍼런스 전원 전압 발생기의 출력을 레벨 쉬프팅하여 내부 전원 전압의 타켓 전원 전압 레벨로 변환한다.

상기 비교기(113)는 상기 내부 전원 전압 발생기(110)의 출력과 상기 내부 타겟 전압 발생기(112)의 출력을 입력으로 하여 두 입력상태를 비교한다.

상기 업/다운 카운터 제어 회로(114)는 상기 비교기(113)의 출력으로 제어되며, 상기 비교기의 출력이 로우(low)이면 카운터 값을 증가시키기 위한 업(up) 신호를 발생하고 비교기의 출력이 하이(high)이면 카운터 값을 다운(down)시키기 위한 다운 신호를 발생하도록 동작하며, 액티브 내부 전원 전압, 스탠바이 내부 전원 전압, RAS 프리챠아지 구간(tRP)의 내부 전원 전압에 각각 동작하도록 하는 모드 제어에 의해 각각의 모드 입력이 카운터 제어 회로에 인가 될 수 있게한다.

상기 업/다운 카운터(115)는 파워_업시 특정 값으로 리셋 되도록하는 리셋 신호를 입력으로 하고 상기 비교기(113)의 출력인 업/다운 신호에 따라 카운터 값을 업/다운 할 수 있는 업/다운 카운터(115)가 사용되어 오실레이터 또는 클록 또는 특정 제어 신호에 의해 업/다운 동작을 이루며, 카운터의 출력은 상기 내부 전원 전압 발생기(110)의 내부 전원 전압 드라이버의 게이트에 연결되는 구성을 갖는다. 이때 업/다운 카운터 대신에 같은 기능의 레지스터를 사용할 수도 있다.

본 발명은 내부 전원 전압의 변화를 클록 또는 오실레이터 또는 특정 신호에 의해 주기적으로 체크하여 칩 내의 내부 전원 전압의 상태에 따라 카운터 또는 레지스터 값을 조정하고 카운터 또는 레지스터 값에 의해 항상 내부 타겟 전원 전압 레벨을 유지하도록 한다.

따라서, 본 발명은 칩내의 스테이블(stable)한 파워를 공급하기 위해 칩내의 파워 상태를 타겟 레벨과 규칙적으로 비교하여 그 결과로서 내부 전원 전압을 드라이브하는 트랜지스터의 갯수와 크기를 자동적으로 조정함으로서 내부 파워의 스윙 전압 폭을 최소화하였다.

본 발명이 상기 실시 예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상 내에서 당 분야의 통상적 지식을 가진 자에 의하여 가능함은 명백하다.

상술한 바와 같이 본 발명에 따르면, 칩내의 스테이블한 파워를 공급하기 위해 칩내의 파워 상태를 타켓 레벨과 규칙적으로 비교하여 그 결과로서 내부 파워를 드라이브하는 드라이버 트랜지스터의 크기를 자동적으로 조정함으로써 내부 파워의 스윙 전압 폭을 최소화할 수 있다.

Claims (6)

1. 내부 전원 전압 발생기와,

   내의 타켓 내부 파워 레벨을 나타내는 내부 레퍼런스 전원 전압 발생기와,

   상기 내부 전원 전압 발생기의 출력과 상기 내부 레퍼런스 전원 전압 발생기의 출력을 비교하는 비교기와,

   상기 비교기로 제어되는 카운터 제어회로, 및

   상기 카운터 제어 회로에 의해 제어되며, 출력 신호로 상기 내부 전원 전압 발생기내의 소정의 내부 전원 드라이버를 구동하도록 피드 백하는 카운터를 구비하는 것을 특징으로 하는 내부 전원 전압 발생기의 제어 회로.
2. 제1항에 있어서, 상기 내부 전원 전압 발생기는 다수개의 내부 전원 드라이버를 구비하여 상기 다수개의 내부 전원 드라이버의 소오스단은 외부 파워 라인에 연결되고, 상기 다수개의 내부 전원 드라이버의 드레인단은 내부 파워 라인에 연결되고, 상기 다수개의 내부 전원 드라이버의 게이트는 상기 카운터의 출력에 연결된 것을 특징으로 하는 내부 전원 전압 발생기의 제어 회로.
3. 제2항에 있어서, 상기 내부 전원 전압 발생기의 내부 전원 드라이버는 구동되는 크기 및 갯수가 칩내의 내부 전원 전압 상태에 따라 자동적으로 조절되어 내부전원전압을 일정하게 유지시키는 것을 특징으로 하는 내부 전원 전압 발생기의제어 회로.
4. 제1항에 있어서, 상기 내부 레퍼런스 전원 전압 발생기는 레퍼런스 전압을 발생하는 전원 전압 발생기와, 상기 전원 전압 발생기의 출력을 레벨 쉬프팅하여 내부 전원 전압의 타켓 전원 전압 레벨로 변환하는 내부 타켓 전원 전압 발생기를 구비한 것을 특징으로 하는 내부 전원 전압 발생기의 제어 회로.
5. 제1항에 있어서, 상기 카운터 제어 회로는 상기 카운터를 동기시키는 수단으로 내부 오실레이터, 클록 및 특정 제어 신호중 어느하나를 사용하여 카운터를 구동하는 수단을 구비한 것을 특징으로 하는 내부 전원 전압 발생기의 제어 회로.
6. 제1항에 있어서, 상기 카운터 제어 회로는 칩의 동작 모드에 따라 상기 카운터를 제어하여 상기 내부 전원 전압 발생기의 드라이버의 턴-온되는 갯수를 제어하는 것을 특징으로 하는 내부 전원 전압 발생기의 제어 회로.

Images