KR20010025819A - 반도체 메모리 장치의 내부전원전압 발생회로 - Google Patents
반도체 메모리 장치의 내부전원전압 발생회로 Download PDFInfo
- Publication number
- KR20010025819A KR20010025819A KR1019990036855A KR19990036855A KR20010025819A KR 20010025819 A KR20010025819 A KR 20010025819A KR 1019990036855 A KR1019990036855 A KR 1019990036855A KR 19990036855 A KR19990036855 A KR 19990036855A KR 20010025819 A KR20010025819 A KR 20010025819A
- Authority
- KR
- South Korea
- Prior art keywords
- power supply
- supply voltage
- node
- voltage
- internal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is DC
- G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is DC as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
- G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Dram (AREA)
Abstract
Description
Claims (5)
- 외부전원전압이 인가되는 전원전압단자;정상모드에서는 제 1 제어전압을 발생하고, 워드라인 구동시에는 피드백된 내부전원전압과 기준전압을 비교하여 워드라인 구동에 따른 내부전원전압의 딥현상을 억제하기 위한 제 2 제어전압을 발생하는 내부전원전압 제어수단;상기 전원전압단자와 연결되는 공통노드, 고전압 노드 및 저전압 노드를 포함하고, 외부전원전압의 레벨에 따라 선택적으로 상기 고전압 노드 또는 저전압 노드를 상기 공통노드에 연결하기 위한 옵션수단;상기 고전압 노드에 연결되어 외부전원전압을 강압하는 강압수단;상기 강압수단과 저전압 노드의 공통 접점과 내부회로 사이에 연결되어 상기 제 1 및 제 2 제어전압에 응답하여 상기 외부전원전압을 내부회로에 구동하는 구동수단을 구비한 것을 특징으로 하는 반도체 장치의 내부전원전압 발생회로.
- 제 1 항에 있어서, 상기 강압수단은 저항으로 구성된 것을 특징으로 하는 반도체 장치의 내부전원전압 발생회로.
- 제 1 항에 있어서, 상기 강압수단은 MOS 다이오드로 구성된 것을 특징으로 하는 반도체 장치의 내부전원전압 발생회로.
- 제 1 항에 있어서, 상기 옵션수단은 본딩 옵션, 퓨즈옵션 또는 메탈옵션 중의 어느 하나인 것을 특징으로 하는 반도체 장치의 내부전원전압 발생회로.
- 제 1 항에 있어서, 상기 내부전원전압 제어수단은기준전압이 게이트에 인가되고, 제 1 출력노드와 제 1 노드 사이에 드레인 및 소오스가 각각 연결된 제 1 트랜지스터;피드백된 내부전원전압이 게이트에 인가되고, 제 2 출력노드와 제 2 노드 사이에 드레인 및 소오스가 각각 연결된 제 2 트랜지스터;제 1 인에이블신호가 게이트에 인가되고 상기 제 1 노드와 접지전압 사이에 드레인 및 소오스가 각각 연결되고, 상기 제 1 인에이블신호의 액티브 구간동안 턴온되는 제 3 트랜지스터;제 2 인에이블신호가 게이트에 인가되고 상기 제 2 노드와 접지전압 사이에 연결되고, 상기 제 2 인에이블신호의 액티브 구간에서 턴온되는 제 4 트랜지스터;상기 제 1 인에이블신호가 게이트에 인가되고 상기 제 1 출력노드와 제 2 출력노드 사이에 드레인 및 소오스가 각각 연결되고 상기 제 1 인에이블신호의 넌액티브 구간에서 턴온되는 제 5 트랜지스터;상기 전원전압단자와 상기 제 1 출력노드 사이에 소오스 및 드레인이 연결되고 상기 제 2 출력단자에 게이트가 연결된 제 6 트랜지스터;상기 전원전압단자와 상기 제 2 출력노드 사이에 소오스 및 드레인이 연결되고 상기 제 2 출력노드에 게이트가 연결된 제 7 트랜지스터; 및상기 제 1 인에이블신호가 게이트에 인가되고 상기 제 1 및 제 2 출력노드 사이에 드레인 및 소오스가 연결되고, 상기 제 1 인에이블신호의 넌액티브 구간에서 턴온되는 제 8 트랜지스터를 구비한 것을 특징으로 하는 반도체 장치의 내부전원전압 발생회로.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990036855A KR100323981B1 (ko) | 1999-09-01 | 1999-09-01 | 반도체 메모리 장치의 내부전원전압 발생회로 |
| US09/511,848 US6281745B1 (en) | 1999-09-01 | 2000-02-23 | Internal power supply voltage generating circuit of semiconductor memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990036855A KR100323981B1 (ko) | 1999-09-01 | 1999-09-01 | 반도체 메모리 장치의 내부전원전압 발생회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010025819A true KR20010025819A (ko) | 2001-04-06 |
| KR100323981B1 KR100323981B1 (ko) | 2002-02-16 |
Family
ID=19609635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990036855A Expired - Fee Related KR100323981B1 (ko) | 1999-09-01 | 1999-09-01 | 반도체 메모리 장치의 내부전원전압 발생회로 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6281745B1 (ko) |
| KR (1) | KR100323981B1 (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1132963B1 (en) * | 2000-03-08 | 2007-10-17 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit |
| JP2003022697A (ja) * | 2001-07-06 | 2003-01-24 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| CN100377037C (zh) * | 2005-06-13 | 2008-03-26 | 鸿富锦精密工业（深圳）有限公司 | 内存电压信号产生电路 |
| CN100395685C (zh) * | 2005-08-12 | 2008-06-18 | 鸿富锦精密工业（深圳）有限公司 | 改良电压信号发生电路 |
| TWI425520B (zh) * | 2008-05-12 | 2014-02-01 | Taiwan Semiconductor Mfg | 用於記憶體元件之電源啟動／切斷序列機制 |
| KR101450255B1 (ko) * | 2008-10-22 | 2014-10-13 | 삼성전자주식회사 | 반도체 메모리 장치의 내부 전원 전압 발생 회로 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0564427A (ja) * | 1991-09-02 | 1993-03-12 | Toshiba Corp | 半導体集積回路装置 |
| US5298807A (en) * | 1991-12-23 | 1994-03-29 | Intel Corporation | Buffer circuitry for transferring signals from TTL circuitry to dual range CMOS circuitry |
| KR950008453B1 (ko) * | 1992-03-31 | 1995-07-31 | 삼성전자주식회사 | 내부전원전압 발생회로 |
| JP3732884B2 (ja) * | 1996-04-22 | 2006-01-11 | 株式会社ルネサステクノロジ | 内部電源電圧発生回路、内部電圧発生回路および半導体装置 |
| JP3814385B2 (ja) * | 1997-10-14 | 2006-08-30 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
-
1999
- 1999-09-01 KR KR1019990036855A patent/KR100323981B1/ko not_active Expired - Fee Related
-
2000
- 2000-02-23 US US09/511,848 patent/US6281745B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6281745B1 (en) | 2001-08-28 |
| KR100323981B1 (ko) | 2002-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0133942B1 (ko) | 반도체 집적 회로장치 | |
| KR100210556B1 (ko) | 전압 변동 방지를 위한 전압 회로 | |
| KR960009394B1 (ko) | 동적 임의 접근 메모리용 전원 회로 | |
| US7256644B2 (en) | Semiconductor circuit device having hierarchical power supply structure | |
| KR0155078B1 (ko) | 강전계용의 mos 회로를 갖춘 반도체 회로 | |
| KR19980071694A (ko) | 승압 회로 및 반도체 기억 장치 | |
| US5382847A (en) | Output buffer circuits including voltage compensation | |
| JPH05101658A (ja) | ダイナミツク型ランダムアクセスメモリ装置 | |
| JPH1173769A (ja) | 半導体装置 | |
| KR19980082461A (ko) | 반도체 메모리 소자의 전압 조정회로 | |
| US20190305760A1 (en) | Circuit for generating voltage | |
| JP2002373942A (ja) | 半導体集積回路 | |
| US8194476B2 (en) | Semiconductor memory device and method for operating the same | |
| US7479767B2 (en) | Power supply step-down circuit and semiconductor device | |
| KR100323981B1 (ko) | 반도체 메모리 장치의 내부전원전압 발생회로 | |
| KR100221799B1 (ko) | 모드설정회로와 모드설정장치 | |
| KR19990029191A (ko) | 저전압 동작 특성이 개선된 반도체 집적 회로 장치 | |
| JP3688572B2 (ja) | 半導体集積回路 | |
| KR100416792B1 (ko) | 반도체 메모리 장치 및 이 장치의 전압 발생방법 | |
| KR100230372B1 (ko) | 반도체 메모리 장치의 내부 전압 변환기 | |
| JP4746380B2 (ja) | チャージポンプ回路 | |
| US6759896B2 (en) | Semiconductor integrated circuit and semiconductor memory having a voltage step-down circuit stepping external power supply voltage down to internal power supply voltage | |
| KR100224666B1 (ko) | 반도체장치의 전원제어회로 | |
| KR100206603B1 (ko) | 반도체 메모리 장치의 데이타 출력 버퍼 | |
| KR100850276B1 (ko) | 반도체 장치에 적합한 내부전원전압 발생회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19990901 |
|
| PA0201 | Request for examination | ||
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20010531 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20020118 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20020128 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20020129 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20041209 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20051206 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20061221 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20080102 Start annual number: 7 End annual number: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20090102 Start annual number: 8 End annual number: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20100114 Start annual number: 9 End annual number: 9 |
|
| PR1001 | Payment of annual fee |
Payment date: 20110103 Start annual number: 10 End annual number: 10 |
|
| PR1001 | Payment of annual fee |
Payment date: 20111229 Start annual number: 11 End annual number: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20130102 Year of fee payment: 12 |
|
| PR1001 | Payment of annual fee |
Payment date: 20130102 Start annual number: 12 End annual number: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20140103 Year of fee payment: 13 |
|
| PR1001 | Payment of annual fee |
Payment date: 20140103 Start annual number: 13 End annual number: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20141231 Year of fee payment: 14 |
|
| PR1001 | Payment of annual fee |
Payment date: 20141231 Start annual number: 14 End annual number: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20160104 Year of fee payment: 15 |
|
| PR1001 | Payment of annual fee |
Payment date: 20160104 Start annual number: 15 End annual number: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20170102 Year of fee payment: 16 |
|
| PR1001 | Payment of annual fee |
Payment date: 20170102 Start annual number: 16 End annual number: 16 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20191108 |