KR960009394B1 - 동적 임의 접근 메모리용 전원 회로 - Google Patents

동적 임의 접근 메모리용 전원 회로 Download PDF

Info

Publication number
KR960009394B1
KR960009394B1 KR1019920019411A KR920019411A KR960009394B1 KR 960009394 B1 KR960009394 B1 KR 960009394B1 KR 1019920019411 A KR1019920019411 A KR 1019920019411A KR 920019411 A KR920019411 A KR 920019411A KR 960009394 B1 KR960009394 B1 KR 960009394B1
Authority
KR
South Korea
Prior art keywords
potential
power supply
circuit
transistor
source
Prior art date
Application number
KR1019920019411A
Other languages
English (en)
Other versions
KR930009209A (ko
Inventor
고지 가와따
다다히꼬 스기바야시
다까히로 하라
Original Assignee
니뽄 덴끼 가부시끼가이샤
세끼모또 다다히로
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP91-279387 priority Critical
Priority to JP3279387A priority patent/JP2697412B2/ja
Application filed by 니뽄 덴끼 가부시끼가이샤, 세끼모또 다다히로 filed Critical 니뽄 덴끼 가부시끼가이샤
Publication of KR930009209A publication Critical patent/KR930009209A/ko
Application granted granted Critical
Publication of KR960009394B1 publication Critical patent/KR960009394B1/ko

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K2217/00Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036Means reducing energy consumption

Abstract

내용없음

Description

동적 임의 접근 메모리용 전원 회로
제1도는 종래의 동적 RAM용 전원 회로의 한 실시예를 도시한 블럭도.
제2도는 본 발명에 따른 실시예의 동적 RAM용 전원 회로를 도시한 블럭도.
제3도는 제2도 블럭도에 의해 도시된 제1중간 전위 발생 회로를 도시한 상세 회로도.
제4도는 제2도 블럭도에 의해 도시된 제2중간 전위 발생 회로를 도시한 상세 회로도.
제5도는 제2도에 도시한 바와 같은 장치의 동작을 설명하는데 사용하기 위한 관련 신호 각각의 파형을 도시한 그래프.
* 도면의 주요부분에 대한 부호의 설명
1 : 전원 공급 탐지 회로 2 : 내부 전원 회로
3 : 제1중간 전위 발생 회로 4 : 제2중간 전위 발생 회로
발명의 배경
발명의 분야
본 발명은 동적 임의 접근 메모리(이하에서는 동적 RAM이라 한다)용 전원 회로에 관한 것이며, 특히 외부 전원 전위보다 낮은 내부 전원 전위를 발생시키는 내부 전원 회로와, 내부 전원 전위의 절반에 달하는 중간 전위를 발생시키는 회로를 구비하는 동적 RAM용 전원 회로에 관한 것이다.
종래 기술의 설명
동적 RAM의 실제 사용에 있어서, 그 고집적화에 따라 한 메모리 셀을 구성하는 콘덴서의 대향된 전극의 전위는 신뢰성 향상의 이유로 전원 전위와 접지 전위 사이의 중간 전위로 설정된다. 16M 비트의 동적 RAM에서는, 외부의 전원 전위보다 낮은 한 전원 전위를 발생시키기 위한 내부 전원 회로를 갖는 것이 이용될 수 있는 점까지 이르게 되었다. 이같은 장치에서는 외부 전원 전위는 통상 5V이나 내부 전원 전위는 3.3V로 내려간 이후 사용된다. 이와 관련해서 중간 전위는 3.3V의 내부 전원 전위와 접지 전위 사이의 중간 값인 1.65V로 설정된다.
제1도는 블록도로서 종래의 동적 RAM용의 전원 회로를 도시한 것이며, 이 회로는 상기에서 설명된 바와 같이 내부 전원 회로와 중간 전위 발생 회로를 갖는다.
내부 전원 회로(2)는 5V의 외부 전원 전위를 수신하며, 3.3V의 내부 전원 전위 VINT를 발생시킨다. 중간 전위 발생 회로(4a)는 내부 전원 전위 VINT를 수신하며 내부 전원 전위 VINT의 절반인 중간 전위 VH를 발생시킨다.
내부 전원 전위 VINT에 의해 구동되는 중간 전위 VH는 안정되 있으며 외부 전위 V의 어떠한 변환에도 영향을 받지 않게 되므로, 결국 중간 전위 VH가 공급되는 회로의 동작 마진(margin) 또는 허용 오차를 증가시키게 된다. 그러나, 전원이 투입될때는, 전위가 외부 전원 전위에 응답하여 상승하기 때문에 내부 전원 전위 VINT의 상승 시간에는 지연이 불가피하게 발생되어진다. 더구나, 중간 전위 발생 회로(4a)는 낮은 전위와 낮은 전력 소모로 동작하도록 설계되었기 때문에, 그에 따라 그 구동 능력이 작으므로 인해 중간 전위 VH가 사전설정된 전위에 도달하기까지는 일정한 시간이 소요되게 된다.
한편, 중간 전위 VH의 상승 시간에 대해서는, 그것이 외부 전원 전위 V의 상승이 있은 후 100㎲ 이내에 사용될 수 있어야 하는 필요조건이 부여된다. 이같은 필요조건을 만족시키기 위하여, 상응하는 구동 능력을 유지시키기에 충분히 큰 중간 전위 발생 회로(4a)가 필요하게 된다.
상기에서 설명된 종래의 동적 RAM용의 전원 회로에서는, 내부 전원 전위가 수신되고 난뒤 중간 전위 VH가 발생되므로, 전원이 투입된 후에 중간 전위 VH가 사전설정된 전위에 도달하기까지는 일정한 시간이 걸리게 된다. 이같은 시간을 좀더 짧게 하려는 시도는 결국 불가피하게 전류 소모를 증가시키게 될 것이다. 이러한 것들이 종래의 동적 RAM용 전원 회로에서의 문제점들로서 본 발명에 의해 해결되어야 할 것이다.
발명의 요약
따라서, 본 발명의 목적은 종래의 동적 RAM용 전원 회로에 존재하는 문제점들을 극복하는 것이며, 개선된 동적 RAM용 전원 회로를 제공하는 것으로서 전원이 공급된 뒤 중간 전위의 상승 시간이 짧아지고 이와 관련한 전류 소모가 작아지도록 하는 것이다.
본 발명에 따라, 동적 RAM용의 한 전원 회로가 제공되는데, 이는, 전원이 공급된 후 외부에서 공급되는 외부 전원 전위가 언제 사전설정된 전위에 도달되는지를 탐지하고, 그리고 제1 및 제2탐지 신호를 발생시키는 전원 공급(power-on) 탐지 회로 ; 외부 전원 전위를 수신하고, 외부 전원 전위보다 낮은 내부 전원 전위를 발생시키는 내부 전원 회로 ; 중간 전위 공급 노드에 대한 사전설정된 중간 전위 구동 능력을 갖는 제1중간 전위 발생 회로로서, 외부 전원 전위를 수신하고, 제1중간 전위를 발생하여 이를 중간 전위 공급 노드에 공급하며, 제1탐지 신호가 발생되고 제1중간 전위가 사전설정된 전위에 도달하는때 중간 전위 공급 노드로의 제1중간 전위 공급을 중단하고 중간 전위 발생 기능을 중단하는 제1중간 전위 발생 회로, 그리고 제1중간 전위 발생 회로보다 작은 중간 전위 구동 능력을 갖는 제2중간 전위 발생 회로로서, 내부 전원 전위를 수신하고, 제2중간 전위를 발생시키며, 제2탐지 신호가 발생되는때 제2중간 전위를 중간 전위 공급 노드에 공급하는 제2중간 전위 발생 회로를 포함한다.
이제까지 설명된 본 발명의 목적, 특징, 장점등은 첨부된 도면을 참조하여 설명되는 본 발명의 적합한 실시예에 대한 다음의 설명들로부터 명백해진다.
하기에서는 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
제2도는 본 발명에 따른 동적 RAM용 전원 회로의 한 실시예에 대한 블럭도이다.
본 발명의 동적 RAM용 전원 회로는 전원 공급 탐지 회로(1), 내부 전원 회로(2), 제1중간 전위 발생회로(3), 그리고 제2중간 전위 발생 회로(4)로 구성된다. 전원 공급 탐지 회로(1)는 외부 전원 회로가 켜진 뒤 외부 전원 전위 V가 언제 사전설정된 전위에 도달하는지를 탐지하고 탐지 신호 PONA와 PONB를 발생 시킨다. 내부 전원 회로(2)는 외부 전원 전위 Voc를 수신하며, 이같은 외부 전원 전위보다 낮은 전위의 내부 전원 전위 VINT를 발생시킨다. 중간 전위에 대한 큰 구동 능력을 갖는 제1중간 전위 발생 회로(3)는 외부 전원 전위 V와 기준 전압 VREF를 수신하며, 제1중간 전위 VH1을 발생시켜, 이를 중간 전위 공급 노드에 공급하며, 그리고 탐지 신호 PONA가 발생되고 제1중간 전위 VH1이 사전설정된 전위에 도달하는때 중간 전위 공급 노드로의 제1중간 전위 VH1의 공급을 중단시키며, 또한 제1중간 전위 VH1을 발생시키는 기능을 중단시킨다. 제2중간 전위 발생 회로(4)는 내부 전원 전위 VINT를 수신하며 제2중간 전위 VH2를 발생시키고, 그리고 탐지 신호 PONB가 발생되는때 중간 전위에 대한 구동 능력이 제1중간 전위 발생 회로(3)의 구동 능력보다는 작은 중간 전위 공급 노드로 제2중간 전위 VH2를 공급한다.
다음에는, 제1 및 제2중간 전위 발생 회로(3)(4)의 상세한 회로도가 제3도와 제4도에 관련하여 설명된다.
제1중간 전위 발생 회로(3)는 한 차동 증폭기 회로로 되어 있으며, 이 회로는 한 게이트가 중간 전위 공급 노드에 연결되 있는 제1트랜지스터 Q1, 한 게이트가 내부 기준 전압 VR1을 수신하고 한 소스(source)가 제1트랜지스터 Q1의 소스에 연결되 있는 제2트랜지스터 Q2, 제1 및 제2트랜지스터 Q1, Q2의 드레인들과 외부 전원 전위 V가 공급되는 한 노드 사이에 연결된 전류-미러(current-mirror) 구조의 한 부하회로인 트랜지스터 Q4와 Q5, 그리고 회로의 작동을 제어하기 위한 트랜지스터 Q3를 포함한다.
차동 증폭기 회로 제2트랜지스터 Q2의 드레인으로부터 제1중간 전위를 출력시킨다. 제1중간 전위 발생 회로(3)는 기준 전압 VREF로부터 내부 기준 전압 VR1을 발생시키기 위한 트랜지스터 Q6와, 저항기 R1, R2를 포함하며 ; NOR 게이트 NR1, 인버터 IV1, IV2, 그리고 트랜지스터 Q7∼Q9을 포함하여 탐지 신호 PONA와 트랜지스터 Q2 드레인에서의 전위를 기초로 해서 중간 전위 공급 노드로의 중간 전위 VH1의 공급 및 중단을 제어하게 된다. 외부에서 제1중간 전위 발생 회로(3)로 공급된 기준 전압 VREF는 외부 전원 전위 V로부터 발생된다.
제2중간 전위 발생 회로(4)는 그 한 단부에서 내부 전원 전위 VINT를 수신하는 저항기(3) ; 접지된 한 단부를 갖는 저항기(4) ; 소스가 저항기(R3)의 다른 단부에 연결되 있으며 게이트가 제2중간 전위를 수신하는 트랜지스터 Q10 ; 소스가 저항기 R4의 다른 단부에 연결되 있으며 게이트가 제2중간 전위를 수신하는 트랜지스터 Q13 ; 게이트와 드레인이 공통으로 트랜지스터 Q10의 드레인에 연결되 있는 트랜지스터 Q11 ; 게이트와 드레인이 공통으로 트랜지스터 Q13의 드레인에 연결되고, 소스가 트랜지스터 Q11의 소스에 연결되 있는 트랜지스터 Q12 ; 드레인이 내부 전원 전위 VINT를 수신하고, 게이트가 트랜지스터 Q11의 게이트에 연결되며, 그리고 소스가 제2중간 전위를 출력시키는 트랜지스터 Q14 ; 소스가 접지되어 있고, 게이트가 트랜지스터 Q12의 게이트에 연결되며, 그리고 드레인이 트랜지스터 Q14의 소스에 연결되는 트랜지스터 Q15 ; 그리고 게이트가 탐지 신호 PONB를 수신하고, 중간 전위 공급 노드로의 제2중간 전위의 공급 및 중단을 제어하는 트랜지스터 Q16를 포함한다.
이제, 이같은 실시예에 따른 회로의 동작이 설명된다.
제5도는 이같은 실시예 회로의 동작을 설명하기 위한 여러가지 신호의 파형을 도시한 것이다.
전원 공급 탐지 회로(1)는 외부 전원 전위 V가 언제 5V에 도달하는지를 탐지하며, 그 전위가 외부 전원 전위 V로부터 접지 전위로 변화하는 탐지 신호 PONA와 그 전위가 접지 전위로부터 외부 전원 전위 V로 변화하는 탐지 신호 PONB를 발생시킨다.
전원이 공급된 후 탐지 신호 PONA가 외부 전원 전위 V크기에 따라 상승하여, 외부 전원 전위 V의 5V로 안정되는 기간동안, 트랜지스터 Q3, Q9는 ON(전도상태)이 되고, 트랜지스터 Q7은 OFF가 되어 트랜지스터 Q1∼Q5로 구성되 있는 차동 증폭기가 동작하게 되며, 제1중간 전위 VH1이 트랜지스터 Q8과 Q9를 통해서 중간 전위 공급 노드로 공급된다.
제1중간 전위 VH1은, 중간 전위 공급 노드가 차동 증폭기 회로와 트랜지스터 Q8에 의해 구동되고 제1중간 전위가 외부 전원 전위 V로부터 발생되기 때문에, 큰 구동 능력을 갖게 되며 외부 전원 전위 V의 상승과 관련하여 지연이 거의 없게 된다. 따라서, 중간 전위 공급 노드에서의 중간 전위 VH1상승은 빠르다.
탐지 신호 PONA가 접지 전위가 되고 동시에 탐지 신호 PONB가 외부 전원 전위 Voc가 되는때가 되면, 제1 중간 전위 VH1뿐 아니라 제2중간 전위 VH가 사전설정된 레벨(1.65V)에 도달하게 된다.
따라서, 트랜지스터 Q3, Q9가 OFF 상태가 되고 트랜지스터 Q7은 ON 상태로 되어, 제1중간 전위 발생회로(3)로부터 중간 전위 공급 노드로의 중간 전위 VH1의 공급이 중단되며, VH1에 대한 중간 전위 발생 기능 또한 중단된다. 동시에, 트랜지스터 Q16이 ON 상태가 되고, 제1중간 전위 VH1대신에 제2중간 전위 VH2가 제2중간 전위 발생 회로(4)로부터 중간 전위 공급 노드로 공급된다. 제2중간 전위 발생 회로(4)는 저항-분할(resistor-divided)형이므로 여기서 소모되는 전류는 작게 된다.
상기에서 설명되는 방식으로, 구동 능력이 큰 제1중간 전위 발생 회로(3)는, 외부 전원 전위 V가 도달되어 5V의 사전설정된 전압으로 고정되기까지 제1중간 전위 발생 회로(3)에 의해서 제1중간 전위 VH1을 공급하며, 이는 결국 중간 전위 공급 노드에서 중간 전위가 빠르게 상승하도록 한다.
외부 전원 전위 V가 고정되고 제2중간 전위 VH2가 사전설정된 전위에 도달한 후, 제1중간 전위 발생회로(3)의 중간 전위 발생 기능이 중단되고 제2중간 전위 VH2는 전류 소비가 적은 제2중간 전위 발생 회로(4)로부터 공급되어 그에 따라 회로에서의 전체 전류 소모를 줄이게 된다.
이같은 실시예에서, 탐지 신호 PONA, PONB는 단지 외부 전원 전위 V만의 탐지에 의해서 발생되지만, 탐지 신호 PONA, PONB가 각각 사전에 정해진 소정의 전위에 도달한 외부 전원 전위 V와 내부 전원 전위 VINT모두의 탐지에 의해서 발생되는 장치를 제공하는 것 역시 가능하다. 이같은 경우, 내부 전원 전위 VINT는 제2도의 점선으로 도시된 바와 같이 전원 공급 탐지 회로(1)내로 입력된다. 이같은 장치는 제1중간 전위 VH1으로부터 제2중간 전위 VH2로의 안정된 전환을 보장하게 된다.
동적 RAM에서, 중간 전위가 공급되기 위한 노드는 하나의 노드로 제한되지 아니하며, 프리차지 회로 및 메모리 콘덴서 소자의 대향된 전극의 경우와 같이 여러개의 노드가 될 수도 있다. 그와 같은 경우, 여러개의 중간 전위는 서로간에 어느정도 높거나 낮은 다양한 크기를 가질 수 있기 때문에, 상기에서 설명된 바와 같이 다수개의 제1 및 제2중간 전위 발생 회로가 제공될 수 있으며 그에 따라 각각의 회로에 개별적으로 적합한 중간 전위를 공급할 수 있도록 한다.
상기에서 설명된 바와 같이, 본 발명에 따른 장치는, 사전설정된 레벨에 도달한 외부 전원 전위를 탐지하자 마자 탐지 신호를 발생시키는 전원 공급 탐지 회로와, 큰 구동 능력을 가지며 외부 전원 전위로부터 중간 전위를 발생시키는 제1중간 전위 발생 회로를 포함한다. 전원이 공급되는 때로부터 탐지 신호가 발생되는 때까지, 제1중간 전위 발생 회로는 사전설정된 노드로 중간 전위를 공급하며, 탐지 신호를 발생한 후에는, 내부 전원 전위로부터 제2중간 전위를 발생시키는 제2중간 전위 발생 회로가 상기 설명된 노드로 중간 전위를 공급하고, 또한 제1중간 전위 발생 회로의 중간 전위 발생 기능을 중단시킨다. 이같은 장치로서, 전원이 공급된 후 상기 언급된 노드에서의 중간 전위 상승 시간을 줄이는 것이 가능하고 회로 전체의 전류 소모를 줄이는 것이 가능하게 된다.
본 발명의 적합한 실시예가 설명되었으나 명세서에서 사용된 용어는 본원 발명을 설명하기 위한 것이며, 본 발명의 범위 및 사상의 범위내에서 첨부된 청구범위 취지에 따라 실시의 변경이 가능한 것이다.

Claims (11)

  1. 동적 RAM용 전원 회로에 있어서, 전원이 공급된 후 외부에서 공급되는 외부 전원 전위(V)가 언제 사전설정된 전위에 도달되는지를 탐지하여, 제1 및 제2탐지 신호(PONA, PONB)를 발생시키는 전원 공급(power-on) 탐지 회로(1) ; 외부 전원 전위(V)를 수신하고, 외부 전원 전위보다 낮은 내부 전원 전위(VINT)를 발생시키는 내부 전원 회로(2) ; 상기 외부 전원 전위(V)를 수신하고 제1중간 전위(VH1)를 발생하여 이를 중간 전위 공급 노드에 공급하는 제1중간 전위 발생 회로(3)로서, 상기 제1탐지 신호(PONA)가 발생되고 상기 제1중간 전위(VH1)가 사전설정된 전위에 도달하는때 상기 중간 전위 공급 노드로의 상기 제1중간 전위(VH1) 공급을 중단하고, 제1중간 전위 발생 회로의 동작을 중단하며, 상기 중간 전위 공급 노드에 대한 사전설정된 중간 전위 구동 능력을 갖는 상기 제1중간 전위 발생 회로(3) ; 및 상기 내부 전원 전위(VINT)를 수신하고 제2중간 전위(VH2)를 발생시키는 제2중간 전위 발생 회로(4)로서, 상기 제2탐지 신호(PONB)가 발생되는때 상기 제2중간 전위(VH2)를 상기 중간 전위 공급 노드에 공급하고, 상기 제1중간 전위 발생 회로(3)의 구동 능력보다는 작은 중간 전위 구동 능력을 갖는 상기 제2중간 전위 발생 회로(4)를 구비하는 동적 RAM용 전원 회로.
  2. 제1항에 있어서, 상기 제1중간 전위 발생 회로(3)는, 게이트가 상기 중간 전위 공급 노드에 연결된 제1트랜지스터(Q1), 게이트가 기준 전압(VRI)을 수신하고 소스가 상기 제1트랜지스터(Q1)의 소스에 연결되 있는 제2트랜지스터(Q2), 드레인이 상기 제1 및 제2트랜지스터의 공통 소스에 연결되 있고 소스가 접지되 있는 제3트랜지스터(Q3), 게이트와 드레인이 상기 제1트랜지스터의 드레인에 연결되 있고 소스가 상기 외부 전원 전위가 입력되는 노드에 연결되는 제4트랜지스터(Q4), 및 게이트가 상기 제4트랜지스터의 게이트에 연결되고 드레인이 상기 제2트랜지스터의 드레인에 연결되며 소스가 상기 외부 전원 전위가 입력되는 노드에 연결되는 제5트랜지스터를 포함하는 차동 증폭기 회로를 구비하며 ; 상기 제5트랜지스터는 제4트랜지스터와 함께 상기 제1 및 제2트랜지스터(Q1,Q2)에 대한 전류-미러형 부하 회로를 형성하고 ; 상기 제1중간 전위(VH1)는 상기 제2 및 제5트랜지스터의 공통 연결 노드로부터 출력되는 동적 RAM용 전원 회로.
  3. 제2항에 있어서, 상기 제1 내지 제3트랜지스터(Q1-Q3)는 N-채널 MOS 트랜지스터이고, 상기 제4 및 제5트랜지스터(Q4,Q5)는 P-채널 MOS 트랜지스터인 동적 RAM용 전원 회로.
  4. 제2항에 있어서, 상기 제1중간 전위 발생 회로(3)는 전원 공급 탐지 회로(1)로부터의 상기 제1탐지 신호(PONA)에 따라 상기 중간 전위 공급 노드로의 상기 제1중간 전위(VH1)의 공급을 제어하는 제어회로(Q7-Q9,NR1,IV1,IV2)를 구비하는 동적 RAM용 전원 회로.
  5. 제2항에 있어서, 상기 제1중간 전위 발생 회로(3)는 상기 외부 전원 전위(V)로부터 상기 기준 전압(VRI)을 발생시키는 기준 전압 발생 회로(Q6,R1,R2)를 더 구비하는 동적 RAM용 전원 회로.
  6. 제1항에 있어서, 상기 전원 공급 탐지 회로(1)는 또한 상기 내부 전원 회로(2)로부터 상기 내부 전원 전위(VINT)를 수신하고, 상기 내부 전원 전위가 사전설정된 전위에 도달하는때를 탐지하는때 상기 제2탐지 신호(PONB)를 발생시키는 동적 RAM용 전원 회로.
  7. 제1항에 있어서, 서로 다른 다수의 제1중간 전위(VHI)들을 발생시키는 다수의 제1중간 전위 발생 회로(3)들과 서로 다른 다수의 제2중간 전위(VH2)들을 발생시키는 다수위 제2중간 전위 발생 회로(4)들이 동적 RAM에 제공되는 동적 RAM용 전원 회로.
  8. 제1항에 있어서, 상기 제2중간 전위 발생 회로(4)는 그 한 단부에서 상기 내부 전원 전위(VINT)를 수신하는 제1저항기(R3), 한 단부가 접지된 제2저항기(R4), 소스가 상기 제1저항기(R3)의 다른 단부에 연결되고 게이트가 상기 제2중간 전위(VH2)를 수신하는 제1트랜지스터(Q10), 소스가 상기 제2저항기(R4)의 다른 단부에 연결되고 게이트가 상기 제2중간 전위를 수신하는 제2트랜지스터(Q13), 게이트와 드레인이 상기 제1트랜지스터(Q10)의 드레인에 공통으로 연결되는 제3트랜지스터(Q11), 소스가 상기 제3트랜지스터(Q11)의 소스에 연결되고 게이트와 드레인이 상기 제2트랜지스터(Q13)의 드레인에 공통으로 연결되는 제4트랜지스터(Q12), 드레인이 상기 내부 전원 전위(VINT)를 수신하고 게이트가 제3트랜지스터(Q11)의 게이트에 연결되는 제5트랜지스터(Q14), 및 소스가 접지되며 게이트가 상기 제4트랜지스터(Q12)의 게이트에 연결되고 드레인이 상기 제5트랜지스터(Q14)의 소스에 연결되는 제6트랜지스터(Q15)를 구비하며 ; 상기 제2중간 전위(VH2)는 상기 제5트랜지스터(Q14)의 소스와 상기 제6트랜지스터(Q15)의 드레인 사이의 연결 노드로부터 출력되는 동적 RAM용 전원 회로.
  9. 제8항에 있어서, 상기 제1 및 제4트랜지스터(Q10,Q12)는 P-채널 MOS 트랜지스터이고, 제2, 제3, 제5 및 제6트랜지스터는 N채널 MOS 트랜지스터인 동적 RAM용 전원 회로.
  10. 제8항에 있어서, 상기 제2중간 전위 발생 회로(4)는 상기 전원 공급 탐지 회로(1)로부터의 상기 제2탐지 신호(PONB)에 따라 상기 중간 전위 공급 노드로의 상기 제2중간 전위(VH2)의 공급을 제어하는 제어회로(Q16)를 더 구비하는 동적 RAM용 전원 회로.
  11. 제10항에 있어서, 상기 제어 회로는, 드레인이 상기 제5트랜지스터(Q14)의 소스와 상기 제6트랜지스터(Q15) 드레인 사이의 연결 노드에 연결되고 게이트가 상기 제2탐지 신호(PONB)를 수신하며, 소스가 상기 중간 전위 공급 노드에 연결되는 N-채널 MOS 트랜지스터(Q16)을 포함하는 동적 RAM용 전원 회로.
KR1019920019411A 1991-10-25 1992-10-22 동적 임의 접근 메모리용 전원 회로 KR960009394B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP91-279387 1991-10-25
JP3279387A JP2697412B2 (ja) 1991-10-25 1991-10-25 ダイナミックram

Publications (2)

Publication Number Publication Date
KR930009209A KR930009209A (ko) 1993-05-22
KR960009394B1 true KR960009394B1 (ko) 1996-07-18

Family

ID=17610430

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920019411A KR960009394B1 (ko) 1991-10-25 1992-10-22 동적 임의 접근 메모리용 전원 회로

Country Status (3)

Country Link
US (1) US5319601A (ko)
JP (1) JP2697412B2 (ko)
KR (1) KR960009394B1 (ko)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2699755B1 (fr) * 1992-12-22 1995-03-10 Sgs Thomson Microelectronics Circuit de démarrage et de sécurité contre les coupures d'alimentation, pour circuit intégré.
US5701090A (en) * 1994-11-15 1997-12-23 Mitsubishi Denki Kabushiki Kaisha Data output circuit with reduced output noise
US5612892A (en) * 1993-12-16 1997-03-18 Intel Corporation Method and structure for improving power consumption on a component while maintaining high operating frequency
KR970010284B1 (en) * 1993-12-18 1997-06-23 Samsung Electronics Co Ltd Internal voltage generator of semiconductor integrated circuit
US5497112A (en) * 1994-07-12 1996-03-05 General Instrument Corporation Of Delaware Power-out reset system
JPH08221984A (ja) * 1995-02-17 1996-08-30 Nec Corp 半導体記憶回路
JP3650186B2 (ja) * 1995-11-28 2005-05-18 株式会社ルネサステクノロジ 半導体装置および比較回路
KR100383254B1 (ko) * 1995-12-29 2003-08-14 고려화학 주식회사 오닉스 마블 제조용 비닐에스테르 수지의 제조방법
JP3938410B2 (ja) * 1996-04-16 2007-06-27 三菱電機株式会社 半導体集積回路
US5892394A (en) * 1996-07-19 1999-04-06 Holtek Microelectronics Inc. Intelligent bias voltage generating circuit
US6198339B1 (en) 1996-09-17 2001-03-06 International Business Machines Corporation CVF current reference with standby mode
KR100383253B1 (ko) * 1997-12-31 2003-08-14 고려화학 주식회사 F.r.p 절연봉 인발성형용 비닐에스테르 수지와 이를 이용한인발성형품의 제조방법
US6094395A (en) * 1998-03-27 2000-07-25 Infineon Technologies North America Corp. Arrangement for controlling voltage generators in multi-voltage generator chips such as DRAMs
JPH11288588A (ja) 1998-04-02 1999-10-19 Mitsubishi Electric Corp 半導体回路装置
US6112306A (en) * 1998-10-06 2000-08-29 Intel Corporation Self-synchronizing method and apparatus for exiting dynamic random access memory from a low power state
KR100283906B1 (ko) * 1998-10-31 2001-03-02 김영환 반도체 메모리의 초기 안정화 신호 발생 회로
JP2000339958A (ja) 1999-05-25 2000-12-08 Toshiba Corp 半導体集積回路
US6457095B1 (en) 1999-12-13 2002-09-24 Intel Corporation Method and apparatus for synchronizing dynamic random access memory exiting from a low power state
JP2001210076A (ja) 2000-01-27 2001-08-03 Fujitsu Ltd 半導体集積回路および半導体集積回路の内部電源電圧発生方法
KR100762842B1 (ko) * 2001-10-23 2007-10-08 매그나칩 반도체 유한회사 반도체 메모리 장치의 초기화 시스템
US7127631B2 (en) 2002-03-28 2006-10-24 Advanced Analogic Technologies, Inc. Single wire serial interface utilizing count of encoded clock pulses with reset
ITMI20021901A1 (it) * 2002-09-06 2004-03-07 Atmel Corp Sistema di controllo di inserzione di potenza per un convertitore in riduzione di tensione
JP4719425B2 (ja) * 2004-03-19 2011-07-06 ウインボンド エレクトロニクス コーポレイションWinbond Electronics Corp. 二段階内部電圧生成回路及び方法
KR100648278B1 (ko) * 2004-11-05 2006-11-23 삼성전자주식회사 벌크 라인 전압에 따른 프로그램 실행 구간의서스펜드/리쥼 기능을 갖는 불 휘발성 메모리 장치 및그것의 프로그램 방법
US7366931B2 (en) * 2004-12-30 2008-04-29 Intel Corporation Memory modules that receive clock information and are placed in a low power state
JP2006252721A (ja) * 2005-03-14 2006-09-21 Elpida Memory Inc オーバードライブ期間制御装置およびオーバードライブ期間決定方法
JP2009087398A (ja) * 2007-09-27 2009-04-23 Toshiba Corp 電源回路
FR2943866B1 (fr) * 2009-03-24 2011-04-01 Dolphin Integration Sa FOOD CIRCUIT FOR SLEEP MODE
US8194491B2 (en) * 2010-03-22 2012-06-05 Elite Semiconductor Memory Technology Inc. Power-up circuit
JP5539776B2 (ja) * 2010-03-31 2014-07-02 スパンション エルエルシー 半導体集積回路
US8987934B2 (en) * 2011-11-09 2015-03-24 Nxp B.V. Power supply with extended minimum voltage output
KR20140124093A (ko) * 2013-04-16 2014-10-24 에스케이하이닉스 주식회사 반도체 장치
US8829944B1 (en) 2013-09-30 2014-09-09 Lattice Semiconductor Corporation Dynamic power supply switching for clocking signals
WO2015056041A1 (en) 2013-10-18 2015-04-23 Freescale Semiconductor, Inc. Voltage supply circuit with an auxiliary voltage supply unit and method for starting up electronic circuitry
US10672453B2 (en) * 2017-12-22 2020-06-02 Nanya Technology Corporation Voltage system providing pump voltage for memory device and method for operating the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5197033A (en) * 1986-07-18 1993-03-23 Hitachi, Ltd. Semiconductor device incorporating internal power supply for compensating for deviation in operating condition and fabrication process conditions
US5086238A (en) * 1985-07-22 1992-02-04 Hitachi, Ltd. Semiconductor supply incorporating internal power supply for compensating for deviation in operating condition and fabrication process conditions
JPH0770216B2 (ja) * 1985-11-22 1995-07-31 日立超エル・エス・アイ・エンジニアリング株式会社 半導体集積回路
US5087850A (en) * 1989-04-19 1992-02-11 Olympus Optical Co., Ltd. Ultrasonic transducer apparatus
US5063304B1 (ko) * 1990-04-27 1993-02-23 Iyengar Narasimhan

Also Published As

Publication number Publication date
JPH05120873A (ja) 1993-05-18
JP2697412B2 (ja) 1998-01-14
KR930009209A (ko) 1993-05-22
US5319601A (en) 1994-06-07

Similar Documents

Publication Publication Date Title
US5337284A (en) High voltage generator having a self-timed clock circuit and charge pump, and a method therefor
US6901012B2 (en) Semiconductor memory device having a power-on reset circuit
KR100231951B1 (ko) 반도체 집적회로
KR100301368B1 (ko) 파워온리셋회로
KR100543659B1 (ko) 내부전압 생성용 액티브 드라이버
US6492850B2 (en) Semiconductor integrated circuit and method for generating internal supply voltage in semiconductor integrated circuit
KR960011206B1 (ko) 반도체메모리장치의 워드라인구동회로
KR0123849B1 (ko) 반도체 디바이스의 내부 전압발생기
JP3510335B2 (ja) 半導体記憶装置、内部電源電圧発生回路、内部高電圧発生回路、中間電圧発生回路、定電流源、および基準電圧発生回路
US6058063A (en) Integrated circuit memory devices having reduced power consumption requirements during standby mode operation
US5534804A (en) CMOS power-on reset circuit using hysteresis
KR0166402B1 (ko) 반도체 집적회로
US5164621A (en) Delay device including generator compensating for power supply fluctuations
US6489796B2 (en) Semiconductor device provided with boost circuit consuming less current
US5694072A (en) Programmable substrate bias generator with current-mirrored differential comparator and isolated bulk-node sensing transistor for bias voltage control
KR100210556B1 (ko) 전압 변동 방지를 위한 전압 회로
US6225855B1 (en) Reference voltage generation circuit using source followers
US5430682A (en) Semiconductor integrated circuit device having internal step-down power voltage generator with auxiliary current path for keeping step-down power voltage constant
US5442277A (en) Internal power supply circuit for generating internal power supply potential by lowering external power supply potential
US6809573B2 (en) Circuit for generating high voltage
JP3759758B2 (ja) 半導体記憶装置
US4961167A (en) Substrate bias generator in a dynamic random access memory with auto/self refresh functions and a method of generating a substrate bias therein
US6717460B2 (en) Semiconductor device
US5396114A (en) Circuit for generating substrate voltage and pumped-up voltage with a single oscillator
US7439798B2 (en) Regulator circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120621

Year of fee payment: 17

EXPY Expiration of term