KR930009209A - 동적 등호출 기억장치용 전원회로 - Google Patents

동적 등호출 기억장치용 전원회로 Download PDF

Info

Publication number
KR930009209A
KR930009209A KR1019920019411A KR920019411A KR930009209A KR 930009209 A KR930009209 A KR 930009209A KR 1019920019411 A KR1019920019411 A KR 1019920019411A KR 920019411 A KR920019411 A KR 920019411A KR 930009209 A KR930009209 A KR 930009209A
Authority
KR
South Korea
Prior art keywords
potential
intermediate potential
transistor
circuit
power supply
Prior art date
Application number
KR1019920019411A
Other languages
English (en)
Other versions
KR960009394B1 (ko
Inventor
고지 가와따
다다히꼬 스기바야시
다까히로 하라
Original Assignee
세끼모또 다다히로
니뽄덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼모또 다다히로, 니뽄덴끼 가부시끼가이샤 filed Critical 세끼모또 다다히로
Publication of KR930009209A publication Critical patent/KR930009209A/ko
Application granted granted Critical
Publication of KR960009394B1 publication Critical patent/KR960009394B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)

Abstract

RAM용 전원 회로는 외부 전원 전위(VCC)가 언제 예정된 전위에 도달하는가를 탐지하고 그리고 제1 및 제2탐지신호(PONA,PONB)를 발생시키는 전원(power-on)탐지회로, 그리고 내부 전원전위(VINT)를 발생시키는 내부 전원 회로(2)를 갖는다. 전원회로는 외부전원전위(VCC)로부터 제1중간전위(VH1)를 발생시키며 이것을 중간전위 공급 노드로 공급하고, 제1탐지 신호(PONA)가 발생되고, 제1중간전위(VH1)이 예정된 전위(VH1)에 도달할 때 중간전위 공급 노드로 제1중간전위(VH1)의 공급을 중단하며 중간 전위 발생 기능을 중단시키는 제1중간 전위 발생 회로(3), 그리고 내부 전원전위(VINT)로부터 제2중간전위(VH2)를 발생시키고 제2탐지신호(PONB)가 발생되는때 중간 전위 공급 노드로 제2중간전위(VH2)를 공급하는 제2중간 전위 발생 회로(4)를 더 포함한다. 제1중간 전위 발생 회로는 구동 능력이 제2중간 전위 발생 회로의 구동 능력보다 크다. 이에 따라 전원이 켜진 뒤 중간 전위의 상승 시간을 줄이는 것이 가능하게 되며 전체 전류 소모를 줄이는 것이 가능하게 된다.

Description

동적 등호출 기억장치용 전원회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 동적 RMA 용 종래 전원 회로의 한 실시예를 도시한 블록도표
제2도는 본 발명에 따른 실시예의 동적 RAM용 전원 회로를 도시한 블록도표
제3도는 제2도의 블록에 의해 도시된 제1중간 전위 발생 회로를 도시한 상세한 회로도
제4도는 제2도의 블록에 의해 도시된 제2중간 전위 발생 회로를 도시한 상세한 회로도
제5도는 제2도에서 도시한 바와 같은 장치의 동작을 설명하는데 사용하기 위한 관련된 신호 각각의 파형을 도시한 그래프

Claims (12)

  1. 전원이 켜진뒤에 외부에서 공급되는 외부 전원 전위(Vcc)가 언제 예정된 전위에 도달하는가를 탐지하고 그리고 제1 및 제2탐지신호(PONA,PONB)를 발생시키는 전원(power-on)탐지회로(1), 외부 전원 전위(Vcc)를 수신하고 외부 전원 전위보다 낮은 내부 전원전위(VINT)를 발생시키는 내부 전원 회로(2). 외부전원전위(Vcc)를 수신하고 제1중간전위(VH1)를 발생시키며 그리고 이들 중간전위 공급 노드로 공급하며, 제1탐지 신호(PONA)가 발생되고, 제1중간전위(VH1)가 예정된 전위에 도달할 때 중간전위 공급 노드로 제1중간전위(VH1)의 공급을 중단하고 중간 전위 발생 기능을 중단하며, 중간 전위 공급 노드를 위한 예정된 중간 전위 구동 능력을 갖는 제1중간 전위 발생 회로(3), 그리고 내부 전원전위(VINT)를 수신하고 제2중간전위(VH2)를 발생시키며 그리고, 제2탐지신호(PONB)가 발생되는때 제2중간전위(VH2)를 중간 전위 공급 노드로 공급하고, 제1중간 전위 발생 회로(3)의 구동 능력보다는 작은 중간 전위 구동 능력을 갖는 제2중간 전위 발생 회로(4)를 더 포함하는 동적 RAM용 전원 회로.
  2. 제1항에 있어서, 제1중간 전위 발생 회로(3)가 게이트가 상기 중간 전위 공급 노드에 연결된 제1트랜지스터(Q1), 게이트가 한 기준전압(VRI)을 수신하고 소스가 제1트랜지스터(Q1)에 연결되어 있는 제2트랜지스터(Q2), 트레인이 제1 및 제2트랜지스터의 공동소스에 연결되어 있고 소스가 접지되 있는 제3트랜지스터(Q3), 게이트와 드레인이 상기 제1트랜지스터의 드레인에 연결돼있고 소스가 상기 외부 전원 전위가 이어지는 한 노드에 연결되어 있는 제4트랜지스터(Q4), 그리고 게이트가 상기 제4트랜지스터에 연결되고 드레인이 상기 제2트랜지스터에 연결되며 소스가 상기 외부 전원 전위가 이어지는 한 노드로 연결되는 제5트랜지스터를 포함하여, 상기 제5트랜지스터가 제4트랜지스터와 함께 상기 제1 및 제2트랜지스터(Q1,Q2)를 위한 전류-거울 타입의 부하회로를 형성시키고, 그리고 상기 제1중간 전위(VH1)가 상기 제2 및 5트랜지스터의 한 공동 연결 노드로부터 이어지게 되는 동적 RAM용 전원 회로.
  3. 제2항에 있어서, 상기 제1에서 제3까지의 트랜지스터(Q1-Q3)가 N-채널 MOS 트랜지스터이고, 그리고 상기 제4 및 제5트랜지스터(Q4,Q5)가 P-채널 MOS 트랜지스터인 동적 RAM용 전원 회로.
  4. 제2항에 있어서, 제1중간 전위 발생 회로(3)가 전위 탐지 신호(1)로부터의 제1탐지 신호(PONA)에 따라 중간 전위 공급 노드로의 제1중간 전원 전위(VH1)의 공급을 제어하는 한 제어회로(Q7-Q9,NR1,IV1,IV2)를 포함하는 동적 RAM용 전원 회로.
  5. 제2항에 있어서, 제1중간 전위 발생 회로(3)가 외부 전원 전위(Vcc)로부터 기준전압(VRI)을 발생시키는 기준전압 발생회로(Q6,R1,R2)를 더 포함하는 동적 RAM용 전원 회로.
  6. 제1항에 있어서, 전원 탐지 회로(1)가 또한 내부 전원 회로(1)로부터 내부 전원전위(VINT)를 수신하고, 상기 내부 전원전위가 예정된 전위에 도달할 때를 탐지하는 제2탐지신호(PONB)를 발생시키는 동적 RAM용 전원 회로.
  7. 제1항에 있어서, 서로다른 다수의 제1중간전위(VH1)들을 발생시키기 위해 다수의 제1중간 전위 발생 회로(3)들과 서로다른 다수의 제2중간전위(VH2)들을 발생시키기 위해 다수의 제2중간 전위 발생 회로들이 동적 RAM을 위해 제공되는 동적 RAM용 전원 회로.
  8. 제1항에 있어서, 상기 제2중간 전위 발생 회로(4)가 일측단에서 내부 전원전위(VINT)를 수신하는 제1저항기(R3), 일측단이 접지된 제2저항기(R4), 소스가 상기 제1저항기(R3)의 타측단에 연결되고 게이트가 상기 제2중간전위(VH2)를 수신하는 제1트랜지스터(Q10), 그리고 소스가 상기 제2저항기(R4)의 타측단에 연결되고 게이트가 상기 제2중간전위를 수신하는 제2트랜지스터(Q13), 게이트와 드레인이 상기 제1트랜지스터(Q10)의 드레인에 공동으로 연결되는 제3트랜지스터, 소스가 상기 제3트랜지스터(Q11)의 소스에 연결되고 게이트와 드레인의 제2트랜지스터(Q12)의 드레인에 공동으로 연결되는 제4트랜지스터(Q12), 드레인이 상기 내부 전원전위(VINT)를 수신하고 게이트가 제3트랜지스터(Q11)의 게이트에 연결되는 제5트랜지스터(Q14), 그리고 소스가 접지되며 게이트가 제4트랜지스터(Q12)의 게이트에 연결되고 드레인이 제5트랜지스터(Q14)의 소스에 연결되며 상기 제2중간전위(VH2)가 제5트랜지스터(Q14)와 제6트랜지스터(Q15)의 드레인 사이 한 연결 노드로부터 이어지도록 된 제6트랜지스터(Q15)를 포함하는 동적 RAM용 전원 회로.
  9. 제8항에 있어서, 제1 및 제4 트랜지스터(Q10,Q12)가 P-채널 MOS 트랜지스터이고, 제2, 제3, 제5 및 제6트랜지스터(Q4,Q5)가 N 채널 MOS 트랜지스터인 동적 RAM용 전원 회로.
  10. 제8항에 있어서, 제2중간 전위 발생 회로(4)가 전위 탐지 신호(1)로부터의 제2탐지 신호(PONB)에 따라 중간 전위 공급 노드로의 제2중간 전원 전위(VH2)의 공급을 제어하는 한 제어회로(R16)를 더 포함하는 동적 RAM용 전원 회로.
  11. 제10항에 있어서, 상기 제어 회로가 드레인이 제5트랜지스터(Q14)의 소소와 제6트랜지스터(Q15) 드레인 사이의 연결 노드에 연결되고 게이트가 제2탐지 신호(PONB)를 수신하며, 그리고 소스가 중간 전위 공급 노드에 연결되는 N 채널 MOS 트랜지스터(Q16)을 포함하는 동적 RAM용 전원 회로.
  12. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920019411A 1991-10-25 1992-10-22 동적 임의 접근 메모리용 전원 회로 KR960009394B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP3279387A JP2697412B2 (ja) 1991-10-25 1991-10-25 ダイナミックｒａｍ
JP91-279387 1991-10-25

Publications (2)

Publication Number Publication Date
KR930009209A true KR930009209A (ko) 1993-05-22
KR960009394B1 KR960009394B1 (ko) 1996-07-18

Family

ID=17610430

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920019411A KR960009394B1 (ko) 1991-10-25 1992-10-22 동적 임의 접근 메모리용 전원 회로

Country Status (3)

Country Link
US (1) US5319601A (ko)
JP (1) JP2697412B2 (ko)
KR (1) KR960009394B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100383254B1 (ko) * 1995-12-29 2003-08-14 고려화학 주식회사 오닉스 마블 제조용 비닐에스테르 수지의 제조방법
KR100383253B1 (ko) * 1997-12-31 2003-08-14 고려화학 주식회사 F.r.p 절연봉 인발성형용 비닐에스테르 수지와 이를 이용한인발성형품의 제조방법

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2699755B1 (fr) * 1992-12-22 1995-03-10 Sgs Thomson Microelectronics Circuit de démarrage et de sécurité contre les coupures d'alimentation, pour circuit intégré.
US5612892A (en) * 1993-12-16 1997-03-18 Intel Corporation Method and structure for improving power consumption on a component while maintaining high operating frequency
KR970010284B1 (en) * 1993-12-18 1997-06-23 Samsung Electronics Co Ltd Internal voltage generator of semiconductor integrated circuit
US5497112A (en) * 1994-07-12 1996-03-05 General Instrument Corporation Of Delaware Power-out reset system
US5701090A (en) 1994-11-15 1997-12-23 Mitsubishi Denki Kabushiki Kaisha Data output circuit with reduced output noise
JPH08221984A (ja) * 1995-02-17 1996-08-30 Nec Corp 半導体記憶回路
JP3650186B2 (ja) * 1995-11-28 2005-05-18 株式会社ルネサステクノロジ 半導体装置および比較回路
JP3938410B2 (ja) * 1996-04-16 2007-06-27 三菱電機株式会社 半導体集積回路
US5892394A (en) * 1996-07-19 1999-04-06 Holtek Microelectronics Inc. Intelligent bias voltage generating circuit
US6198339B1 (en) 1996-09-17 2001-03-06 International Business Machines Corporation CVF current reference with standby mode
US6094395A (en) * 1998-03-27 2000-07-25 Infineon Technologies North America Corp. Arrangement for controlling voltage generators in multi-voltage generator chips such as DRAMs
JPH11288588A (ja) 1998-04-02 1999-10-19 Mitsubishi Electric Corp 半導体回路装置
US6112306A (en) * 1998-10-06 2000-08-29 Intel Corporation Self-synchronizing method and apparatus for exiting dynamic random access memory from a low power state
KR100283906B1 (ko) * 1998-10-31 2001-03-02 김영환 반도체 메모리의 초기 안정화 신호 발생 회로
JP2000339958A (ja) 1999-05-25 2000-12-08 Toshiba Corp 半導体集積回路
US6457095B1 (en) 1999-12-13 2002-09-24 Intel Corporation Method and apparatus for synchronizing dynamic random access memory exiting from a low power state
JP2001210076A (ja) 2000-01-27 2001-08-03 Fujitsu Ltd 半導体集積回路および半導体集積回路の内部電源電圧発生方法
KR100762842B1 (ko) * 2001-10-23 2007-10-08 매그나칩 반도체 유한회사 반도체 메모리 장치의 초기화 시스템
US7127631B2 (en) 2002-03-28 2006-10-24 Advanced Analogic Technologies, Inc. Single wire serial interface utilizing count of encoded clock pulses with reset
ITMI20021901A1 (it) * 2002-09-06 2004-03-07 Atmel Corp Sistema di controllo di inserzione di potenza per un convertitore in riduzione di tensione
JP4719425B2 (ja) * 2004-03-19 2011-07-06 ウインボンド エレクトロニクス コーポレイション 二段階内部電圧生成回路及び方法
KR100648278B1 (ko) * 2004-11-05 2006-11-23 삼성전자주식회사 벌크 라인 전압에 따른 프로그램 실행 구간의서스펜드/리쥼 기능을 갖는 불 휘발성 메모리 장치 및그것의 프로그램 방법
US7366931B2 (en) * 2004-12-30 2008-04-29 Intel Corporation Memory modules that receive clock information and are placed in a low power state
JP2006252721A (ja) * 2005-03-14 2006-09-21 Elpida Memory Inc オーバードライブ期間制御装置およびオーバードライブ期間決定方法
JP2009087398A (ja) * 2007-09-27 2009-04-23 Toshiba Corp 電源回路
FR2943866B1 (fr) * 2009-03-24 2011-04-01 Dolphin Integration Sa Circuit d'alimentation pour mode de sommeil
US8194491B2 (en) * 2010-03-22 2012-06-05 Elite Semiconductor Memory Technology Inc. Power-up circuit
JP5539776B2 (ja) * 2010-03-31 2014-07-02 スパンション エルエルシー 半導体集積回路
US8987934B2 (en) * 2011-11-09 2015-03-24 Nxp B.V. Power supply with extended minimum voltage output
KR20140124093A (ko) * 2013-04-16 2014-10-24 에스케이하이닉스 주식회사 반도체 장치
US8829944B1 (en) 2013-09-30 2014-09-09 Lattice Semiconductor Corporation Dynamic power supply switching for clocking signals
WO2015056041A1 (en) 2013-10-18 2015-04-23 Freescale Semiconductor, Inc. Voltage supply circuit with an auxiliary voltage supply unit and method for starting up electronic circuitry
US10672453B2 (en) * 2017-12-22 2020-06-02 Nanya Technology Corporation Voltage system providing pump voltage for memory device and method for operating the same
US11641160B1 (en) * 2022-05-11 2023-05-02 Nanya Technology Corporation Power providing circuit and power providing method thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5197033A (en) * 1986-07-18 1993-03-23 Hitachi, Ltd. Semiconductor device incorporating internal power supply for compensating for deviation in operating condition and fabrication process conditions
US5086238A (en) * 1985-07-22 1992-02-04 Hitachi, Ltd. Semiconductor supply incorporating internal power supply for compensating for deviation in operating condition and fabrication process conditions
JPH0770216B2 (ja) * 1985-11-22 1995-07-31 株式会社日立製作所 半導体集積回路
US5087850A (en) * 1989-04-19 1992-02-11 Olympus Optical Co., Ltd. Ultrasonic transducer apparatus
US5063304A (en) * 1990-04-27 1991-11-05 Texas Instruments Incorporated Integrated circuit with improved on-chip power supply control

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100383254B1 (ko) * 1995-12-29 2003-08-14 고려화학 주식회사 오닉스 마블 제조용 비닐에스테르 수지의 제조방법
KR100383253B1 (ko) * 1997-12-31 2003-08-14 고려화학 주식회사 F.r.p 절연봉 인발성형용 비닐에스테르 수지와 이를 이용한인발성형품의 제조방법

Also Published As

Publication number Publication date
KR960009394B1 (ko) 1996-07-18
US5319601A (en) 1994-06-07
JPH05120873A (ja) 1993-05-18
JP2697412B2 (ja) 1998-01-14

Similar Documents

Publication Publication Date Title
KR930009209A (ko) 동적 등호출 기억장치용 전원회로
KR920015551A (ko) 기판 전위 검출 회로를 가진 반도체 집적회로 장치
KR940008091A (ko) 개량된 소프트 에러 저항을 갖는 모스 에스램(mos sram), 고전위 전원 전압강하 검출회로, 상보 신호 천이 검출회로 및 개량된 내부신호 시간마진을 갖는 반도체 장치
GB2300984A (en) Power-up reset in semiconductor devices with back bias voltage
KR100336254B1 (ko) 승압 회로
KR100548558B1 (ko) 반도체 장치용 내부전압 발생기
KR100761369B1 (ko) 온도변화 적응형 내부 전원 발생 장치
JP4920398B2 (ja) 電圧発生回路
JPH0728207B2 (ja) Ｃｍｏｓ駆動回路
KR890008837A (ko) 바이폴라 콤프리멘타리 금속산화막 반도체를 사용하는 논리회로와 그 논리회로를 갖는 반도체 메모리장치
KR930003147A (ko) 반도체 메모리 장치의 센프앰프 제어회로
KR0167300B1 (ko) 메모리의 어드레스 천이 검출회로
US6191624B1 (en) Voltage comparator
KR960025713A (ko) 링 발진기
KR940025178A (ko) 데이터 출력회로
KR970023357A (ko) 메모리의 기판전압 공급 제어회로
KR0172242B1 (ko) 고전압 발생회로
KR100189742B1 (ko) 레벨쉬프터
KR950012459A (ko) 다(多)비트 출력 메모리 회로용 출력 회로
KR960039347A (ko) 반도체 집적 회로
KR100344830B1 (ko) 전압 스위치
KR950001173B1 (ko) 초기상태를 보강시킨 기준전압 제너레이터
KR100732253B1 (ko) 반도체 장치의 부스팅 회로
KR0172783B1 (ko) 데이타 출력 버퍼
KR0132748B1 (ko) 반도체 소자의 파우어-업 제어회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120621

Year of fee payment: 17

EXPY Expiration of term