KR930003147A - 반도체 메모리 장치의 센프앰프 제어회로 - Google Patents

반도체 메모리 장치의 센프앰프 제어회로 Download PDF

Info

Publication number
KR930003147A
KR930003147A KR1019910013279A KR910013279A KR930003147A KR 930003147 A KR930003147 A KR 930003147A KR 1019910013279 A KR1019910013279 A KR 1019910013279A KR 910013279 A KR910013279 A KR 910013279A KR 930003147 A KR930003147 A KR 930003147A
Authority
KR
South Korea
Prior art keywords
sense amplifier
control circuit
voltage terminal
power supply
driver
Prior art date
Application number
KR1019910013279A
Other languages
English (en)
Other versions
KR940003409B1 (ko
Inventor
황홍선
최종현
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019910013279A priority Critical patent/KR940003409B1/ko
Priority to US07/792,588 priority patent/US5267203A/en
Priority to TW080109176A priority patent/TW250589B/zh
Priority to FR9114795A priority patent/FR2680040B1/fr
Priority to DE4142065A priority patent/DE4142065C2/de
Priority to JP3336770A priority patent/JPH0756752B2/ja
Priority to ITMI913496A priority patent/IT1252592B/it
Priority to GB9127519A priority patent/GB2258329B/en
Publication of KR930003147A publication Critical patent/KR930003147A/ko
Application granted granted Critical
Publication of KR940003409B1 publication Critical patent/KR940003409B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

내용 없음.

Description

반도체 메모리 장치의 센스앰프 제어회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제6도는 본 발명에 따른 센스엠프 제어회로의 블럭도,
제7도는 본 발명에 따른 센스앰프 제어회로의 일실시예.

Claims (19)

  1. 소정의 제어신호에 의하여 동작되는 센스앰프 및 제1센스앰프드라이버를 가지는 반도체 메모리 장치에 있어서, 상기 제1센스앰프드라이버의 제어단자에 출력이 연결되어 상기 제1센스앰프드라이버내에 흐르는 전류를 일정하게 유지시켜 주기 위한 드라이버 제어회로(50F)와, 상기 드라이버 제어회로(50F)의 구동소자의 제어 단자에 출력이 연결되어 상기 구동소자에 흐르는 전류를 외부 전원전압의 증감에 관계없이 일정하게 흐르도록 유지시켜 주기 위한 드라이버 제어회로(50F)와, 상기 제1센스앰프에 인가되는 전압에 입력이 연결되고 상기 드라이버 제어회로(50F) 및 상기 바이어스회로 (50E)를 구동시키기 위한 수단을 구비함을 특징으로 하는 센스앰프 제어회로.
  2. 제1항에 있어서, 상기 제1센스앰프 드라이버가 피모오스 트랜지스터로 이루어짐을 특징으로 하는 센스앰프 제어회로.
  3. 제1항에 있어서, 상기 드라이버 제어회로(50F)가 제1전원전압단에 소오스가 접속되고 제1입력라인에 게이트가 접속된 피모오스 트랜지스터(27)와, 상기 제1입력라인에 게이트가 접속된 제1엔모오스 트랜지스터(28)와, 상기 피모오스 및 제1엔모오스 트랜지스터(27)(28)의 공통단자와 상기 센스앰프 드라이버의 제어단자를 공통접속한 출력라인과, 상기 제1엔모오스 트랜지스터(28) 및 접지전압단 사이에 양단자가 접속되고 제2입력라인에 게이트가 접속된 제2엔모오스 트랜지스터(29)와, 제1전원전압단 및 상기 출력라인 사이에 접속되어 상기 제1 및 제2엔모오스 트랜지스터(28)(29)에 흐르는 전류를 일정하게 흐를 수 있게 하는 수단을 구비함을 특징으로 하는 센스앰프 제어회로.
  4. 제3항에 있어서, 상기 수단이, 제1전원전압단에 소오스가 접속되고 게이트와 드레인이 다이오드 접속된 제1피모오스 트랜지스터(30)와, 상기 제1피모오스 트랜지스터(30)의 드레인 및 상기 출력라인 사이에 양단자가 접속되고 접지 전압단에 게이트가 접속된 제2피모오스 트랜지스터(31)로 구성된 상기 드라이버 제어회로(50F)임을 특징으로 하는 센스앰프제어회로.
  5. 제3항 및 제4항에 있어서, 제1전원전압단이 소정의 제1레벨을 갖는 외부 전원전압단임을 특징으로 하는 센스앰프 제어회로.
  6. 제1항에 있어서, 상기 바이어스회로(50E)가 제2전원전압단에 소오스가 접속되고 접지전압단에 게이트가 접속된 피모오스 트랜지스터(24)와, 상기 피모오스 트랜지스터(24)의 드레인에 드레인이 접속되고 입력라인에 게이트가 접속된 제1엔모오스 트랜지스터(25)와, 상기 피모오스 및 제1엔모오스 트랜지터(24)(25)의 공통단자와 상기 드라이버 제어회로(50F)의 제2입력라인을 연결한 출력노드와, 상기 제1엔모오스 트랜지스터(25)의 소오스에 드레인 및 게이트가 다이오드 접속되고 접지전압단에 소오스가 접속된 제2엔모오스 트랜지스터(26)로 구성됨을 특징으로 하는 센스앰프 제어회로.
  7. 제6항에 있어서. 상기 제2전원전압단이 소정의 제2레벨을 갖는 내부 전원전압단임을 특징으로 하는 센스앰프 제어 회로.
  8. 제1항에 있어서, 상기 수단이, 상기 제1센스 앰프 드라이버(1)의 한쪽단자가 접속된 제1센스앰프 이네이블노드(2)에 접속된 제1입력라인과, 소정의 기준전압이 인가되는 제2입력라인과, 소정의 클록신호가 인가되는 제3입력라인과, 출력노드를 갖는 비교기(50A)와, 상기 비교기(50A)의 출력노드에 입력 노드가 접속되고 출력노드가 상기 바이어스회로(50E)의 입력라인 및 상기 드라이버 제어회로(50F)의 제1입력라인에 공통 접속된 트리거회로(50D)임을 특징으로 하는 센스앰프 제어회로.
  9. 제8항에 있어서, 상기 소정의 기준전압이 상기 제2전원전압단의 레벨임을 특징으로 하는 센스앰프 제어회로.
  10. 제8항에 있어서, 상기 소정의 클록신호가 제2센스앰프 드라이버(2)가 구동되고 난후에 발생됨을 특징으로 하는 센스앰프 제어회로.
  11. 제10항에 있어서, 상기 제2센스앰프 드라이버가 엔모오스 센스앰프 드라이버임을 특징으로 하는 센스앰프 제어회로.
  12. 제8항에 있어서, 제1전원전압단에 소오스가 접속되고 게이트 및 드레인이 다이오드 접속된 제1피모오스 트랜지스터(11)와, 상기 제1전원전압단에 소오스가 접속되고 게이트가 상기 제1피모오스 트랜지스터(11)의 게이트에 접속되고 제2피모오스 트랜지스터(12)와, 상기 제1입력라인에 게이트가 접속되고 드레인이 상기 제1피모오스 트랜지스터(11)의 드레인에 접속된 제1엔모오스 트랜지스터(13)와, 상기 제2입력라인에 게이트가 접속되고 상기 제2피모오스 트랜지스터(12)의 드레인에 드레인이 접속된 제2엔모오스 트랜지스터(14)와, 상기 제2피모오스 및 제2엔모오스 트랜지스터(12)(14)의 공통단자에 접속된 출력노드와, 상기 제1 및 제2엔모오스 트랜지스터의 각 소오스에 드레인이 공통 접속되고 상기 제3입력라인에 게이트가 접속되고 접지 전압단에 소오스가 접속된 제3엔모오스 트랜지스터(15)로 구성된 비교기(50A)임을 특징으로 하는 센스앰프 제어회로.
  13. 제8항에 있어서, 제1전원전압단에 소오스가 접속되고 상기 입력 노드에 게이트가 접속된 피모오스 트랜지스터(17)와, 접지 전압단에 소오스 단자가 접속되고 상기 입력노드에 게이트가 접속된 엔모오스 트랜지스터(18)와, 상기 피모오스 및 엔모오스 트랜지스터(17)(18)의 각 드레인에 공통 접속된 출력 노드로 구성된 트리거 회로임(50D)을 특징으로 하는 센스앰프 제어회로.
  14. 제1전원전압단의 전압을 소정의 레벨로 조정하여 셀에 인가함으로써 상기 셀의 디바이스 특성을 개선시키는 센스앰프 제어회로에 있어서, 상기 셀이 인가되는 전압 및 소정의 기준전압을 입력하여 비교하고 소정의 클록신호의 제어에 의하여 출력시키는 비교기(50A)와, 상기 소정의 클록신호의 제어에 의하여 제2전원전압단의 전위를 제1전원전압단의 전위로 바꾸어 출력시키는 레벨 변환 회로(50B)와, 상기 레벨 변환회로(50B)의 출력의 제어를 받고 상기 비교기의 출력을 이네이블 또는 디세이블 시키는 수단(50C)과 상기 비교기(50A)의 출력을 입력하여 반전시켜 출력하는 트리거 회로(50D)와, 상기 트리거 회로(50D)의 출력을 입력하는 바이어스 회로(50E)와, 상기 트리거 회로(50D) 및 바이어스 회로(50E)의 출력을 각각 입력하고 출력라인이 제2센스앰프 드라이버의 제어단자에 접속되어 상기 센스앰프 드라이버 내에 흐르는 전류를 소정의 레벨로 유지시켜 주기 위한 드라이버 제어회로(50F)를 구비함을 특징으로 하는 센스앰프 제어회로.
  15. 제14항에 있어서, 상기 제1 및 제2전원전압단이 각각 5V 및 4V를 출력시키고 상기 소정의 기준전압이 4V를 출력시킴을 특징으로 하는 센스앰프 제어회로.
  16. 제14항에 있어서, 상기 소정의 클록 신호가 제2센스앰프 드라이버(2)가 구동된 후에 발생됨을 특징으로 하는 센스앰프 제어회로.
  17. 제16항에 있어서, 상기 제2센스앰프 드라이버(2)가 엔모오스 센스앰프 드라이버임을 특징으로 하는 센스앰프 제어회로.
  18. 제14항에 있어서, 제1전원전압단에 소오스가 접속된 제1피모오스 트랜지스터(19)와, 제1전원 전압단에 소오스가 접속된 제2피모오스 트랜지스터(20)와, 상기 소정의 클록 신호에 게이트가 접속되고 소오스와 접지전압단에 접속되고 드레인이 상기 제1피모오스 트랜지스터(19)의 드레인 및 상기 제2피모오스 트랜지스터(20)의 게이트를 공통 접속한 제1엔모오스 트랜지스터 (21)와, 상기 소정의 클록 신호에 입력 단자가 접속되고 상기 제2전원 전압단이 제어입력으로 되는 인버터(23)와, 접지전압단에 소오스가 접속되고 상기 인버터(23)의 출력단자에 게이트가 접속된 제2엔모오스 트랜지스터(22)와, 상기 제1피모오스 트랜지스터(19)의 게이트와 상기 제2피모오스 및 제2엔모오스 트랜지스터의 각 드레인에 공통 접속된 출력 노드로 구성된 레벨 변환 회로임을 특징으로 하는 센스엠프 제어회로.
  19. 제14항에 있어서, 상기 수단이, 제1전원전압단에 접속된 소오스와, 상기 레벨 변환 회로의 출력노드에 접속된 게이트와 상기 비교기의 출력 노드에 접속된 드레인으로 이루어진 피모오스 트랜지스터 (16)임을 특징으로 하는 센스앰프 제어회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910013279A 1991-07-31 1991-07-31 반도체 메모리 장치의 센스앰프 제어회로 KR940003409B1 (ko)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR1019910013279A KR940003409B1 (ko) 1991-07-31 1991-07-31 반도체 메모리 장치의 센스앰프 제어회로
US07/792,588 US5267203A (en) 1991-07-31 1991-11-15 Sense amplifier control circuit of a semiconductor memory device
TW080109176A TW250589B (ko) 1991-07-31 1991-11-22
FR9114795A FR2680040B1 (fr) 1991-07-31 1991-11-29 Circuit de commande d'amplificateur de lecture d'un dispositif de memoire a semiconducteurs.
DE4142065A DE4142065C2 (de) 1991-07-31 1991-12-19 Leseverstärkersteuerungsschaltkreis für eine Halbleiterspeichervorrichtung
JP3336770A JPH0756752B2 (ja) 1991-07-31 1991-12-19 半導体メモリー装置のセンスアンプ制御回路
ITMI913496A IT1252592B (it) 1991-07-31 1991-12-27 Circuito di controllo d'amplificatore sensore di un dispositivo di memoria semiconduttore
GB9127519A GB2258329B (en) 1991-07-31 1991-12-31 Semiconductor memory device having a sense amplifier control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910013279A KR940003409B1 (ko) 1991-07-31 1991-07-31 반도체 메모리 장치의 센스앰프 제어회로

Publications (2)

Publication Number Publication Date
KR930003147A true KR930003147A (ko) 1993-02-24
KR940003409B1 KR940003409B1 (ko) 1994-04-21

Family

ID=19318120

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910013279A KR940003409B1 (ko) 1991-07-31 1991-07-31 반도체 메모리 장치의 센스앰프 제어회로

Country Status (8)

Country Link
US (1) US5267203A (ko)
JP (1) JPH0756752B2 (ko)
KR (1) KR940003409B1 (ko)
DE (1) DE4142065C2 (ko)
FR (1) FR2680040B1 (ko)
GB (1) GB2258329B (ko)
IT (1) IT1252592B (ko)
TW (1) TW250589B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06267275A (ja) * 1993-03-10 1994-09-22 Fujitsu Ltd センスアンプ制御回路及びセンスアンプ制御方法
KR960009953B1 (ko) * 1994-01-27 1996-07-25 삼성전자 주식회사 반도체 메모리 장치의 센스앰프 제어회로
EP0688772B1 (en) * 1994-06-16 1999-05-06 LG Chemical Limited Quinoline carboxylic acid derivatives having 7-(4-amino-methyl-3-oxime) pyrrolidine substituents and processes for their preparation
KR0121137B1 (ko) * 1994-12-31 1997-12-04 문정환 센스 앰프의 구동 신호 발생 회로
US5561629A (en) * 1995-03-10 1996-10-01 Xilinx, Inc. Latching sense amplifier for a programmable logic device
KR0166505B1 (ko) * 1995-08-18 1999-02-01 김주용 분리된 다수의 내부 전원전압을 사용하는 디램 및 감지증폭기 어레이
JP3672384B2 (ja) * 1996-07-24 2005-07-20 沖電気工業株式会社 センス回路
KR100223849B1 (ko) * 1996-10-24 1999-10-15 구본준 반도체 메모리장치
JP3742191B2 (ja) * 1997-06-06 2006-02-01 株式会社東芝 半導体集積回路装置
KR100300026B1 (ko) * 1997-11-08 2001-09-03 김영환 블록디코드칼럼선택장치
US6009031A (en) * 1998-08-18 1999-12-28 Advanced Array Corp Supply line controlled sense amplifier
US6535426B2 (en) * 2001-08-02 2003-03-18 Stmicroelectronics, Inc. Sense amplifier circuit and method for nonvolatile memory devices
KR100550632B1 (ko) * 2003-04-30 2006-02-10 주식회사 하이닉스반도체 외부 전원전압의 변화에 무관하게 균일한 센싱마진시간을갖는비트라인 센싱 방법 및 그를 위한 메모리 장치
JP2009199675A (ja) * 2008-02-22 2009-09-03 Seiko Instruments Inc 不揮発性半導体記憶装置
KR101855295B1 (ko) * 2011-09-08 2018-05-09 삼성전자주식회사 데이터 리드회로, 이를 포함하는 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 데이터 리드 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4104734A (en) * 1977-06-30 1978-08-01 Fairchild Camera And Instrument Corporation Low voltage data retention bias circuitry for volatile memories
US4585955B1 (en) * 1982-12-15 2000-11-21 Tokyo Shibaura Electric Co Internally regulated power voltage circuit for mis semiconductor integrated circuit
JPS59218696A (ja) * 1983-05-26 1984-12-08 Toshiba Corp 半導体メモリ
JP2598412B2 (ja) * 1987-07-10 1997-04-09 株式会社日立製作所 半導体記憶装置
US4888503A (en) * 1987-10-13 1989-12-19 Intel Corporation Constant current biased common gate differential sense amplifier
US4903237A (en) * 1988-08-02 1990-02-20 Catalyst Semiconductor, Inc. Differential sense amplifier circuit for high speed ROMS, and flash memory devices
JP2883625B2 (ja) * 1989-03-30 1999-04-19 株式会社東芝 Ｍｏｓ型充電回路
JP2789779B2 (ja) * 1990-04-14 1998-08-20 日本電気株式会社 メモリ装置
JP3037377B2 (ja) * 1990-08-27 2000-04-24 沖電気工業株式会社 半導体記憶装置
US5175451A (en) * 1990-10-08 1992-12-29 Sharp Kabushiki Kaisha Biasing circuit for sense amplifier

Also Published As

Publication number Publication date
JPH0541086A (ja) 1993-02-19
ITMI913496A0 (it) 1991-12-27
US5267203A (en) 1993-11-30
ITMI913496A1 (it) 1993-06-27
GB2258329A (en) 1993-02-03
DE4142065C2 (de) 1996-04-18
FR2680040B1 (fr) 1994-05-13
GB2258329B (en) 1995-08-16
IT1252592B (it) 1995-06-19
KR940003409B1 (ko) 1994-04-21
GB9127519D0 (en) 1992-02-19
DE4142065A1 (de) 1993-02-04
FR2680040A1 (fr) 1993-02-05
TW250589B (ko) 1995-07-01
JPH0756752B2 (ja) 1995-06-14

Similar Documents

Publication Publication Date Title
KR930003147A (ko) 반도체 메모리 장치의 센프앰프 제어회로
KR930008859A (ko) 직류 전류를 제거한 데이타 출력 버퍼
KR950030341A (ko) 반도체 소자의 부스트랩 회로
KR920015551A (ko) 기판 전위 검출 회로를 가진 반도체 집적회로 장치
KR950010340A (ko) 정 전류 발생 장치
KR950024214A (ko) 반도체 메모리 장치의 센스 앰프 제어회로
KR890008837A (ko) 바이폴라 콤프리멘타리 금속산화막 반도체를 사용하는 논리회로와 그 논리회로를 갖는 반도체 메모리장치
KR970051131A (ko) 반도체 메모리의 센스 앰프 출력 제어 회로
KR920022629A (ko) 스위치 가능한 전류-기준전압 발생기
KR970029739A (ko) 반도체 전위 공급 장치 및 이를 이용한 반도체 기억 장치
KR940012851A (ko) 차동 전류원 회로
KR940025178A (ko) 데이터 출력회로
KR950012703A (ko) 반도체 메모리 장치의 데이타 입력 버퍼
KR950021980A (ko) 부트스트랩 회로
KR960019311A (ko) 양/음 고전압 발생 전원의 출력전위 리셋회로
KR950012459A (ko) 다(多)비트 출력 메모리 회로용 출력 회로
KR0143575B1 (ko) 기준전압 발생 회로
KR970076798A (ko) 반도체 메모리장치의 내부 전원전압 발생회로
KR100186345B1 (ko) 레벨시프트 회로
KR910015862A (ko) 기판 바이어스 전압 검출 회로
JP2550810Y2 (ja) 集積回路
KR960025769A (ko) 워드라인 구동장치
KR910008735A (ko) 전원전압 조정회로
KR920006977A (ko) 저잡음 데이터 출력버퍼
KR910007239A (ko) 푸쉬풀 출력회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080401

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee