JP2550810Y2 - 集積回路 - Google Patents
集積回路Info
- Publication number
- JP2550810Y2 JP2550810Y2 JP6501590U JP6501590U JP2550810Y2 JP 2550810 Y2 JP2550810 Y2 JP 2550810Y2 JP 6501590 U JP6501590 U JP 6501590U JP 6501590 U JP6501590 U JP 6501590U JP 2550810 Y2 JP2550810 Y2 JP 2550810Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- voltage
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は集積回路に関する。
従来この種の集積回路は、例えば第３図に示したよう
に電源電圧端子１に接続し発振出力を昇圧回路４に供給
する発振回路３と、昇圧回路４の昇圧電圧VHを電源と
し、入力信号Siを入力して出力回路６に接点Ｇを介して
ゲート電圧VGを供給するレベルシフト回路５を有してい
る。
に電源電圧端子１に接続し発振出力を昇圧回路４に供給
する発振回路３と、昇圧回路４の昇圧電圧VHを電源と
し、入力信号Siを入力して出力回路６に接点Ｇを介して
ゲート電圧VGを供給するレベルシフト回路５を有してい
る。
出力回路６はＮチャネルトランジスタＭを有してい
る。
る。
次に第３図のブロックの動作について第４の波形図を
用いて簡単に説明する。
用いて簡単に説明する。
電源を時点toでオンさせると発振回路３が動作し、昇
圧回路４によって電源電圧VDを昇圧電圧VHに高くする。
圧回路４によって電源電圧VDを昇圧電圧VHに高くする。
そして入力信号Siをレベルシフト回路５に入力して入
力信号Siが“H"の場合は一点鎖線に示すようにゲート電
圧VGは昇圧電源VHまでレベルシフトされ、出力回路６の
ＮチャネルトランジスタＭを駆動させる。
力信号Siが“H"の場合は一点鎖線に示すようにゲート電
圧VGは昇圧電源VHまでレベルシフトされ、出力回路６の
ＮチャネルトランジスタＭを駆動させる。
また、入力信号が“L"の場合は、ゲート電圧はゼロで
出力電流iMは流れない。
出力電流iMは流れない。
入力信号Siをレベルシフト回路５によってゲート電圧
を電圧VHまで昇圧させる目的は、出力のＮチャネルトラ
ンジスタＭのオン抵抗を下げるためである。
を電圧VHまで昇圧させる目的は、出力のＮチャネルトラ
ンジスタＭのオン抵抗を下げるためである。
上述した従来の集積回路は、第３図に示すように発振
回路、昇圧回路、レベルシフト回路及び出力回路より成
っていた。
回路、昇圧回路、レベルシフト回路及び出力回路より成
っていた。
この従来の回路では第４図に示すように電源電圧が低
い場合や電源電圧に電源変動Ｑがある場合は、出力トラ
ンジスタのゲート電圧VGにも振動ノイズ電源N,Mが現わ
れ、出力電流iMが流れ、誤動作するという問題があっ
た。
い場合や電源電圧に電源変動Ｑがある場合は、出力トラ
ンジスタのゲート電圧VGにも振動ノイズ電源N,Mが現わ
れ、出力電流iMが流れ、誤動作するという問題があっ
た。
本考案の集積回路は、第一の電源端子に接続されこの
電源端子に印加される電源電圧が一定電圧よりも低下し
た場合に低電圧検出信号を出力する低電圧検出回路と、
前記低電圧検出信号を受けて電源電圧が低下したときに
発振を停止する発振回路と、この発振回路の出力を入力
しかつ前記第一の電源に接続された昇圧回路と、この昇
圧回路の昇圧電圧を電源とし論理入力信号に対応して前
記昇圧電圧の高レベル信号または接地電位信号を出力す
るレベルシフト回路の出力端にゲート（あるいはベー
ス）が接続するトランジスタを含んで構成されている。
電源端子に印加される電源電圧が一定電圧よりも低下し
た場合に低電圧検出信号を出力する低電圧検出回路と、
前記低電圧検出信号を受けて電源電圧が低下したときに
発振を停止する発振回路と、この発振回路の出力を入力
しかつ前記第一の電源に接続された昇圧回路と、この昇
圧回路の昇圧電圧を電源とし論理入力信号に対応して前
記昇圧電圧の高レベル信号または接地電位信号を出力す
るレベルシフト回路の出力端にゲート（あるいはベー
ス）が接続するトランジスタを含んで構成されている。
次に本考案について図面を参照して説明する。
第１図は本考案の第１の実施例のブロック図である。
電源電圧VDが一定の値より低くなると、低電圧検出回
路２からの信号が小さくなって発振回路３の出力は停止
する。
路２からの信号が小さくなって発振回路３の出力は停止
する。
これにより昇圧回路４の昇圧機能は停止しゲート電圧
VGが接地電位となるので出力のＮチャネルトランジスタ
Ｍはオフして出力回路６の信号出力を停止させる。
VGが接地電位となるので出力のＮチャネルトランジスタ
Ｍはオフして出力回路６の信号出力を停止させる。
第２図は本考案の第２の実施例のブロック図である。
本実施例では電源電圧が低くなったとき発振回路３の
動作を停止させると共に、昇圧回路４の出力及び出力MO
SトランジスタＭのゲート電圧VGをクランプして接地端
子の電位と等しくさせることにより、昇圧回路４とレベ
ルシフト回路５及び出力回路６を完全に停止させること
ができる。
動作を停止させると共に、昇圧回路４の出力及び出力MO
SトランジスタＭのゲート電圧VGをクランプして接地端
子の電位と等しくさせることにより、昇圧回路４とレベ
ルシフト回路５及び出力回路６を完全に停止させること
ができる。
第１図の実施例では電源電圧の高速変化の場合に、昇
圧回路４の機能停止まで遅延時間があり、高速電源変動
による出力電流iMノイズの防止ができないが、本実施例
は、低電圧検出回路２の検出信号でゲート電圧VGをクラ
ンプするので、高速電源ノイズにも応答できる効果があ
る。
圧回路４の機能停止まで遅延時間があり、高速電源変動
による出力電流iMノイズの防止ができないが、本実施例
は、低電圧検出回路２の検出信号でゲート電圧VGをクラ
ンプするので、高速電源ノイズにも応答できる効果があ
る。
以上説明したように本考案は、例えば第１図に示すよ
うに電源電圧が一定の値より低くなると低電圧検出回路
からの信号により発振回路、昇圧回路を完全に停止さ
せ、出力MOSトランジスタをオフさせる。これにより、C
OMSロジック回路などの内部回路や出力トランジスタが
低電源電圧時にひき起こし易い誤動作を完全に防止する
ことができるという効果を有する。
うに電源電圧が一定の値より低くなると低電圧検出回路
からの信号により発振回路、昇圧回路を完全に停止さ
せ、出力MOSトランジスタをオフさせる。これにより、C
OMSロジック回路などの内部回路や出力トランジスタが
低電源電圧時にひき起こし易い誤動作を完全に防止する
ことができるという効果を有する。
第１図は本考案の第１の実施例のブロック図、第２図は
本考案の第２の実施例のブロック図、第３図は従来の半
導体装置の一例のブロック図、第４図は第３図の出力回
路オフ時の電源電圧と出力回路に流れる電流の関係を説
明するための各信号の波形図である。 １……電源端子、２……低電圧検出回路、３……発振回
路、４……昇圧回路、５……レベルシフト回路、６……
出力回路、Ｐ……PNPトランジスタ、R1〜R3……第１〜
第３の抵抗、GND……接地端子、Ｎ……分圧点、M,M1,M2
……出力MOSトランジスタ、Ｉ……インバータ。
本考案の第２の実施例のブロック図、第３図は従来の半
導体装置の一例のブロック図、第４図は第３図の出力回
路オフ時の電源電圧と出力回路に流れる電流の関係を説
明するための各信号の波形図である。 １……電源端子、２……低電圧検出回路、３……発振回
路、４……昇圧回路、５……レベルシフト回路、６……
出力回路、Ｐ……PNPトランジスタ、R1〜R3……第１〜
第３の抵抗、GND……接地端子、Ｎ……分圧点、M,M1,M2
……出力MOSトランジスタ、Ｉ……インバータ。
Claims (2)
- 【請求項１】第一の電源端子に接続されこの電源端子に
印加される電源電圧が一定電圧よりも低下した場合に低
電圧検出信号を出力する低電圧検出回路と、前記低電圧
検出信号を受けて電源電圧が低下したときに発振を停止
する発振回路と、この発振回路の出力を入力しかつ前記
第一の電源に接続された昇圧回路と、この昇圧回路の昇
圧電圧を電源とし論理入力信号に対応して前記昇圧電圧
の高レベル信号または接地電位信号を出力するレベルシ
フト回路の出力端にゲート（あるいはベース）が接続す
るトランジスタを含むことを特徴とする集積回路。 - 【請求項２】前記低電圧検出信号の反転信号をゲートに
入力し、前記昇圧回路の出力端にドレインを接続し、接
地端子にソースを接続している第一のＮチャネルMOSト
ランジスタと、前記低電圧検出信号の反転信号をゲート
に入力し前記レベルシフト回路の出力端にドレインを接
続し、前記接地端子にソースを接続している第二のＮチ
ャネルMOSトランジスタを含むことを特徴とする請求項
１記載の集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6501590U JP2550810Y2 (ja) | 1990-06-20 | 1990-06-20 | 集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6501590U JP2550810Y2 (ja) | 1990-06-20 | 1990-06-20 | 集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0423312U JPH0423312U (ja) | 1992-02-26 |
| JP2550810Y2 true JP2550810Y2 (ja) | 1997-10-15 |
Family
ID=31596468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6501590U Expired - Lifetime JP2550810Y2 (ja) | 1990-06-20 | 1990-06-20 | 集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2550810Y2 (ja) |
-
1990
- 1990-06-20 JP JP6501590U patent/JP2550810Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0423312U (ja) | 1992-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH041440B2 (ja) | ||
| KR930003147A (ko) | 반도체 메모리 장치의 센프앰프 제어회로 | |
| JPH04287418A (ja) | 半導体集積回路 | |
| JP3431119B2 (ja) | 電流検出回路 | |
| US6262618B1 (en) | Shoot-through prevention circuit for motor controller integrated circuit gate driver | |
| JP2022144130A (ja) | ハイサイドトランジスタの駆動回路、スイッチング回路、ｄｃ／ｄｃコンバータのコントローラ | |
| US6191624B1 (en) | Voltage comparator | |
| JP2550810Y2 (ja) | 集積回路 | |
| JPS6331942B2 (ja) | ||
| JPH0258806B2 (ja) | ||
| JP2002271145A (ja) | 半導体集積回路装置 | |
| JP2002217691A (ja) | コンパレータ回路 | |
| KR970013312A (ko) | 반도체 집적회로 | |
| JP2591222B2 (ja) | 電源電圧降圧回路 | |
| JPH03248619A (ja) | 半導体出力回路 | |
| JPS62276921A (ja) | ドライバ−回路 | |
| JP2882193B2 (ja) | 信号制御回路 | |
| JPS63184074A (ja) | 電圧検出回路 | |
| KR100319641B1 (ko) | 정전압 발생 회로 | |
| JPH071853Y2 (ja) | 二端子型ｌｃ発振回路 | |
| JPH09146647A (ja) | 起動回路 | |
| JPS58175324A (ja) | 入力回路 | |
| JPH0730391A (ja) | ドライブ回路 | |
| JPS62230219A (ja) | 小振幅信号出力回路 | |
| JPH0462497B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |