JPH0423312U - - Google Patents

Info

Publication number
JPH0423312U
JPH0423312U JP6501590U JP6501590U JPH0423312U JP H0423312 U JPH0423312 U JP H0423312U JP 6501590 U JP6501590 U JP 6501590U JP 6501590 U JP6501590 U JP 6501590U JP H0423312 U JPH0423312 U JP H0423312U
Authority
JP
Japan
Prior art keywords
circuit
power supply
terminal
signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6501590U
Other languages
English (en)
Other versions
JP2550810Y2 (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP6501590U priority Critical patent/JP2550810Y2/ja
Publication of JPH0423312U publication Critical patent/JPH0423312U/ja
Application granted granted Critical
Publication of JP2550810Y2 publication Critical patent/JP2550810Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

【図面の簡単な説明】
第１図は本考案の第１の実施例のブロツク図、
第２図は本考案の第２の実施例のブロツク図、第
３図は従来の半導体装置の一例のブロツク図、第
４図は第３図の出力回路オフ時の電源電圧と出力
回路に流れる電流の関係を説明するための各信号
の波形図である。 １……電源端子、２……低電圧検出回路、３…
…発振回路、４……昇圧回路、５……レベルシフ
ト回路、６……出力回路、Ｐ……ＰＮＰトランジ
スタ、Ｒ１〜Ｒ３……第１〜第３の抵抗、ＧＮＤ
……接地端子、Ｎ……分圧点、Ｍ，Ｍ１，Ｍ２…
…出力ＭＯＳトランジスタ、Ｉ……インバータ。

Claims (1)

  1. 【実用新案登録請求の範囲】 １ 第一の電源端子に接続された低電圧検出回路
    と、この低電圧検出回路の検出信号を入力しかつ
    前記第一の電源端子に接続された発振回路と、こ
    の発振回路の出力を入力しかつ前記第一の電源に
    接続された昇圧回路と、この昇圧回路の昇圧電圧
    を電源とし論理入力信号に対応して前記昇圧電圧
    の高レベル信号または接地電位信号を出力するレ
    ベルシフト回路の出力端にゲート（あるいはベー
    ス）が接続するトランジスタを含むことを特徴と
    する集積回路。 ２ 前記検出信号をゲートに入力し、前記昇圧回
    路の出力端にドレインを接続し、接地端子にソー
    スを接続している第一のＮチヤンネルＭＯＳトラ
    ンジスタと、前記検出回路をゲートに入力してゲ
    ートを前記レベルシフト回路の出力端にドレイン
    を接続し、前記接地端子にソースを接続している
    第二のＮチヤンネルＭＯＳトランジスタを含むこ
    とを特徴とする請求項１記載の集積回路。
JP6501590U 1990-06-20 1990-06-20 集積回路 Expired - Lifetime JP2550810Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6501590U JP2550810Y2 (ja) 1990-06-20 1990-06-20 集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6501590U JP2550810Y2 (ja) 1990-06-20 1990-06-20 集積回路

Publications (2)

Publication Number Publication Date
JPH0423312U true JPH0423312U (ja) 1992-02-26
JP2550810Y2 JP2550810Y2 (ja) 1997-10-15

Family

ID=31596468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6501590U Expired - Lifetime JP2550810Y2 (ja) 1990-06-20 1990-06-20 集積回路

Country Status (1)

Country Link
JP (1) JP2550810Y2 (ja)

Also Published As

Publication number Publication date
JP2550810Y2 (ja) 1997-10-15

Similar Documents

Publication Publication Date Title
KR890004500A (ko) 출력버퍼
KR950004272A (ko) 반도체 메모리 장치의 칩 초기화 신호 발생장치
KR880010576A (ko) 논리회로
JPH0220017B2 (ja)
KR930007095A (ko) 조정된 바이폴라 시모스 출력 버퍼
KR880002318A (ko) 리카버리 타임을 단축 개선한 차동 증폭기 회로
JPH0423312U (ja)
KR910010860A (ko) 출력회로
KR910008936A (ko) 주파수변환회로
JPH02280412A (ja) バイ・ｍｏｓ半導体集積回路
EP0678969A3 (en) BiMOS semiconductor integrated circuit having boosted voltage line
JPH01305609A (ja) 出力回路
JPH0346574Y2 (ja)
JPS59163916A (ja) リセツトパルス発生装置
JPS5837131Y2 (ja) 増幅器の電源供給回路
JPH03248619A (ja) 半導体出力回路
SU1550605A1 (ru) Формирователь импульсов
JP2661138B2 (ja) 電流増幅回路
JPH0157822U (ja)
JPH11160369A (ja) エミッタ入力正帰還型微小電圧検出回路
JPS623520A (ja) 遅延回路
JPS63169719U (ja)
JPS60180212A (ja) 出力クランプ回路
JPH06101533B2 (ja) 基板バイアス発生回路
JPH025042B2 (ja)

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term