JPH025042B2 - - Google Patents
Info
- Publication number
- JPH025042B2 JPH025042B2 JP60245088A JP24508885A JPH025042B2 JP H025042 B2 JPH025042 B2 JP H025042B2 JP 60245088 A JP60245088 A JP 60245088A JP 24508885 A JP24508885 A JP 24508885A JP H025042 B2 JPH025042 B2 JP H025042B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- circuit
- protection
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000006378 damage Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、構成を簡単化した天絡保護回路に関
する。
する。
天絡とは端子例えば出力端子が電源に誤つて接
続されることをいゝ、天絡が生じると該端子に接
続される回路素子に大電流が流れて破壊する恐れ
がある。天絡保護回路はかゝる場合回路素子の破
壊を防止するように動作する。
続されることをいゝ、天絡が生じると該端子に接
続される回路素子に大電流が流れて破壊する恐れ
がある。天絡保護回路はかゝる場合回路素子の破
壊を防止するように動作する。
従来の天絡保護回路を第３図に示す。OUTは
出力端子、Vccは電源又は電圧であり、天絡時に
は何らかの手段でOUTがVccに接続される。第
３図ではこのときOUT、抵抗R1、トランジスタ
Q2のエミツタ・ベース、ゼナーダイオードZD、
基準電圧REF1の経路で電流が流れ、トランジス
タQ2はオンになる。またトランジスタQ3はオフ
になり、トランジスタQ4もオフ、従つてダイオ
ードD1、抵抗R4の経路で電流が流れ、トランジ
スタQ5はオン、従つてトランジスタQ1はオンと
なり電流Idが流れる。この天絡保護電流Idは図示
しない保護用トランジスタを制御して回路素子の
破壊を防止する。第４図にその例を示す。
出力端子、Vccは電源又は電圧であり、天絡時に
は何らかの手段でOUTがVccに接続される。第
３図ではこのときOUT、抵抗R1、トランジスタ
Q2のエミツタ・ベース、ゼナーダイオードZD、
基準電圧REF1の経路で電流が流れ、トランジス
タQ2はオンになる。またトランジスタQ3はオフ
になり、トランジスタQ4もオフ、従つてダイオ
ードD1、抵抗R4の経路で電流が流れ、トランジ
スタQ5はオン、従つてトランジスタQ1はオンと
なり電流Idが流れる。この天絡保護電流Idは図示
しない保護用トランジスタを制御して回路素子の
破壊を防止する。第４図にその例を示す。
第４図は天絡保護回路を付けた電力増幅回路を
示し、Q1〜Q5は第３図で述べた前記トランジス
タである。天絡検出電流IdはトランジスタQ6を
オンにし、定電流源トランジスタQ11が供給する
電流を全て該トランジスタQ6が吸収し、出力段
トランジスタQ7，Q8をオフにするQ9，Q10は天絡
した時点でオフとなる。この保護回路がないと出
力段トランジスタQ7，Q8に大きな電流が流れ、
該トランジスタは破壊する。即ち、出力端子
OUTが例えば13.2Vである（車載用アンプの場合
電源はバツテリ）Vccになると、差動アンプのト
ランジスタQ15はオフ、Q14がオン、従つてトラ
ンジスタQ16は飽和しコレクタ・エミツタ間電圧
は約0V、したがつてトランジスタQ7のベースエ
ミツタ間電圧がVcc（＝13.2V）となり、これらの
トランジスタQ7，Q8に流れる電流は大きく、該
トランジスタを破壊する恐れがある。
示し、Q1〜Q5は第３図で述べた前記トランジス
タである。天絡検出電流IdはトランジスタQ6を
オンにし、定電流源トランジスタQ11が供給する
電流を全て該トランジスタQ6が吸収し、出力段
トランジスタQ7，Q8をオフにするQ9，Q10は天絡
した時点でオフとなる。この保護回路がないと出
力段トランジスタQ7，Q8に大きな電流が流れ、
該トランジスタは破壊する。即ち、出力端子
OUTが例えば13.2Vである（車載用アンプの場合
電源はバツテリ）Vccになると、差動アンプのト
ランジスタQ15はオフ、Q14がオン、従つてトラ
ンジスタQ16は飽和しコレクタ・エミツタ間電圧
は約0V、したがつてトランジスタQ7のベースエ
ミツタ間電圧がVcc（＝13.2V）となり、これらの
トランジスタQ7，Q8に流れる電流は大きく、該
トランジスタを破壊する恐れがある。
なおこのパワーアンプの通常の動作は次の如く
である。即ち入力端子INに信号電圧が加わり、
この信号電圧が高くなるとトランジスタQ14の電
流は減り、従つてトランジスタQ16のベース電流
が減り、電位REF1は上る。これによりダーリン
トン接続されたプツシユ側のトランジスタQ10，
Q9は導通度を増し、プル側のトランジスタQ7，
Q8（Q7はpnp，Q8はnpnで、同じnpnであるQ10，
Q9とは動作が逆になる）は導通度を下げ、出力
OUTの電位は高くなる。これは抵抗R10，R9で
分圧されたのちトランジスタQ15に加わり、上記
動作を和らげる即ち負帰還をかける。信号電圧が
低くなるときは上記の逆である。
である。即ち入力端子INに信号電圧が加わり、
この信号電圧が高くなるとトランジスタQ14の電
流は減り、従つてトランジスタQ16のベース電流
が減り、電位REF1は上る。これによりダーリン
トン接続されたプツシユ側のトランジスタQ10，
Q9は導通度を増し、プル側のトランジスタQ7，
Q8（Q7はpnp，Q8はnpnで、同じnpnであるQ10，
Q9とは動作が逆になる）は導通度を下げ、出力
OUTの電位は高くなる。これは抵抗R10，R9で
分圧されたのちトランジスタQ15に加わり、上記
動作を和らげる即ち負帰還をかける。信号電圧が
低くなるときは上記の逆である。
通常動作時は出力OUTはトランジスタQ16のコ
レクタ電位REF1とほゞ同じ電位であり、従つて
抵抗R1、トランジスタQ2のエミツタ・ベース、
ゼナーダイオードZDへ流れる電流はなく、天絡
保護電流Idはない。式で示すと、 VOUT−REF1＜VZD＋VBE−R1I1 であつて、I1は流れず、保護回路は動作しない。
しかし天絡するとVOUT＝Vccになり、トランジス
タQ15はオフ、Q14，Q16はオン、REF1≒0Vにな
つて、 VOUT−REF1≒Vcc＞VZD＋VBE＋R1I1 となるため保護回路が動作し、トランジスタQ6
によりトランジスタQ11からの電流を吸込み、ト
ランジスタQ7，Q8をオフにする。
レクタ電位REF1とほゞ同じ電位であり、従つて
抵抗R1、トランジスタQ2のエミツタ・ベース、
ゼナーダイオードZDへ流れる電流はなく、天絡
保護電流Idはない。式で示すと、 VOUT−REF1＜VZD＋VBE−R1I1 であつて、I1は流れず、保護回路は動作しない。
しかし天絡するとVOUT＝Vccになり、トランジス
タQ15はオフ、Q14，Q16はオン、REF1≒0Vにな
つて、 VOUT−REF1≒Vcc＞VZD＋VBE＋R1I1 となるため保護回路が動作し、トランジスタQ6
によりトランジスタQ11からの電流を吸込み、ト
ランジスタQ7，Q8をオフにする。
従来の天絡回路は図示のように複雑である。ト
ランジスタはQ1〜Q5の２個を使用し、それにダ
イオードD1，ZD、抵抗R1〜R4を使用する。なお
トランジスタQ3，Q4は検出動作に直接関係はし
ないが、リーク防止に必要である。阻ち天絡が発
生しない状態ではトランジスタQ2にベース電流
が流れず、コレクタ電流はないはずであるが、実
際には若干のリーク電流が流れ、これがトランジ
スタQ5，Q1をオンにして保護電流Idを生じる恐
れがある。トランジスタQ3，Q4を設けると、出
力OUTがVccより低い限り、Q3オン、従つてQ4
オンとなり、トランジスタQ5，Q1のオンを防ぐ。
ランジスタはQ1〜Q5の２個を使用し、それにダ
イオードD1，ZD、抵抗R1〜R4を使用する。なお
トランジスタQ3，Q4は検出動作に直接関係はし
ないが、リーク防止に必要である。阻ち天絡が発
生しない状態ではトランジスタQ2にベース電流
が流れず、コレクタ電流はないはずであるが、実
際には若干のリーク電流が流れ、これがトランジ
スタQ5，Q1をオンにして保護電流Idを生じる恐
れがある。トランジスタQ3，Q4を設けると、出
力OUTがVccより低い限り、Q3オン、従つてQ4
オンとなり、トランジスタQ5，Q1のオンを防ぐ。
本発明は回路構成等を変更して、簡単な構造の
天絡保護回路を提供しようとするものである。
天絡保護回路を提供しようとするものである。
本発明は、端子が天絡されたとき該端子に接続
される回路素子が損傷するのを防止する保護回路
において、該端子に接続された抵抗と第１のトラ
ンジスタと第２のトランジスタの直列回路を備
え、第１のトランジスタのベースには第１の基準
電位を与え、第２のトランジスタのベースにはゼ
ナーダイオードを介して第２の基準電位を与え、
該第２のコレクタを保護用トランジスタのベース
へ接続してなることを特徴とするものである。
される回路素子が損傷するのを防止する保護回路
において、該端子に接続された抵抗と第１のトラ
ンジスタと第２のトランジスタの直列回路を備
え、第１のトランジスタのベースには第１の基準
電位を与え、第２のトランジスタのベースにはゼ
ナーダイオードを介して第２の基準電位を与え、
該第２のコレクタを保護用トランジスタのベース
へ接続してなることを特徴とするものである。
本発明の天絡保護回路は第１図に示すようにト
ランジスタQ20，Q21の２個とゼナーダイオード
ZD1個及び抵抗R11個からなる簡単なものであ
り、これで第３図の従来回路と同様な働らきをす
ることができる。即ち、第２の基準電圧REF2は
定電流源トランジスタQ11〜Q13の共通ベース電
位としており、従つて出力端子OUTがVccにな
るまではトランジスタQ20にベース電流は流れ
ず、該トランジスタはオフである。またトランジ
スタQ21のベース電流はトランジスタQ20がオン
しない限り流れることはなくまたQ20が飽和した
としても、VOUT−REF1＞VBE＋VZDにならなけれ
ば流れず、通常動作ではREF1はほゞVOUTなので
上記式は成立せず従つてトランジスタQ21はオフ
である。これらにより、トランジスタリーク電流
を想定しても通常状態では保護電流Idは発生しな
い。しかし天絡で出力端子OUTがVccになると
トランジスタQ20はオン、Q21もオンになり、保
護電流Idが生じる。式で示すと、天絡時は負帰還
作用でREF1はほゞ0Vに下るので VOUT−REF1（≒Vcc）≧VZD＋VBE＋R1R1 かつQ20のエミツタ電位がVcc−R1I1、が成立
し、電流I1が流れてこれが保護電流Idになる。な
おトランジスタQ21はマルチコレクタ型で、コレ
クタの１つはベースへ接続しているが、これは、
保護電流Idは次段保護トランジスタのベース電流
になるだけで大きな値は不要なので、一部をバイ
パスしてIdを小にするためのものである。
ランジスタQ20，Q21の２個とゼナーダイオード
ZD1個及び抵抗R11個からなる簡単なものであ
り、これで第３図の従来回路と同様な働らきをす
ることができる。即ち、第２の基準電圧REF2は
定電流源トランジスタQ11〜Q13の共通ベース電
位としており、従つて出力端子OUTがVccにな
るまではトランジスタQ20にベース電流は流れ
ず、該トランジスタはオフである。またトランジ
スタQ21のベース電流はトランジスタQ20がオン
しない限り流れることはなくまたQ20が飽和した
としても、VOUT−REF1＞VBE＋VZDにならなけれ
ば流れず、通常動作ではREF1はほゞVOUTなので
上記式は成立せず従つてトランジスタQ21はオフ
である。これらにより、トランジスタリーク電流
を想定しても通常状態では保護電流Idは発生しな
い。しかし天絡で出力端子OUTがVccになると
トランジスタQ20はオン、Q21もオンになり、保
護電流Idが生じる。式で示すと、天絡時は負帰還
作用でREF1はほゞ0Vに下るので VOUT−REF1（≒Vcc）≧VZD＋VBE＋R1R1 かつQ20のエミツタ電位がVcc−R1I1、が成立
し、電流I1が流れてこれが保護電流Idになる。な
おトランジスタQ21はマルチコレクタ型で、コレ
クタの１つはベースへ接続しているが、これは、
保護電流Idは次段保護トランジスタのベース電流
になるだけで大きな値は不要なので、一部をバイ
パスしてIdを小にするためのものである。
第２図に実施例を示す。第１図および第４図と
同じ部分には同じ符号が付してある。動作は前述
の通りであり、通常状態ではVOUT≒REF1なの
で、 VOUT−REF1＜VZD＋VBE＋VCE＋R1I1 であり、I1は流れず、保護回路は動作しない。こ
れに対し天絡が発生するとトランジスタQ20がオ
ンになり、またREF1≒０になるので、上式の不
等号は逆になり、電流I1が流れてその一部が保護
電流Idになる。
同じ部分には同じ符号が付してある。動作は前述
の通りであり、通常状態ではVOUT≒REF1なの
で、 VOUT−REF1＜VZD＋VBE＋VCE＋R1I1 であり、I1は流れず、保護回路は動作しない。こ
れに対し天絡が発生するとトランジスタQ20がオ
ンになり、またREF1≒０になるので、上式の不
等号は逆になり、電流I1が流れてその一部が保護
電流Idになる。
保護回路のトランジスタQ21はマルチコレクタ
型で、その一方のコレクタはベースへ接続されて
コレクタ電流を分流し、保護電流Idを必要値に抑
えているが、この機能はトランジスタQ20が定電
流トランジスタQ11，Q12と同じベース電圧を受
けて天絡発生時に流れる電流I1を定電流化するこ
とよにり確実にされる。
型で、その一方のコレクタはベースへ接続されて
コレクタ電流を分流し、保護電流Idを必要値に抑
えているが、この機能はトランジスタQ20が定電
流トランジスタQ11，Q12と同じベース電圧を受
けて天絡発生時に流れる電流I1を定電流化するこ
とよにり確実にされる。
以上説明したように本発明によれば機能は同じ
で回路構成を簡単化でき、消費電流も少ない天絡
保護回路を提供できる。
で回路構成を簡単化でき、消費電流も少ない天絡
保護回路を提供できる。
第１図は本発明の保護回路を示す回路図、第２
図は第１図の適用例を示す回路図、第３図は従来
の保護回路を示す回路図、第４図は第３図の適用
例を示す回路図である。 図面でOUTは端子、Q7，Q8は該端子に接続さ
れる回路素子、R1は抵抗、Q20は第１のトランジ
スタ、Q21は第２のトランジスタ、ZDはゼナーダ
イオード、REF2，REF1は第１，第２の基準電圧
である。
図は第１図の適用例を示す回路図、第３図は従来
の保護回路を示す回路図、第４図は第３図の適用
例を示す回路図である。 図面でOUTは端子、Q7，Q8は該端子に接続さ
れる回路素子、R1は抵抗、Q20は第１のトランジ
スタ、Q21は第２のトランジスタ、ZDはゼナーダ
イオード、REF2，REF1は第１，第２の基準電圧
である。
Claims (1)
- 【特許請求の範囲】 １ 端子が天絡されたとき該端子に接続される回
路素子が損傷するのを防止する保護回路におい
て、 該端子に接続された抵抗と第１のトランジスタ
と第２のトランジスタの直列回路を備え、第１の
トランジスタのベースには第１の基準電位を与
え、第２のトランジスタのベースにはゼナーダイ
オードを介して第２の基準電位を与え、該第２の
トランジスタのコレクタから制御電流を出力する
ことを特徴とする天絡保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60245088A JPS62104304A (ja) | 1985-10-31 | 1985-10-31 | 保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60245088A JPS62104304A (ja) | 1985-10-31 | 1985-10-31 | 保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62104304A JPS62104304A (ja) | 1987-05-14 |
| JPH025042B2 true JPH025042B2 (ja) | 1990-01-31 |
Family
ID=17128427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60245088A Granted JPS62104304A (ja) | 1985-10-31 | 1985-10-31 | 保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62104304A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0427613U (ja) * | 1990-06-28 | 1992-03-05 |
-
1985
- 1985-10-31 JP JP60245088A patent/JPS62104304A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62104304A (ja) | 1987-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61230411A (ja) | 電気回路 | |
| US4581551A (en) | Input/output circuit for use with various voltages | |
| JPH0473806B2 (ja) | ||
| JPH025042B2 (ja) | ||
| JPH0554072B2 (ja) | ||
| US3934157A (en) | TTL circuit | |
| JPH0480406B2 (ja) | ||
| US4764688A (en) | Output current darlington transistor driver circuit | |
| JP3250169B2 (ja) | バイポーラトランジスタとして構成される第１スイツチング素子を有するスイツチ | |
| JPH04287416A (ja) | 出力回路 | |
| EP0505063B1 (en) | Differential circuit implemented by bipolar transistors free from excess base-emitter reverse bias voltage | |
| JPH0230902Y2 (ja) | ||
| JP2776034B2 (ja) | 定電流回路 | |
| JPS5926098B2 (ja) | 近接スイッチ | |
| JPS63184074A (ja) | 電圧検出回路 | |
| JP2829773B2 (ja) | コンパレータ回路 | |
| JPH06140499A (ja) | 半導体集積回路 | |
| JP3063345B2 (ja) | 飽和防止回路 | |
| JPH01305609A (ja) | 出力回路 | |
| JPH0786895A (ja) | 出力回路 | |
| JPH0359609B2 (ja) | ||
| JPH0513064Y2 (ja) | ||
| JP2506811Y2 (ja) | ブリッジ型出力回路 | |
| KR930006087Y1 (ko) | 3진논리 버퍼 | |
| JPH04225618A (ja) | 比較回路 |