JPH04225618A - 比較回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は比較回路、特に入力信号
が広範囲に変動した場合においても、誤動作のない比較
作用を行うことのできる差動増幅器等に好適な比較回路
の改良に関する。

【０００２】

【従来の技術】２信号入力を互いに比較して反転動作を
行う比較回路が広範囲に用いられており、例えば、レベ
ル比較回路、差動増幅器、あるいは一方の入力電位を固
定したスレッショルド比較回路等として用いられている
。

【０００３】図６には、従来における比較回路が示され
、第１の入力端子１０に供給される第１の入力信号Ｖ１
と第２の入力端子２０に供給される第２の入力信号Ｖ２
とが比較される。

【０００４】第１の入力信号Ｖ１は、第１の入力トラン
ジスタ１１のベースに供給され、この第１の入力トラン
ジスタ１１のエミッタは、第１の制御トランジスタ１２
のベースに接続されている。

【０００５】前記入力トランジスタ１１のコレクタは直
接接地され、また、制御トランジスタ１２のコレクタは
電流ミラー回路を構成するトランジスタ１３のコレクタ
・エミッタを介して接地されている。このトランジスタ
１３のコレクタ・ベースは導通され、後述する如く、電
流ミラー回路によって反対側の比較回路枝をオフ状態に
抑制する。

【０００６】一方、前記第２の入力端子２０は、第２の
入力トランジスタ２１のベースに接続され、この入力ト
ランジスタ２１のエミッタは第２の制御トランジスタ２
２のベースに接続されている。入力トランジスタ２１の
コレクタは接地され、また、制御トランジスタ２２のコ
レクタはトランジスタ２３のコレクタ・エミッタを介し
て接地されている。このトランジスタ２３は前記トラン
ジスタ１３とベースを共通にし、電流ミラー回路を構成
している。

【０００７】前記両制御トランジスタ１２，２２のエミ
ッタは共通接続され、定電流回路３０から制御電流Ｉ１
の供給を受けている。

【０００８】前記第２の制御トランジスタ２２のエミッ
タは、反転トランジスタ３１のベースに接続されており
、この反転トランジスタ３１はエミッタが接地され、コ
レクタが定電流回路３２を介して電源ＶＣＣに接続され
ている。そして、反転トランジスタ３１のコレクタは出
力トランジスタ３３のベースに接続され、出力トランジ
スタ３３のエミッタは接地され、コレクタは出力端子４
０に接続されている。図において、電源と出力端子４０
との間には必要に応じて負荷ＲＬが接続される。

【０００９】以下、図２を参照しながら第１の入力信号
Ｖ１を一定値に固定した場合の比較作用を説明する。

【００１０】第２の入力信号Ｖ２が固定値Ｖ１より小さ
いとき（Ｖ２＜Ｖ１）には、出力端子４０に「Ｈ」信号
が出力される。

【００１１】すなわち、第２の入力信号Ｖ２が低いこと
から、入力トランジスタ２１及び制御トランジスタ２２
がオン状態となり、一方、第１の入力トランジスタ１１
及び制御トランジスタ１２はオフ状態となる。従って、
制御電流Ｉ１は第２の制御トランジスタ２２側に流れる
。この結果、反転トランジスタ３１のベースに電流が供
給されトランジスタ３１はオン作動し、この結果定電流
Ｉ２は反転トランジスタ３１のコレクタ・エミッタに流
れるので、出力トランジスタ３３がオフ状態となる。 従って、前述した如く出力端子４０には「Ｈ」レベルが
出力される。

【００１２】一方、第２の入力信号Ｖ２が上昇して、第
１の入力信号Ｖ１を越えると、第１の入力トランジスタ
１１及び制御トランジスタ１２がオン作動する。そして
、第２の入力トランジスタ２１及び制御トランジスタ２
２はオフ状態に反転し、この状態は電流ミラー回路によ
って確実に保持されることとなる。

【００１３】従って、反転トランジスタ３１がオフ状態
に反転し、この結果出力トランジスタ３３がオン作動し
て出力端子を「Ｌ」レベルに反転する。

【００１４】

【発明が解決しようとする課題】以上のようにして従来
の比較回路によれば、所望の比較反転作用が得られるが
、入力信号が負入力レベルとなったときには、誤動作を
生じてしまうという問題があった。

【００１５】このような負入力信号は、例えば入力端子
にノイズが混入した場合等に生じ、一時的に入力信号が
負電位まで低下してしまうことが生じる。また、接地電
位の変動によってもこのような事態が生じ、前述した従
来の比較回路ではノイズあるいは接地電位の変動に弱い
という問題があった。

【００１６】いま、図６において第２の入力トランジス
タ２１及び制御トランジスタ２２がオン状態（Ｖ２＜Ｖ
１）であると仮定する。このとき、制御トランジスタ２
２のエミッタ電位（Ａ点）は、Ｖ２＋２ＶＢＥとなる（
ＶＢＥ：ベース・エミッタ電圧）。

【００１７】このとき反転トランジスタ３１はオン状態
にあるので、制御トランジスタ２２のコレクタ（Ｂ点）
電位はＶＢＥである。なお、各トランジスタの特性はほ
ぼ一定なものと仮定する。

【００１８】従って、前記第２の入力信号Ｖ２が負にな
ると、前記Ｖ２＋２ＶＢＥで示されるＡ点電位がＶＢＥ
であるＢ点電位に向かって低下し、この結果、ＡＢ間電
位差すなわち制御トランジスタ２２のＶＣＥが縮まり、
ある時点で制御トランジスタ２２がカットオフしてしま
うという事態が生じる。

【００１９】このような場合には、反転トランジスタ３
１のベースへの電流供給が遮断され、反転トランジスタ
３１がオフ作動してしまうので、出力トランジスタ３３
はオン状態となり、出力端子４０には「Ｌ」レベルの信
号が出力される誤動作が生じる。　　本発明は、上記従
来の課題に鑑みなされたものであり、負入力信号が印加
された場合においても、誤動作を生じることのない、安
定性に優れた比較回路を提供することにある。

【００２０】

【課題を解決するための手段】上記目的を達成するため
に、本発明は、第１の入力信号がベースに供給される第
１の入力トランジスタと、前記第１の入力トランジスタ
のエミッタにベースが接続された第１の制御トランジス
タと、第２の入力信号がベースに供給される第２の入力
トランジスタと、前記第２の入力トランジスタのエミッ
タにベースが接続され、また、コレクタが反転トランジ
スタのベースに接続された第２の制御トランジスタと、
前記第１及び第２の制御トランジスタの共通接続された
エミッタに制御電流を供給する定電流源と、を含む比較
回路において、各入力トランジスタのベースと対応する
各入力端との間には、負入力信号が供給されたときに入
力トランジスタのコレクタ・ベースを導通させる入力抵
抗が接続され、各入力トランジスタのエミッタと制御ト
ランジスタのベースとの間には、制御トランジスタオン
時に制御トランジスタのエミッタ電位をかさ上げするレ
ベルアップ抵抗が接続されていることを特徴とする。

【００２１】

【作用】従って、本発明によれば、負入力信号が印加さ
れたときには入力トランジスタのコレクタ・ベースが導
通されて、そのベース電位をコレクタ・ベース電位（Ｖ
Ｆ）に固定する。そして、制御トランジスタ２２がカッ
トオフした場合に制御トランジスタから入力トランジス
タに流れる電流はレベルアップ抵抗を通るので、制御ト
ランジスタのエミッタ電位を従来と異なり、そのコレク
タ電位より十分に高い値に保持することができ、前記入
力トランジスタのベース電位クランプとこの制御トラン
ジスタのエミッタ電位レベルアップの両者によって、制
御トランジスタの一時的な反転を確実に防止することが
可能である。

【００２２】そして、本発明によればこのような電位確
保が通常の動作において最小限の消費電流増加にて行う
ことができる。

【００２３】

【実施例】図１には、本発明に係る比較回路の好適な実
施例が示され、前述した図６と同一部材には同一符号を
付して説明を省略する。

【００２４】基本的な比較回路構成は従来と同様である
が、本発明によれば、以下の如く第１回路側及び第２回
路側の両者にそれぞれ入力抵抗１４，２４及びレベルア
ップ抵抗１５，２５が接続されていることである。

【００２５】すなわち、第１の回路において、第１の入
力端子１０と第１の入力トランジスタ１１のベースとの
間には、入力抵抗１４が接続されている。

【００２６】また、第１の入力トランジスタ１１のエミ
ッタと第１の制御トランジスタ１２のベースとの間には
、レベルアップ抵抗１５が接続されている。

【００２７】同様に第２の回路においても、その入力端
子２０と第２の入力トランジスタ２１のベースとの間に
は入力抵抗２４が接続されている。そして、第１の入力
トランジスタのエミッタと第２の制御トランジスタ２２
のベースとの間には、レベルアップ抵抗２５が接続され
ている。

【００２８】本実施例において、前記入力抵抗１４，２
４及びレベルアップ抵抗１５，２５が数キロオームの抵
抗値に設定される。

【００２９】本発明の実施例は以上の構成からなり、以
下にその作用を説明する。

【００３０】まず、入力信号が負となったときに、入力
トランジスタ、本説明においては第１の入力トランジス
タ２１のベース電位クランプ作用を説明する。

【００３１】負入力信号の印加によって、トランジスタ
２１のベース電位も下降するが、このベース電位がある
程度下がると、トランジスタ２１のコレクタ・ベース間
が導通し、図１の破線で示されるように両者間にはダイ
オードが接続されたのと等価になる。従って、この導通
状態では、トランジスタ２１のベース電位は一定値（−
ＶＢＥ）でクランプされる。このクランプ電位は、換言
すれば前記等価ダイオードのＶＦで示すことも可能であ
る。

【００３２】従って、前記入力抵抗２４により、入力ト
ランジスタ２１のベース電位は一定値にクランプされる
ことが理解される。また、負入力電位がこれより下降す
るときには、前記入力抵抗２４による電位降下でこの負
電位を吸収していることはもちろんである。

【００３３】次に、制御トランジスタ２２のコレクタ・
エミッタ電位を確保するためのレベルアップ抵抗２５に
よる電位かさ上げ作用を説明する。

【００３４】図２には、制御トランジスタ２２の各端子
の電流が示され、図から明らかなように、エミッタ電流
ＩＥはコレクタ電流ＩＣとベース電流ＩＢとに分配され
、また、反転トランジスタ３１がオン作動状態において
は、制御トランジスタ２２のコレクタ電流ＩＣは反転ト
ランジスタ３１のベース・エミッタ間電圧（ＶＢＥ）に
て定まることが理解され、図２においては、この反転ト
ランジスタ３１のベース・エミッタ電圧（ＶＢＥ）がダ
イオードＤ１にて等価的に示されている。

【００３５】また、図３には、制御トランジスタ２２の
ベース電位（ＶＢ）を変化させたときの各端子の電流変
化を示している。

【００３６】制御トランジスタ２２のベース電位（ＶＢ
）は図３で示される電位Ｖ１１以上であれば、エミッタ
電流ＩＥはほとんどコレクタ電流ＩＣとして流れ出す。

【００３７】そして、このベース電位（ＶＢ）が前記電
位Ｖ１１より低くなると、徐々にコレクタ電流ＩＣが減
少し、その差分がベース電流ＩＢとして流れ出す。

【００３８】以上にように、図１において、入力トラン
ジスタ２１及び制御トランジスタ２２がオン状態（Ｖ１
＜Ｖ２）の場合、制御トランジスタ２２のエミッタ電位
は、 Ｖ１＋２ＶＢＥ＋Ｒ・ＩＢ となる。

【００３９】ここで、Ｒはレベルアップ抵抗２５の抵抗
値を示し、従来に比して制御トランジスタ２２のエミッ
タ電位（Ａ点）はＲ・ＩＢだけかさ上げされていること
が理解される。

【００４０】そして、前述した如く、入力抵抗２４のク
ランプ作用によって、入力トランジスタ２１ベース電位
は、一定値（−ＶＢＥ）でクランプされるので、この結
果、制御トランジスタ２２のエミッタ電位（Ａ点）は、
ＶＢＥ＋Ｒ・ＩＢ となる。

【００４１】一方、反転トランジスタ３１のオン状態で
は、制御トランジスタ２２のコレクタ電位はＶＢＥであ
るから、どのように低い負入力信号が印加された場合に
おいても、制御トランジスタ２２のコレクタ・エミッタ
間電位差はＲ・ＩＢだけ常に保持することとなる。

【００４２】従って、反転トランジスタ３１へのベース
電流の供給が確保され、従来における一時的な反転誤動
作を確実に防止することができる。

【００４３】本発明において、抵抗をダイオードあるい
はトランジスタで代替することも可能であるが、この場
合には、微小な電流が流れても０．６〜０．７ボルト程
度の電圧が生じてしまい、前述した電源電圧（ＶＣＣ）
付近の入力範囲が限定されてしまうという問題がある。

【００４４】この点、本発明によれば入力信号Ｖ１，Ｖ
２が０ボルト以上であれば、図１に示した入力抵抗及び
レベルアップ抵抗に流れる電流がＩ／ｈＦＥと小さくな
り、各抵抗による電位降下もほとんど生じないので、電
源電圧（ＶＣＣ）付近の入力電圧範囲の制限を与えるこ
とがないという利点がある。

【００４５】図４は、本発明の他の実施例を示し、比較
回路を差動増幅器として利用し、また、各トランジスタ
の極性を変えた実施例である。

【００４６】この実施例の動作も、前述した図１と同様
であり、図１の構成部材に符号１００を加えて、詳細な
説明は省略する。もちろん、図４の実施例においては、
差動増幅器を構成するので、反転トランジスタ１３１の
コレクタには抵抗１０１が接続され、また、出力トラン
ジスタ１３３のベースが前記反転トランジスタ１３１の
コレクタと抵抗１０１との間に接続されている。

【００４７】図５は、本発明の更に他の実施例を示し、
図１と対応する部材には符号に２００を加えて示し、説
明を省略する。図５の実施例は、オペアンプに適用され
た場合であり、反転トランジスタ２３１のコレクタと定
電流回路２３２との間には、ダイオード２０１，２０２
が直列接続され、また、反転トランジスタ２３１のコレ
クタ・ベース間には、コンデンサ２０３が接続されてい
る。

【００４８】そして、反転トランジスタ２３１のコレク
タには、トランジスタ２０４のベースが接続され、この
トランジスタ２０４のエミッタ・コレクタ間に負荷ＲＬ
が接続される。そして、トランジスタ２０４のエミッタ
にはトランジスタ２０５のエミッタが接続され、トラン
ジスタ２１５のコレクタは電源に、そしてベースは定電
流回路２３２に接続されている。

【００４９】従って、図５の実施例によれば、両入力信
号の電位差に応じて差動増幅を行うオペアンプが構成さ
れる。

【００５０】

【発明の効果】以上説明したように本発明によれば、入
力信号の範囲を著しく広く設定することができ、これに
よって外部からの混入ノイズによっても誤動作をするこ
とのない、安定した比較回路を提供可能である。

【図面の簡単な説明】

【図１】本発明に係る比較回路の好適な実施例を示す回
路図である。

【図２】図１における制御トランジスタと反転トランジ
スタとの関係を示す等価回路図である。

【図３】本実施例における反転作用を示す説明図である
。

【図４】本発明に係る比較回路を差動増幅器として用い
た場合の実施例を示す回路図である。

【図５】本発明に係る比較回路をオペアンプとして用い
た場合の更に他の実施例を示す回路図である。

【図６】従来における比較回路の回路図である。

【図７】従来の比較判定作用を示す説明図である。

【符号の説明】

１０　　第１の入力端子 １１　　第１の入力トランジスタ １２　　第１の制御トランジスタ １４，２４　　入力抵抗 １５，２５　　レベルアップ抵抗 ２０　　第２の入力端子 ２１　　第２の入力トランジスタ ２２　　第２の制御トランジスタ ３０　　定電流回路 ３１　　反転トランジスタ

Claims (1)

【特許請求の範囲】
1. 【請求項１】第１の入力信号がベースに供給される第１
   の入力トランジスタと、前記第１の入力トランジスタの
   エミッタにベースが接続された第１の制御トランジスタ
   と、第２の入力信号がベースに供給される第２の入力ト
   ランジスタと、前記第２の入力トランジスタのエミッタ
   にベースが接続され、また、コレクタが反転トランジス
   タのベースに接続された第２の制御トランジスタと、前
   記第１及び第２の制御トランジスタの共通接続されたエ
   ミッタに制御電流を供給する定電流回路と、を含む比較
   回路において、各入力トランジスタのベースとこれに対
   応する各入力端との間には、負入力信号が供給されたと
   きに入力トランジスタのコレクタ・ベースを導通させる
   入力抵抗が接続され、各入力トランジスタのエミッタと
   制御トランジスタのベースとの間には、制御トランジス
   タオン時に制御トランジスタのエミッタ電位をかさ上げ
   するレベルアップ抵抗が接続されていることを特徴とす
   る比較回路。