JP4646470B2 - コンパレータ回路 - Google Patents

コンパレータ回路 Download PDF

Info

Publication number
JP4646470B2
JP4646470B2 JP2001298230A JP2001298230A JP4646470B2 JP 4646470 B2 JP4646470 B2 JP 4646470B2 JP 2001298230 A JP2001298230 A JP 2001298230A JP 2001298230 A JP2001298230 A JP 2001298230A JP 4646470 B2 JP4646470 B2 JP 4646470B2
Authority
JP
Japan
Prior art keywords
transistor
voltage
base
resistor
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001298230A
Other languages
English (en)
Other versions
JP2003110409A (ja
Inventor
敏行 今井
寿一 宇野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2001298230A priority Critical patent/JP4646470B2/ja
Publication of JP2003110409A publication Critical patent/JP2003110409A/ja
Application granted granted Critical
Publication of JP4646470B2 publication Critical patent/JP4646470B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Measurement Of Current Or Voltage (AREA)
  • Manipulation Of Pulses (AREA)
  • Amplifiers (AREA)

Description

【0001】
【発明の属する技術分野】
入力信号を所定の基準電圧と比較して比較結果の信号を出力するコンパレータ回路、特にヒステリシスを有するものに関する。
【0002】
【従来の技術】
従来より、各種回路において、入力信号を所定の基準電圧と比較して、比較結果の信号を出力するコンパレータが使用される。
【0003】
図3は、従来例を示しており、入力信号は、入力端子VINからPNPトランジスタQ1のベースに供給される。このトランジスタQ11のエミッタは、他端が電源VCCに接続される定電流源Icomに接続されており、この定電流源Icomには、PNPトランジスタQ12のエミッタも接続されている。また、トランジスタQ11のコレクタはベースエミッタ間が短絡されたNPNトランジスタQ13のコレクタに接続され、トランジスタQ12のコレクタは、NPNトランジスタQ14のコレクタに接続されており、これらトランジスタQ13、Q14のエミッタはグランドに接続されている。トランジスタQ13、Q14は、カレントミラーを構成している。
【0004】
トランジスタQ12のベースには、抵抗R12を介し他端がグランドに接続された基準電源V11の正極が接続されている。
【0005】
また、トランジスタQ14のコレクタには、エミッタがグランドに接続されたNPNトランジスタQ15のベースが接続され、このトランジスタQ15のコレクタには他端が電源VCCに接続された定電流源Ihysに接続されている。
【0006】
定電流源Ihysには、エミッタがグランドに接続されると共にコレクタ・ベース間が短絡されたNPNトランジスタQ16のコレクタが接続され、このトランジスタQ16のベースには、エミッタがグランドに接続されたNPNトランジスタQ17のベースが接続されている。トランジスタQ16、Q17は、カレントミラーを構成している。
【0007】
トランジスタQ17のコレクタには、エミッタが電源VCCに接続され、コレクタ・エミッタ間が短絡されたPNPトランジスタQ18のコレクタが接続されている。このトランジスタQ18のベースには、エミッタが電源VCCに接続されたPNPトランジスタQ19およびPNPトランジスタQ20のベースが共通接続されている。
【0008】
トランジスタQ19のコレクタは、トランジスタQ12のベースに接続され、トランジスタQ20のコレクタは、抵抗R13を介しグランドに接続されている。そして、この抵抗R13の上側がエミッタがグランドに接続された出力用のNPNトランジスタQ21のベースに接続されており、このトランジスタ21のコレクタが出力端子VOUTに接続されている。
【0009】
このような回路において、端子VINへの入力信号の電圧が基準電圧V11より低い場合には、トランジスタQ11がオンし、トランジスタQ13にこの電流が流れるがトランジスタQ12、Q14には電流は流れない。従って、トランジスタQ15はオフしており、トランジスタQ16、Q17、Q18、Q19、Q20がオンしトランジスタQ21がオンしている。これによって出力は電流引き込み、すなわちLになる。
【0010】
ここで、トランジスタQ19がオンになっており、このトランジスタQ19に流れる電流は、抵抗R12、基準電源V11を介しグランドに流れる。従って、トランジスタQ12のベース電位はHになっている。
【0011】
この状態で、トランジスタQ11のベースに供給される入力信号がV11+R12×Ihysを越えると、トランジスタQ11がオフし、トランジスタQ12がオンする。これによって、トランジスタQ13がオフし、トランジスタQ14、Q15がオンする。従って、トランジスタQ16、Q17、Q18、Q19、Q20、Q21がオフし、出力がハイインピーダンス、すなわちHになる。
【0012】
そして、この状態で、トランジスタQ19がオフであるため、抵抗R12には電流が流れず、トランジスタQ12のベースは、基準電圧V11になっている。従って、次に入力信号の電圧が基準電圧V11以上になった段階でトランジスタQ11がオンし、出力がH→Lになり、入力信号がV11+R12×Ihys以上になった段階で、トランジスタQ11がオフし、出力がその後のL→Hとなるヒステリシス付きのコンパレータとして機能する。
【0013】
【発明が解決しようとする課題】
しかし、上記回路においては、入力信号VINが基準値より低い場合、トランジスタQ11、Q13を介し、電流Icomが流れており、または入力信号VINが基準値より高い場合、トランジスタQ12、Q14にIcom、トランジスタQ16、Q20および抵抗R12に電流Ihysが流れる。
【0014】
従って、比較を行っている場合には、常に電流が流れており、電力消費が大きいという問題があった。
【0015】
本発明は、上記課題に鑑みなされたものであり、電力消費を抑制することができるコンパレータ回路を提供することを目的とする。
【0016】
【課題を解決するための手段】
本発明は、コレクタ・ベース間が接続されたカレントミラー入力側トランジスタと、このカレントミラー入力側トランジスタとベースが共通接続されたカレントミラー出力側トランジスタと、ベースに入力信号が供給され、電源からの電流をオンオフされ、カレントミラー入力側トランジスタのコレクタ電流を制御するNPN型の入力トランジスタと、この入力トランジスタのエミッタに接続される第1抵抗と、この抵抗の他端とグランドとの間に接続されたPNP型の基準トランジスタと、この基準トランジスタのベースに基準電圧を印加する基準電源と、前記抵抗と基準トランジスタの接続点に接続され、前記カレントミラー入力側トランジスタに流れる電流に応じてオンされる調整トランジスタと、を有し、前記基準電源と基準トランジスタによって決定される電圧に基づいて入力トランジスタがオンする電圧が決定され、前記調整トランジスタのオン時電圧降下によって入力トランジスタがオフする電圧が決定されることを特徴とする。
【0017】
このように、基準電源と基準トランジスタによって決定される電圧に基づいて入力トランジスタがオンする電圧が決定され、前記調整トランジスタのオン時電圧降下によって入力トランジスタがオフする電圧が決定される。従って、入力トランジスタがオフされているときには、電流が流れる必要がない。入力トランジスタがオンしているときのみ電流が流れて比較が行われる。
【0018】
さらに、前記カレントミラー出力側トランジスタに流れる電流をグランドに向けて流す第2抵抗と、を有し、前記調整トランジスタは、NPN型であり、その調整トランジスタのベースに前記第2抵抗の上側電圧を供給するすることで、入力トランジスタのオン時に前記調整トランジスタをオンすることが好適である。
【0019】
【発明の実施の形態】
以下、本発明の実施形態について、図面に基づいて説明する。
【0020】
図1は、実施形態の構成を示す図である。ベースが入力信号が入力される入力端子VINに接続されるNPN入力トランジスタQ1のエミッタには、抵抗R1を介し、コレクタがグランドに接続されるPNPトランジスタQ2のエミッタが接続されている。このトランジスタQ2のベースには、他端がグランドに接続された基準電源V1の正極が接続されている。
【0021】
入力トランジスタQ1のコレクタには、エミッタが電源VCCに接続されたPNPトランジスタQ3のコレクタが接続されている。このトランジスタQ3のベース・コレクタ間は短絡されており、ベースは抵抗R2を介し電源VCCに接続されている。また、トランジスタQ3のベースには、エミッタが電源VCCに接続されたPNPトランジスタQ4のベースが接続されており、トランジスタQ3とトランジスタQ4はカレントミラーを構成している。
【0022】
トランジスタQ4のコレクタは、抵抗R3を介し、グランドに接続されている。また、トランジスタQ4のコレクタと抵抗R3の接続点には、抵抗R4を介しエミッタがグランドに接続されたNPNトランジスタQ5のベースが接続されており、このトランジスタQ5のコレクタが抵抗R1とトランジスタQ2のエミッタの接続点に接続されている。
【0023】
さらに、トランジスタQ4のコレクタと抵抗R3の接続点には、抵抗R5を介し、エミッタがグランドに接続されたNPNトランジスタQ6のベースが接続されている。そして、トランジスタQ6のコレクタが出力端VOUTに接続されている。なお、抵抗R4、R5は、トランジスタQ5、Q6へのベース電流を調整するための抵抗である。
【0024】
このような回路において、トランジスタQ1がオフされているとき、抵抗R1には電流が流れておらず、従って、抵抗R1の両端の電圧は等しい。一方、トランジスタQ1のオンする条件は、トランジスタQ1のベース・エミッタ間の電位差がトランジスタQ1のオン時のベースエミッタ間電圧VBE(VBE1)以上になることである。また、トランジスタQ2がオンする条件は、トランジスタQ2のベース・エミッタ間の電位差がトランジスタQ2のオン時のベース・エミッタ間電圧VBE(VBE2)以上になることである。
【0025】
このため、抵抗R1の両端に発生する電圧がトランジスタQ1のエミッタ側を(+)として、(VIN−VBE1)−(V1+VBE2)が0以上になることによって、トランジスタQ1、Q2がオンする。
【0026】
従って、トランジスタQ1をオンする条件は、(VIN−VBE1)−(V1+VBE2)>0、すなわち、VIN>V1+VBE+VBE2である。そして、この条件が満足された場合、トランジスタQ1がオンし、トランジスタQ3、Q4に電流が流れる。これによって、トランジスタQ4からの電流が抵抗R3に流れ、トランジスタQ5の電圧が上がり、このトランジスタQ5にベース電流が供給される。これによって、トランジスタQ5がオンする。
【0027】
また、トランジスタQ6にもベース電流が供給され、トランジスタQ6がオンされる。これによって、出力端VOUTから電流が引き込まれ、出力はLになる。
【0028】
この状態では、トランジスタQ5がオンしているため、このトランジスタQ5における電圧降下(コレクタエミッタ間電圧降下VCE5)分だけグランドより高い電圧が抵抗R1の下端電圧になる。この電圧VCE5は、トランジスタQ1がオンしたときの抵抗R1の下側電圧であるV1+VBE1より低い電圧に設定されている。このため、このときの抵抗R1の下側電圧は、VCE5になる。
【0029】
従って、トランジスタQ1がオンしているときの抵抗R1の両側の電位差は、(VIN−VBE1)−VCE5となる。
【0030】
そして、この状態からトランジスタQ1をオフさせる条件は、VINの電圧が抵抗R1の下側電圧と同一になり抵抗R1に電流が流れなくなることであり、(VIN−VBE1)−VCE5<0→VIN<VBE1+VCE5である。
【0031】
このため、このコンパレータ回路においては、ΔVIN=(V1+VBE1+VBE2)−(VBE1+VCE5)=V1+VBE2−VCE5というヒステリシスを有する。
【0032】
特に、このコンパレータ回路においては、トランジスタQ1がオフの時には、回路に電流が流れていない。従って、回路の電力消費を大きく低減することができる。
【0033】
図2には、他の実施形態の構成が示してある。この例では、トランジスタQ6に代えて、トランジスタQ7を有している。このトランジスタQ7は、そのベースがトランジスタQ3のベースに接続され、エミッタが電源に接続されたPNPトランジスタであり、トランジスタQ3とカレントミラーを構成する。従って、このトランジスタQ7もトランジスタQ1がオンしたときにオンし、このコレクタから比較結果の信号を出力することができる。なお、出力の極性はトランジスタQ6と逆であり、入力が高電圧の時に電流出力(H)、低電圧の時にオープンとなる。なお、この実施形態では、抵抗R4、R5は不要になる。
【0034】
【発明の効果】
以上説明したように、基準電源と基準トランジスタによって決定される電圧に基づいて入力トランジスタがオンする電圧が決定され、前記調整トランジスタのオン時電圧降下によって入力トランジスタがオフする電圧が決定される。従って、入力トランジスタがオフされているときには、電流が流れる必要がない。入力トランジスタがオンしているときのみ電流が流れて比較が行われる。
【図面の簡単な説明】
【図1】 実施形態の構成を示す図である。
【図2】 他の実施形態の構成を示す図である。
【図3】 従来例の構成を示す図である。
【符号の説明】
Q1〜Q7 トランジスタ、V1 基準電源、R1〜R5。

Claims (2)

  1. コレクタ・ベース間が接続されたカレントミラー入力側トランジスタと、
    このカレントミラー入力側トランジスタとベースが共通接続されたカレントミラー出力側トランジスタと、
    ベースに入力信号が供給され、電源からの電流をオンオフされ、カレントミラー入力側トランジスタのコレクタ電流を制御するNPN型の入力トランジスタと、
    この入力トランジスタのエミッタに接続される第1抵抗と、
    この抵抗の他端とグランドとの間に接続されたPNP型の基準トランジスタと、
    この基準トランジスタのベースに基準電圧を印加する基準電源と、
    前記抵抗と基準トランジスタの接続点に接続され、前記カレントミラー入力側トランジスタに流れる電流に応じてオンされる調整トランジスタと、
    を有し、
    前記基準電源と基準トランジスタによって決定される電圧に基づいて入力トランジスタがオンする電圧が決定され、前記調整トランジスタのオン時電圧降下によって入力トランジスタがオフする電圧が決定されるコンパレータ回路。
  2. 請求項1に記載の回路において、
    さらに、
    前記カレントミラー出力側トランジスタに流れる電流をグランドに向けて流す第2抵抗と、
    を有し、
    前記調整トランジスタは、NPN型であり、その調整トランジスタのベースに前記第2抵抗の上側電圧を供給するすることで、入力トランジスタのオン時に前記調整トランジスタをオンするコンパレータ回路。
JP2001298230A 2001-09-27 2001-09-27 コンパレータ回路 Expired - Lifetime JP4646470B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001298230A JP4646470B2 (ja) 2001-09-27 2001-09-27 コンパレータ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001298230A JP4646470B2 (ja) 2001-09-27 2001-09-27 コンパレータ回路

Publications (2)

Publication Number Publication Date
JP2003110409A JP2003110409A (ja) 2003-04-11
JP4646470B2 true JP4646470B2 (ja) 2011-03-09

Family

ID=19119160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001298230A Expired - Lifetime JP4646470B2 (ja) 2001-09-27 2001-09-27 コンパレータ回路

Country Status (1)

Country Link
JP (1) JP4646470B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01241915A (ja) * 1988-03-23 1989-09-26 Canon Inc 電流比較回路
JPH0366218A (ja) * 1989-08-05 1991-03-20 Mitsubishi Electric Corp 電圧検出回路
JP2000315938A (ja) * 1999-04-28 2000-11-14 Mitsubishi Electric Corp ヒステリシス入力バッファ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01241915A (ja) * 1988-03-23 1989-09-26 Canon Inc 電流比較回路
JPH0366218A (ja) * 1989-08-05 1991-03-20 Mitsubishi Electric Corp 電圧検出回路
JP2000315938A (ja) * 1999-04-28 2000-11-14 Mitsubishi Electric Corp ヒステリシス入力バッファ

Also Published As

Publication number Publication date
JP2003110409A (ja) 2003-04-11

Similar Documents

Publication Publication Date Title
JP3687343B2 (ja) 電池の充電制御回路
JPH07104372B2 (ja) 電圧比較回路
JPH04315207A (ja) 電源回路
JP4646470B2 (ja) コンパレータ回路
JPH0479171B2 (ja)
JP2870323B2 (ja) ウインドウコンパレータ
KR100208682B1 (ko) 전류원 회로
JP3265338B2 (ja) 安定化電源回路
JP4522125B2 (ja) 基準電圧発生回路
JP3330004B2 (ja) 直流安定化電源
JPS5816272Y2 (ja) シユミツト回路
JPH09116393A (ja) コンパレータ回路
JP2003198298A (ja) クランプ回路
JP2609749B2 (ja) 電流供給回路
JP3813428B2 (ja) A/d変換器の出力回路
JPH0936715A (ja) コンパレータ回路
JP3666241B2 (ja) 基準電圧源の雑音低減回路
JPH1174767A (ja) ヒステリシス付コンパレータ
JP3610685B2 (ja) 電圧検出回路
JPH06164262A (ja) 飽和防止回路
JP3672806B2 (ja) 定電圧回路
JP2591805Y2 (ja) 電源電圧監視回路
JPH0675017U (ja) 基準電源回路
JPS5943628A (ja) 定電流切換回路
JPH0897649A (ja) 演算増幅器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080925

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101109

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101207

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131217

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4646470

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131217

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131217

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131217

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131217

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250