JPH01241915A - 電流比較回路 - Google Patents
電流比較回路Info
- Publication number
- JPH01241915A JPH01241915A JP7029688A JP7029688A JPH01241915A JP H01241915 A JPH01241915 A JP H01241915A JP 7029688 A JP7029688 A JP 7029688A JP 7029688 A JP7029688 A JP 7029688A JP H01241915 A JPH01241915 A JP H01241915A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- circuit
- input
- conduction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000013459 approach Methods 0.000 abstract description 5
- 230000003534 oscillatory effect Effects 0.000 abstract 1
- 230000007423 decrease Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000011269 tar Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電流比較回路、特に流出する入力電流値の、あ
る値に対する大小を判別する電流比較回路に関するもの
である。
る値に対する大小を判別する電流比較回路に関するもの
である。
上記型式の電流比較回路として本出願人は、第２図によ
って示される電流比較回路を提案している。
って示される電流比較回路を提案している。
該第２図において、Ｑ＋ 、Ｑ４ 、ＱａはＮＰＮトラ
ンジスター、Ｑ２．Ｑ３．Ｑ５はＰＮＰトランジスター
、５′は定電圧源、Ｒ１〜Ｒ，ｌは抵抗、１は電源端子
、２は入力端子、４は出力端子、３は抵抗Ｒ１の接続端
子を示している。
ンジスター、Ｑ２．Ｑ３．Ｑ５はＰＮＰトランジスター
、５′は定電圧源、Ｒ１〜Ｒ，ｌは抵抗、１は電源端子
、２は入力端子、４は出力端子、３は抵抗Ｒ１の接続端
子を示している。
該第２図の構成にあって、電源端子１に電源電圧が印加
され、かつ５′の定電圧値をｖｌとすると、トランジス
ターＱ１のコレクタにはｖ、 ＶＢＥ □＝１１の電流が流れる。トランジス Ｒ。
され、かつ５′の定電圧値をｖｌとすると、トランジス
ターＱ１のコレクタにはｖ、 ＶＢＥ □＝１１の電流が流れる。トランジス Ｒ。
ターＱ２とＱ３はカレントミラーを構成しているので、
ベース電流分を無視すると、トランジスターＱ３のコレ
クタ電流は１１にほぼ等しい。
ベース電流分を無視すると、トランジスターＱ３のコレ
クタ電流は１１にほぼ等しい。
したかってＩ、が比較対象としての基準電流値となる。
ここで入力端子２からＩＩＮの電流か流出する時、Ｉ
ＩＮ＜ Ｉ ＋の場合、（１＋ Ｉ ＩＮ）の分の
電流は、トランジスターＱ５が導通しＱ４が非導通とな
ることにより、トランジスターＱ５のエミッタへ流れこ
む。これにてトランジスターＱ５のコレクタ電流とＲ２
による電圧降下によりトランジスターＱ６のベース電位
がＱ６の順方向電圧に達し、トランジスターＱ６は導通
して出力４はローレベルとなる。
ＩＮ＜ Ｉ ＋の場合、（１＋ Ｉ ＩＮ）の分の
電流は、トランジスターＱ５が導通しＱ４が非導通とな
ることにより、トランジスターＱ５のエミッタへ流れこ
む。これにてトランジスターＱ５のコレクタ電流とＲ２
による電圧降下によりトランジスターＱ６のベース電位
がＱ６の順方向電圧に達し、トランジスターＱ６は導通
して出力４はローレベルとなる。
一方、１１８≧１１の場合は、トランジスターＱ５は非
導通となり、トランジスターＱ５のコレクタ電流は０と
なる。よってトランジスターＱ６のベース電圧は接地レ
ベルでトランジスターＱ６は非導通となり出力４は、ハ
イレベルとなる。このときＩ ＩＮ＝Ｉ ｌではトラン
ジスターＱ４も非導通であるが、Ｉ ＩＮ＞ Ｉ １で
は（ＩＩＮＩ＋）分の電流はトランジスターＱ４が導通
して、そのエミッタより供給される。
導通となり、トランジスターＱ５のコレクタ電流は０と
なる。よってトランジスターＱ６のベース電圧は接地レ
ベルでトランジスターＱ６は非導通となり出力４は、ハ
イレベルとなる。このときＩ ＩＮ＝Ｉ ｌではトラン
ジスターＱ４も非導通であるが、Ｉ ＩＮ＞ Ｉ １で
は（ＩＩＮＩ＋）分の電流はトランジスターＱ４が導通
して、そのエミッタより供給される。
この様に、該第２図の回路では、抵抗Ｒ１によって基準
電流■１が決定され、流出する人力型？ＩＩＩ＋Ｎの１
１に対する大小比較がトランジスターＱ４．Ｑ５の構成
により行なわれ、トランジスターＱ６のオン・オフ結果
として判定される構成となっている。
電流■１が決定され、流出する人力型？ＩＩＩ＋Ｎの１
１に対する大小比較がトランジスターＱ４．Ｑ５の構成
により行なわれ、トランジスターＱ６のオン・オフ結果
として判定される構成となっている。
〔発明が解決しようとしている問題点〕上記第２図構成
の比較回路においては、入力電流ＩＩＮか基準電流１１
にほぼ等しく、トランジスターＱ５が・導通−一非導通
の遷移領域にある状態ではトランジスターＱ６の導通→
非導通或いは非導通−導通への切り変わりが瞬間的に鋭
く行なわれず、出力端子４の状態か発振気味になるおそ
れがある。
の比較回路においては、入力電流ＩＩＮか基準電流１１
にほぼ等しく、トランジスターＱ５が・導通−一非導通
の遷移領域にある状態ではトランジスターＱ６の導通→
非導通或いは非導通−導通への切り変わりが瞬間的に鋭
く行なわれず、出力端子４の状態か発振気味になるおそ
れがある。
本発明は上記第２図示の比較回路の改良に関するもので
、人出力特性にヒステリシスを持たせるための回路を付
加することにより、入力電流のしきい値付近でのスイッ
チング動作の不安定性を解消しようとするものである。
、人出力特性にヒステリシスを持たせるための回路を付
加することにより、入力電流のしきい値付近でのスイッ
チング動作の不安定性を解消しようとするものである。
すなわち、入力電流値が基準電流値に近づくと、入力端
子から一定電流を分流する回路を設けて、入力端子にオ
フセットを持たせてヒステリシス特性とすることにより
、安定したスイッチング動作を実現せんとするものであ
る。
子から一定電流を分流する回路を設けて、入力端子にオ
フセットを持たせてヒステリシス特性とすることにより
、安定したスイッチング動作を実現せんとするものであ
る。
第１図は本発明に係る電流比較回路の一実施例を示す回
路図で、第２図の回路と同一構成部には同一記号を付し
である。図において、６は定電流源、Ｑ７ 、Ｑａ 、
Ｑ９はトランジスターでＱ７゜Ｑ８はカレントミラーを
構成する。Ｒ２′は抵抗Ｒ２と直列接続され、その接続
点を上記トランジスターＱ９のベースと接続する抵抗で
ある。これらの回路構成にて、本願のヒステリシス特性
を比較回路に与える回路を形成している。
路図で、第２図の回路と同一構成部には同一記号を付し
である。図において、６は定電流源、Ｑ７ 、Ｑａ 、
Ｑ９はトランジスターでＱ７゜Ｑ８はカレントミラーを
構成する。Ｒ２′は抵抗Ｒ２と直列接続され、その接続
点を上記トランジスターＱ９のベースと接続する抵抗で
ある。これらの回路構成にて、本願のヒステリシス特性
を比較回路に与える回路を形成している。
次いで、該第１図実施例の動作につき説明する。
今、入力端子１１Ｎが基準電流１１に比べ十分に小さい
と、（Ｉ 、Ｉ ＩＮ）分の電流はトランジスターＱ５
のエミッタ電流となり、抵抗Ｒ２゜Ｒ２′ に電圧降下
を生じさせトランジスターＱ６及びＱ９は導通状態とな
る。この結果、出力端子４はローレベルとなるが、一方
トランシスターＱ９には定電流源６によって供給される
電流Ｉ２が流れ、トランジスターＱ９のコレクタ電位は
Ｖ ＣＥ ｆｓＡＴｌ となるのでトランジスターＱ
８及びＱ７はカットオフ状態になる。
と、（Ｉ 、Ｉ ＩＮ）分の電流はトランジスターＱ５
のエミッタ電流となり、抵抗Ｒ２゜Ｒ２′ に電圧降下
を生じさせトランジスターＱ６及びＱ９は導通状態とな
る。この結果、出力端子４はローレベルとなるが、一方
トランシスターＱ９には定電流源６によって供給される
電流Ｉ２が流れ、トランジスターＱ９のコレクタ電位は
Ｖ ＣＥ ｆｓＡＴｌ となるのでトランジスターＱ
８及びＱ７はカットオフ状態になる。
一方、人力ＩＩＮの値かＩ、の値に近づいてトランジス
ターＱ５のコレクタ電流が減少し、Ｒ２′との電圧降下
によるトランジスターＱ９のベース電位がトランジスタ
ーＱ９の■８．（。旧以下になると、トランジスターＱ
９はカットオフし、その結果定電流源６からの電流Ｉ２
はトランジスターＱ８のコレクタ及びＱ７．Ｑ８のベー
スに流れ込みＱ、とＱ８が導通状態となる。トランジス
ターＱ７及びＱ８のベース電流を無視すると、トランジ
スターＱ７とＱ８はカレントミラーを構成しているので
、トランジスターＱ７のコレクタにはほぼＩ２の電流が
流れる。よってトランジスターＱ５のエミッタ電流は、
トランジスターＱ７がオンとなったと同時に（Ｉ＋
１１８）から（１１−１１Ｎ−Ｉ２）に減少し、その
瞬間にＱ６のベース電位が■Ｂε（。Ｎ、以下となって
トランジスターＱ６はカットオフし、４はハイレベルと
なる。
ターＱ５のコレクタ電流が減少し、Ｒ２′との電圧降下
によるトランジスターＱ９のベース電位がトランジスタ
ーＱ９の■８．（。旧以下になると、トランジスターＱ
９はカットオフし、その結果定電流源６からの電流Ｉ２
はトランジスターＱ８のコレクタ及びＱ７．Ｑ８のベー
スに流れ込みＱ、とＱ８が導通状態となる。トランジス
ターＱ７及びＱ８のベース電流を無視すると、トランジ
スターＱ７とＱ８はカレントミラーを構成しているので
、トランジスターＱ７のコレクタにはほぼＩ２の電流が
流れる。よってトランジスターＱ５のエミッタ電流は、
トランジスターＱ７がオンとなったと同時に（Ｉ＋
１１８）から（１１−１１Ｎ−Ｉ２）に減少し、その
瞬間にＱ６のベース電位が■Ｂε（。Ｎ、以下となって
トランジスターＱ６はカットオフし、４はハイレベルと
なる。
次にＩＩＮが１１より大きい状態から減少する場合につ
いて考える。
いて考える。
この状態ではトランジスターＱ５がオフであるためＱ９
もオフとなっている。よってトランジスターＱ７にはＩ
２が流れているので、（Ｉ ＩＮ＋Ｉ２ ＩＩ ）分
の電流がＱ４のエミッタから供給されている。ＩＩＮの
減少によりＱ４からの電流が０となり、ＩＩＮがさらに
減少して（ＩＩ ｌｌＮ−１２）分の電流がトラン
ジスターＱ５のエミッタに流れ込むと、Ｒ２′との電圧
降下によるトランジスターＱ９のベース電位がＶａＣ＋
。Ｎ）となった瞬間に、Ｑ９のコレクタ電位がＶ。Ｅ
ｆｓＡＴｌ まで降下し、トランジスターＱ８及びＱ
７がカットオフする。するとトランジスターＱ５のコレ
クタ電流は１２分たけ増加するので、その結果トランジ
スターＱ６のベース電位がＶＢＥｆ。Ｎ〕を越えてトラ
ンジスターＱ６がオン状態となり出力４はローレベルと
なる。
もオフとなっている。よってトランジスターＱ７にはＩ
２が流れているので、（Ｉ ＩＮ＋Ｉ２ ＩＩ ）分
の電流がＱ４のエミッタから供給されている。ＩＩＮの
減少によりＱ４からの電流が０となり、ＩＩＮがさらに
減少して（ＩＩ ｌｌＮ−１２）分の電流がトラン
ジスターＱ５のエミッタに流れ込むと、Ｒ２′との電圧
降下によるトランジスターＱ９のベース電位がＶａＣ＋
。Ｎ）となった瞬間に、Ｑ９のコレクタ電位がＶ。Ｅ
ｆｓＡＴｌ まで降下し、トランジスターＱ８及びＱ
７がカットオフする。するとトランジスターＱ５のコレ
クタ電流は１２分たけ増加するので、その結果トランジ
スターＱ６のベース電位がＶＢＥｆ。Ｎ〕を越えてトラ
ンジスターＱ６がオン状態となり出力４はローレベルと
なる。
トランジスターＱ９がオンとなるために必要なトランジ
スターＱ５のコレクタ電流を１３とすると出力４がロー
レベルからハイレベルへスイッチングするＩＩＮのしき
い値は（１１Ｉ３）であり、逆にハイレベルからローレ
ベルへスイッチングするＩＩＮのしきい値は（ＩＩ
Ｉ２ Ｉ３）で、その差１２分のヒステリシスを
持つことになる。これにより、しきい値付近におけるス
イッチングの安定性が得られる。
スターＱ５のコレクタ電流を１３とすると出力４がロー
レベルからハイレベルへスイッチングするＩＩＮのしき
い値は（１１Ｉ３）であり、逆にハイレベルからローレ
ベルへスイッチングするＩＩＮのしきい値は（ＩＩ
Ｉ２ Ｉ３）で、その差１２分のヒステリシスを
持つことになる。これにより、しきい値付近におけるス
イッチングの安定性が得られる。
以上説明したように、入力電流か基準電流値に近づくと
、入力端子から電流を分流する回路を設けることにより
、ヒステリシス特性を持たせることによって、入力端子
が基準電流値に近い時の、スイッチングの不安定性を解
消するという効果を得ることができる。
、入力端子から電流を分流する回路を設けることにより
、ヒステリシス特性を持たせることによって、入力端子
が基準電流値に近い時の、スイッチングの不安定性を解
消するという効果を得ることができる。
第１図は本発明に係る電流比較回路の一実施例を示す回
路図、第２図は先願に係る電流比較回路を示す回路図で
ある。 １・・・電源端子 ２・・・入力端子３・・・基準
電流設定用抵抗の接続端子４・・・出力端子 ５．
５′・・・定電圧源６・・・定電流源 Ｑ１〜Ｑ、
・・・トランジスタＲ１〜Ｒ３・・・抵抗 特許出願人 キャノン株式会社
路図、第２図は先願に係る電流比較回路を示す回路図で
ある。 １・・・電源端子 ２・・・入力端子３・・・基準
電流設定用抵抗の接続端子４・・・出力端子 ５．
５′・・・定電圧源６・・・定電流源 Ｑ１〜Ｑ、
・・・トランジスタＲ１〜Ｒ３・・・抵抗 特許出願人 キャノン株式会社
Claims (1)
- 電流比較回路における入力電流が基準電流よりも小であ
るときに、その差分電流と抵抗による電圧により導通す
る第１のＮＰＮトランジスターと、第１のＮＰＮトラン
ジスターに電流を供給する定電流回路と、第１のＮＰＮ
トランジスターが非導通のときに前記定電流回路の電流
が供給されて導通するエミッタ・ベースが短絡された第
２のＮＰＮトランジスターと、第２のＮＰＮトランジス
ターとカレントミラーを構成し、コレクタが入力端子に
接続された第３のＮＰＮトランジスターとで構成された
ヒステリシス回路によりヒステリシス特性を持つことを
特徴とする電流比較回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7029688A JP2622142B2 (ja) | 1988-03-23 | 1988-03-23 | 電流比較回路 |
| EP88106675A EP0288977A1 (en) | 1987-04-28 | 1988-04-26 | Current comparison circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7029688A JP2622142B2 (ja) | 1988-03-23 | 1988-03-23 | 電流比較回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01241915A true JPH01241915A (ja) | 1989-09-26 |
| JP2622142B2 JP2622142B2 (ja) | 1997-06-18 |
Family
ID=13427354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7029688A Expired - Lifetime JP2622142B2 (ja) | 1987-04-28 | 1988-03-23 | 電流比較回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2622142B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003110409A (ja) * | 2001-09-27 | 2003-04-11 | Sanyo Electric Co Ltd | コンパレータ回路 |
-
1988
- 1988-03-23 JP JP7029688A patent/JP2622142B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003110409A (ja) * | 2001-09-27 | 2003-04-11 | Sanyo Electric Co Ltd | コンパレータ回路 |
| JP4646470B2 (ja) * | 2001-09-27 | 2011-03-09 | 三洋電機株式会社 | コンパレータ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2622142B2 (ja) | 1997-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0639894B1 (en) | Circuit for limiting the maximum current supplied to a load by a power transistor | |
| US4147996A (en) | Current-controlled oscillator | |
| JPH04315207A (ja) | 電源回路 | |
| JPH01241915A (ja) | 電流比較回路 | |
| JPH0823780B2 (ja) | トランジスタ回路 | |
| JPH0320085B2 (ja) | ||
| JP2861868B2 (ja) | ヒステリシス付きコンパレータ | |
| JP3059893B2 (ja) | スイッチ回路 | |
| JP2870323B2 (ja) | ウインドウコンパレータ | |
| KR920010579B1 (ko) | 기준전압의 안정화 회로 | |
| JP2683015B2 (ja) | 電流比較回路 | |
| JPH02281309A (ja) | ドロッパ型定電圧回路 | |
| JP3025793B2 (ja) | 発振回路 | |
| KR100212155B1 (ko) | 히스테리시스 특성을 갖는 전압비교기 | |
| KR920000332B1 (ko) | 전류비를 이용한 저전원 공급차단회로 | |
| EP0288977A1 (en) | Current comparison circuit | |
| JPH1174767A (ja) | ヒステリシス付コンパレータ | |
| JP2646769B2 (ja) | 出力回路 | |
| JP2905671B2 (ja) | 安定化電源回路 | |
| KR920000333B1 (ko) | 전류비를 이용한 저전원 공급차단회로의 안정화 회로 | |
| JPH08115137A (ja) | 電流源回路、ｉｃ回路及びセンサ | |
| JPH0422214A (ja) | コンパレータ回路 | |
| JPH0548540U (ja) | 電流制限トランジスタ回路 | |
| JPH07146726A (ja) | 最大出力電流制御回路 | |
| JPH04223508A (ja) | 定電圧回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |