JPH0320085B2 - - Google Patents
Info
- Publication number
- JPH0320085B2 JPH0320085B2 JP58150505A JP15050583A JPH0320085B2 JP H0320085 B2 JPH0320085 B2 JP H0320085B2 JP 58150505 A JP58150505 A JP 58150505A JP 15050583 A JP15050583 A JP 15050583A JP H0320085 B2 JPH0320085 B2 JP H0320085B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- voltage
- switching
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 6
- 230000003503 early effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
Landscapes
- Amplifiers (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は二つの電流源の一方を選択する電流切
換回路に係り、特に減電圧特性の改良に関する。
換回路に係り、特に減電圧特性の改良に関する。
第１図は二つの差動アンプの一方を択一的に動
作させる回路図である。すなわち抵抗R1，R2お
よびトランジスタQ1，Q2で構成した第１の差動
アンプDF1と抵抗R3，R4およびトランジスタQ3，
Q4で構成した第２の差動アンプDF2を設け、トラ
ンジスタQ5，Q6からなる第１のカレントミラー
回路CL1、トランジスタQ7，Q8からなる第２の
カレントミラー回路CL2により一個の電流源I0を
択一的に共用するように連動スイツチSW1，SW2
を切換えるものである。すなわちスイツチSW1が
オン、スイツチSW2がオフであれば第１のカレン
トミラー回路CL1により第１の差動アンプDF1を
駆動する。逆にスイツチSW1がオフ、スイツチ
SW2がオンであれば第２のカレントミラー回路
CL2により第２の差動アンプDF2を駆動する。
作させる回路図である。すなわち抵抗R1，R2お
よびトランジスタQ1，Q2で構成した第１の差動
アンプDF1と抵抗R3，R4およびトランジスタQ3，
Q4で構成した第２の差動アンプDF2を設け、トラ
ンジスタQ5，Q6からなる第１のカレントミラー
回路CL1、トランジスタQ7，Q8からなる第２の
カレントミラー回路CL2により一個の電流源I0を
択一的に共用するように連動スイツチSW1，SW2
を切換えるものである。すなわちスイツチSW1が
オン、スイツチSW2がオフであれば第１のカレン
トミラー回路CL1により第１の差動アンプDF1を
駆動する。逆にスイツチSW1がオフ、スイツチ
SW2がオンであれば第２のカレントミラー回路
CL2により第２の差動アンプDF2を駆動する。
第２図は第１図に示す回路のスイツチSW1，
SW2をトランジスタQa，Qbにおき換え、トラン
ジスタQbのベースに一定電圧Vcを与えトランジ
スタQaのベース電圧を上記一定電圧Vcに対して
高い電圧もしくは低い電圧に制御するようにして
いる。すなわちトランジスタQaのベース電位が
トランジスタQbのベース電位よりも高ければト
ランジスタQaは遮断状態となりトランジスタQb
は導通し、第２のカレントミラー回路CL2のトラ
ンジスタQ8を介してそのコレクタ側に接続した
第２の差動アンプDF2を動作させる。逆にトラン
ジスタQaのベース電位がトランジスタQbのベー
ス電位よりも低ければトランジスタQbは遮断状
態となり、トランジスタQaは導通し、第１のカ
レントミラー回路CL1のトランジスタQ5を介して
そのコレクタ側に接続した第１の差動アンプDF1
を動作させる。
SW2をトランジスタQa，Qbにおき換え、トラン
ジスタQbのベースに一定電圧Vcを与えトランジ
スタQaのベース電圧を上記一定電圧Vcに対して
高い電圧もしくは低い電圧に制御するようにして
いる。すなわちトランジスタQaのベース電位が
トランジスタQbのベース電位よりも高ければト
ランジスタQaは遮断状態となりトランジスタQb
は導通し、第２のカレントミラー回路CL2のトラ
ンジスタQ8を介してそのコレクタ側に接続した
第２の差動アンプDF2を動作させる。逆にトラン
ジスタQaのベース電位がトランジスタQbのベー
ス電位よりも低ければトランジスタQbは遮断状
態となり、トランジスタQaは導通し、第１のカ
レントミラー回路CL1のトランジスタQ5を介して
そのコレクタ側に接続した第１の差動アンプDF1
を動作させる。
なおトランジスタQbのベースへは直列に接続
したダイオードD1，D2のツエナー効果により一
定電圧Vcを供給する。またトランジスタQaのベ
ースへは直列に接続したダイオードD3，D4，D5
によりトランジスタQaのベース電圧よりも高い
電圧を供給する。そして上記ダイオードD4，D5
をトランジスタQcで短絡することによりトラン
ジスタQaのベース電圧をトランジスタQbのベー
ス電圧よりも低くするように制御する。ここでダ
イオードD1〜D5は同一特性でその順方向降下電
圧をVfとすればトランジスタQbのベースには常
に電圧2Vfを与え、またトランジスタQaにはト
ランジスタQcのオフ時は電圧3Vf、オン時は電圧
Vfを与えることになる。
したダイオードD1，D2のツエナー効果により一
定電圧Vcを供給する。またトランジスタQaのベ
ースへは直列に接続したダイオードD3，D4，D5
によりトランジスタQaのベース電圧よりも高い
電圧を供給する。そして上記ダイオードD4，D5
をトランジスタQcで短絡することによりトラン
ジスタQaのベース電圧をトランジスタQbのベー
ス電圧よりも低くするように制御する。ここでダ
イオードD1〜D5は同一特性でその順方向降下電
圧をVfとすればトランジスタQbのベースには常
に電圧2Vfを与え、またトランジスタQaにはト
ランジスタQcのオフ時は電圧3Vf、オン時は電圧
Vfを与えることになる。
ところでこのような構成の切換回路の減電圧特
性は次のようになる。すなわち一般に電子回路に
おいて、動作可能な最小電圧は電源Vccから共通
電位（GND）へ流れる電流経過に存在するダイ
オードの順方向降下電圧およびトランジスタのベ
ース・エミツタ間電圧をVbeと、トランジスタの
コレクタ・エミツタ間の飽和電圧Vce（sat）の和
に抵抗等の電圧降下分を加えた値によつて定ま
る。そしてこの値を全ての電流経路について考察
し、最も大きな値の電流経路により減電圧特性が
決定される。
性は次のようになる。すなわち一般に電子回路に
おいて、動作可能な最小電圧は電源Vccから共通
電位（GND）へ流れる電流経過に存在するダイ
オードの順方向降下電圧およびトランジスタのベ
ース・エミツタ間電圧をVbeと、トランジスタの
コレクタ・エミツタ間の飽和電圧Vce（sat）の和
に抵抗等の電圧降下分を加えた値によつて定ま
る。そしてこの値を全ての電流経路について考察
し、最も大きな値の電流経路により減電圧特性が
決定される。
したがつて第２図に示す回路ではトランジスタ
Qcがオフ状態で電流源I2からダイオードD3，D4，
D5を通る電流経路により減電圧特性が決定され
る。ここで減電圧Vcc〓を簡略計算するために順
方向降下電圧Vfを0.7Vとし、電流源はトランジ
スタのコレクタ・エミツタ間を利用するのでVce
（sat）＝0.3とすると次式で与えられる。
Qcがオフ状態で電流源I2からダイオードD3，D4，
D5を通る電流経路により減電圧特性が決定され
る。ここで減電圧Vcc〓を簡略計算するために順
方向降下電圧Vfを0.7Vとし、電流源はトランジ
スタのコレクタ・エミツタ間を利用するのでVce
（sat）＝0.3とすると次式で与えられる。
Vcc〓＝３×0.7＋0.3＝2.4V
すなわち第２図に示す回路では計算上は電源電
圧2.4Vが動作限界となる。
圧2.4Vが動作限界となる。
本発明は上記の事情に鑑みてなされたもので減
電圧特性の良好な電流切換回路を提供することを
目的とするものである。
電圧特性の良好な電流切換回路を提供することを
目的とするものである。
すなわち本発明は、一対の電流源の電流のそれ
ぞれ一対の定電圧トランジスタのコレクタ・エミ
ツタ間へ与えるとともに一対のスイツチングトラ
ンジスタのベースへそれぞれ与えかつ上記定電圧
トランジスタのベースを共通に接続して一定電圧
を得、この共通接続点と上記スイツチングトラン
ジスタの各ベースとの間にそれぞれ抵抗を接続
し、上記電流源の一方を可変して上記抵抗におけ
る電圧降下分を制御しスイツチングトランジスタ
の一方を選択的に導通させることを特徴とするも
のである。
ぞれ一対の定電圧トランジスタのコレクタ・エミ
ツタ間へ与えるとともに一対のスイツチングトラ
ンジスタのベースへそれぞれ与えかつ上記定電圧
トランジスタのベースを共通に接続して一定電圧
を得、この共通接続点と上記スイツチングトラン
ジスタの各ベースとの間にそれぞれ抵抗を接続
し、上記電流源の一方を可変して上記抵抗におけ
る電圧降下分を制御しスイツチングトランジスタ
の一方を選択的に導通させることを特徴とするも
のである。
以下本発明の一実施例を第３図に示す回路図を
参照して詳細に説明する。すなわち一対のスイツ
チングトランジスタQ11，Q12のエミツタを共通
に電流源I11を介して電源Vccに接続し、コレクタ
を第１、第２のカレントミラー回路CL1，CL2の
入力側のトランジスタQ13，Q14を介して共通電
位に接続する。そしてこのカレントミラー回路
CL1，CL2の出力側のトランジスタQ15，Q16をそ
れぞれ、たとえば第１図に示すような差動増幅器
を接続し、その一方を選択的に動作させる。そし
て電源Vccと共通電位との間に電流源I12，I13と
定電圧トランジスタQ17，Q18との直列回路を介
挿する。そしてこの直列回路の直列接続点をそれ
ぞれスイツチングトランジスタQ11，Q12のベー
スに接続する。さらに上記定電圧トランジスタ
Q17，Q19のベースを共通に接続するとともに、
この共通接続点と上記一対のスイツチングトラン
ジスタQ11，Q12のベースとの間にそれぞれ抵抗
R1，R2を介挿している。なお抵抗R1，R2の抵抗
値は等しく、また電流源I12は可変電流源、電流
源I13は定電流源である。
参照して詳細に説明する。すなわち一対のスイツ
チングトランジスタQ11，Q12のエミツタを共通
に電流源I11を介して電源Vccに接続し、コレクタ
を第１、第２のカレントミラー回路CL1，CL2の
入力側のトランジスタQ13，Q14を介して共通電
位に接続する。そしてこのカレントミラー回路
CL1，CL2の出力側のトランジスタQ15，Q16をそ
れぞれ、たとえば第１図に示すような差動増幅器
を接続し、その一方を選択的に動作させる。そし
て電源Vccと共通電位との間に電流源I12，I13と
定電圧トランジスタQ17，Q18との直列回路を介
挿する。そしてこの直列回路の直列接続点をそれ
ぞれスイツチングトランジスタQ11，Q12のベー
スに接続する。さらに上記定電圧トランジスタ
Q17，Q19のベースを共通に接続するとともに、
この共通接続点と上記一対のスイツチングトラン
ジスタQ11，Q12のベースとの間にそれぞれ抵抗
R1，R2を介挿している。なお抵抗R1，R2の抵抗
値は等しく、また電流源I12は可変電流源、電流
源I13は定電流源である。
このような構成において、たとえば電流源I12
はOμA〜100μAの範囲で可変でき、電流源I15は
50μAの定電流源、抵抗R1，R2は6KΩとする。
はOμA〜100μAの範囲で可変でき、電流源I15は
50μAの定電流源、抵抗R1，R2は6KΩとする。
そしてI12＝100μAとすると、電流源I13からは
50μA、I12からは100μAの電流が定電圧トランジ
スタQ17，Q18へ流し込まれる。なおこの場合、
トランジスタQ17，Q18はそれぞれ等しい電流を
引き込むので抵抗R1，R2を介して電流源I12から
トランジスタQ18のコレクタへ25μAの電流が流れ
る。したがつてスイツチングトランジスタQ11，
Q12のベース間には２×（25μA×6KΩ）すなわち
0.3Vの電位差を生じる。したがつてスイツチン
グトランジスタQ12は導通し、それによつて第２
のカレントミラー回路CL2が動作し、その出力側
に接続した負荷へ電流を供給することができる。
50μA、I12からは100μAの電流が定電圧トランジ
スタQ17，Q18へ流し込まれる。なおこの場合、
トランジスタQ17，Q18はそれぞれ等しい電流を
引き込むので抵抗R1，R2を介して電流源I12から
トランジスタQ18のコレクタへ25μAの電流が流れ
る。したがつてスイツチングトランジスタQ11，
Q12のベース間には２×（25μA×6KΩ）すなわち
0.3Vの電位差を生じる。したがつてスイツチン
グトランジスタQ12は導通し、それによつて第２
のカレントミラー回路CL2が動作し、その出力側
に接続した負荷へ電流を供給することができる。
また電流源I12の出力電流が0μAとすると、電
流源I13から出力する50μAの電流を電圧トランジ
スタQ17，Q18へ等分に25μAづつ与える。したが
つてこの場合も抵抗R2，R1へ25μAの電流が流れ
0.3Vの電圧降下を生じる。しがつてスイツチン
グトランジスタQ11は導通し、それによつて第１
のカレントミラーCL1が動作し、その出力側に接
続した負荷へ電流を供給するとができる。
流源I13から出力する50μAの電流を電圧トランジ
スタQ17，Q18へ等分に25μAづつ与える。したが
つてこの場合も抵抗R2，R1へ25μAの電流が流れ
0.3Vの電圧降下を生じる。しがつてスイツチン
グトランジスタQ11は導通し、それによつて第１
のカレントミラーCL1が動作し、その出力側に接
続した負荷へ電流を供給するとができる。
すなわち可変電流源I12の電流に応じてスイツ
チングトランジスタQ11，Q12の一方を選択的に
導通させて第１、第２のカレントミラー回路
CL1，CL2の一方から電流を供給することができ
る。
チングトランジスタQ11，Q12の一方を選択的に
導通させて第１、第２のカレントミラー回路
CL1，CL2の一方から電流を供給することができ
る。
そして、このようにすれば減電圧特性を支配す
る電流経路は、電流源I12が100μAの場合、電源
Vccから電流源I11を通りスチツチングトランジス
タQ12のエミツタ・ベース間を抜けて定電圧トラ
ンジスタQ18を通り共通電位に達する経路とな
る。
る電流経路は、電流源I12が100μAの場合、電源
Vccから電流源I11を通りスチツチングトランジス
タQ12のエミツタ・ベース間を抜けて定電圧トラ
ンジスタQ18を通り共通電位に達する経路とな
る。
また電流源I12が0μAの場合、電源Vccから電流
源I11を通りスイツチングトランジスタQ11のエミ
ツタ・ベース間を抜けて定電圧トランジスタQ17
を通り共通電位に達する経路となる。そしてこの
場合の減電圧Vcc〓は、順方向電圧降下Vf＝
0.7V、トランジスタのコレクタ・エミツタ間の
飽和電圧Vcc（sat）＝0.3V（従つて電流源I11に要す
る電圧0.3V）とすれば1.3Vとなる。したがつて
第２図に示す従来の回路に比して大幅に減電圧特
性を改善することができる。
源I11を通りスイツチングトランジスタQ11のエミ
ツタ・ベース間を抜けて定電圧トランジスタQ17
を通り共通電位に達する経路となる。そしてこの
場合の減電圧Vcc〓は、順方向電圧降下Vf＝
0.7V、トランジスタのコレクタ・エミツタ間の
飽和電圧Vcc（sat）＝0.3V（従つて電流源I11に要す
る電圧0.3V）とすれば1.3Vとなる。したがつて
第２図に示す従来の回路に比して大幅に減電圧特
性を改善することができる。
さらに第３図に示す回路構成ではスイツチング
トランジスタQ11，Q12のベース間に電位差を与
える抵抗R1，R2の中点電位を定電圧トランジス
タQ17，Q18のVbe電圧で固定している。したがつ
てスイツチングトランジスタQ11，Q12の一方の
電位の変化に対して、他方は逆方向へ同じ値だけ
変化する。このためスイツチングトランジスタ
Q11，Q12の切換動作時に電流源I11の電流および
スイツチングトランジスタQ11，Q12のコレク
タ・エミツタ間電圧の変化は実用上生じない。し
たがつて電流源I11に用いるトランジスタのアー
リー効果の影響を小さくし、それによつて安定に
電流を供給できる利点がある。
トランジスタQ11，Q12のベース間に電位差を与
える抵抗R1，R2の中点電位を定電圧トランジス
タQ17，Q18のVbe電圧で固定している。したがつ
てスイツチングトランジスタQ11，Q12の一方の
電位の変化に対して、他方は逆方向へ同じ値だけ
変化する。このためスイツチングトランジスタ
Q11，Q12の切換動作時に電流源I11の電流および
スイツチングトランジスタQ11，Q12のコレク
タ・エミツタ間電圧の変化は実用上生じない。し
たがつて電流源I11に用いるトランジスタのアー
リー効果の影響を小さくし、それによつて安定に
電流を供給できる利点がある。
以上のように本発明によれば減電圧特性が良好
で構成も簡単にでき、しかも電流源のトランジス
タのアーリー効果の影響を小さくして電流の安定
化を図ることができる電流切換回路を提供するこ
とができる。
で構成も簡単にでき、しかも電流源のトランジス
タのアーリー効果の影響を小さくして電流の安定
化を図ることができる電流切換回路を提供するこ
とができる。
第１図は機械的なスイツチを用いた従来の電流
切換回路の一例を示す回路図、第２図は半導体ス
イツチを用いた従来の電流切換回路の一例を示す
回路図、第３図は本発明の一実施例を示す回路図
である。 Vcc……電源、I11，I12，I13……電流源、Q11，
Q12……スイツチングトランジスタ、CL1，CL2…
…カレントミラー回路、Q17，Q18……定電圧ト
ランジスタ、R1，R2……抵抗。
切換回路の一例を示す回路図、第２図は半導体ス
イツチを用いた従来の電流切換回路の一例を示す
回路図、第３図は本発明の一実施例を示す回路図
である。 Vcc……電源、I11，I12，I13……電流源、Q11，
Q12……スイツチングトランジスタ、CL1，CL2…
…カレントミラー回路、Q17，Q18……定電圧ト
ランジスタ、R1，R2……抵抗。
Claims (1)
- １ 一対の電流源の電流をそれぞれコレクタ・エ
ミツタ間へ与えられかつベースを共通に接続する
とともに電源と共通電位との間に介挿した一対の
定電圧トランジスタと、上記一対の電流源の電流
をそれぞれベースへ与えられかつ共通の電流源を
介して電源と共通電位との間にコレクタ・エミツ
タを介挿した一対のスイツチングトランジスタ
と、この一対のスイツチングトランジスタにそれ
ぞれ入力側を直列に接続した一対のカレントミラ
ー回路と、上記定電圧トランジスタのベースと上
記一対のスイツチングトランジスタのそれぞれの
ベースとの間に介挿した抵抗とを具備し、上記一
対の電流源の電流を可変して一対のスイツチング
トランジスタの一方を選択的に導通させて上記一
対のカレントミラー回路の出力側の電流を制御す
る電流切換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58150505A JPS6041805A (ja) | 1983-08-18 | 1983-08-18 | 電流切換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58150505A JPS6041805A (ja) | 1983-08-18 | 1983-08-18 | 電流切換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6041805A JPS6041805A (ja) | 1985-03-05 |
| JPH0320085B2 true JPH0320085B2 (ja) | 1991-03-18 |
Family
ID=15498327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58150505A Granted JPS6041805A (ja) | 1983-08-18 | 1983-08-18 | 電流切換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6041805A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6382316U (ja) * | 1986-11-18 | 1988-05-30 | ||
| JPS6382317U (ja) * | 1986-11-18 | 1988-05-30 | ||
| JPH0430727Y2 (ja) * | 1986-11-18 | 1992-07-24 | ||
| JPS6382318U (ja) * | 1986-11-18 | 1988-05-30 | ||
| JPH0526814Y2 (ja) * | 1987-12-22 | 1993-07-07 | ||
| JPH1079656A (ja) * | 1996-09-05 | 1998-03-24 | Nec Corp | 電流切り換え型スイッチ回路 |
| JP4431149B2 (ja) * | 2004-11-15 | 2010-03-10 | アンリツ株式会社 | 高周波電子スイッチ及びそれを用いるバースト波発生装置及びそれを用いる短パルスレーダ |
-
1983
- 1983-08-18 JP JP58150505A patent/JPS6041805A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6041805A (ja) | 1985-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61230411A (ja) | 電気回路 | |
| KR20010082344A (ko) | 레벨 시프트 회로 | |
| US4339677A (en) | Electrically variable impedance circuit with feedback compensation | |
| US20060006910A1 (en) | Differential current output unit | |
| JPH0322723B2 (ja) | ||
| JPH0320085B2 (ja) | ||
| US4608529A (en) | Constant voltage circuits | |
| JPH04315207A (ja) | 電源回路 | |
| EP0496449B1 (en) | Switching bridge amplifier | |
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| JP2911494B2 (ja) | 加速切換入力回路 | |
| JPH0230902Y2 (ja) | ||
| JPH0434567Y2 (ja) | ||
| JP2687160B2 (ja) | スイッチ回路 | |
| JPH06120784A (ja) | ウインドウコンパレータ | |
| JP3263405B2 (ja) | 電子ボリウム回路 | |
| JPS61140218A (ja) | 入力回路 | |
| JPH0543210B2 (ja) | ||
| JPH063868B2 (ja) | 差動型コンパレ−タ回路 | |
| JPH08125474A (ja) | 演算増幅器 | |
| JPH04369012A (ja) | バイアス回路 | |
| JPH0314231B2 (ja) | ||
| JPH0564486B2 (ja) | ||
| JPS6141161B2 (ja) | ||
| JPS62243427A (ja) | バイポ−ラ信号駆動回路 |