JP2911494B2 - 加速切換入力回路 - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は２つのトランジスタ、即ち、ベースに入力信
号を受ける第１トランジスタと、この第１トランジスタ
のコレクタからの信号により制御回路によって発生し前
記入力信号よりも迅速に切換わる出力信号をコレクタに
得るようにした制御信号をベースに受ける第２トランジ
スタとを有するエミッタ結合論理型（ECL）の段を具え
る切換入力回路に関するものである。

（従来の技術） この種加速切換入力回路は一般に高い容量性ラインの
ために生じるスイッチングのスローダウンを補償するた
めに用いられ、モトローラ社の刊行物“マイクロエレク
トロニック セル データ ブック”から既知であり、
その制御信号は第１トランジスタのコレクタ、第２トラ
ンジスタのベースおよび接地点間の簡単な抵抗性分圧ブ
リッジから取出すようにしている。

（発明が解決しようとする課題） この際、例えば電圧信号Ｅが低い状態から高い状態に
変化すると、第１トランジスタが導通し、これにより第
２トランジスタのベースの電圧を低下させ、これによっ
てスイッチングを加速するようになる。この現象は信号
電圧Ｅを高い状態から低い状態に変位する逆の場合にも
同様となる。制御電圧と第１トランジスタのコレクタか
らの信号とが直接依存することは、作動パラメータの全
部を選択し得ないことを意味する。

本発明は制御電圧の値および振幅を選択し得るように
した上述した種類の加速切換入力回路を提供することを
その目的とする。

（課題を解決するための手段） 本発明は差動対を形成する第１および第２トランジス
タを含み、これら第１および第２トランジスタのベース
を入力信号および制御回路によって発生する制御信号を
それぞれ受けるように接続し、第２トランジスタのコレ
クタに前記入力信号よりも迅速に切換わる出力信号を得
るようにしたエミッタ結合論理型（ECL）の段を具える
切換入力回路において、前記制御回路は、第３トランジ
スタを具え、そのコレクタを電圧供給源に接続し、その
ベースを第１トランジスタのコレクタに接続し、他に前
記第３トランジスタのエミッタおよび基準ノード間に直
列に配列された第１、第２および第３抵抗を具え、その
第１および第２抵抗間に第１中間ノード、その第２およ
び第３抵抗間に第２中間ノードを形成し、第２中間ノー
ドを第１トランジスタのベースに接続し、さらに、基準
電圧源および前記基準ノードに接続された第１基準電流
源と、前記第１中間ノードに接続された第２基準電流源
とを具えることを特徴とする。

（実施例） 図面につき本発明の実施例を説明する。

図面に示す本発明加速切換入力回路は入力フォロワ段
を具え、この入力フォロワ段はそのベースに入力信号ｅ
を受けてエミッタ信号Ｅを発生するトランジスタT₁を有
し、このエミッタを通常のように電流源（T₂、R₂）に接
続する。このバッファ段は通常のものとすると共に任意
の減結合機能のみを有するようにする。実際の入力回路
は２つのトランジスタT₃およびT₄を有するエミッタ結合
論理（ECL）型のゲートを具え、その相互接続エミッタ
を値I₁の電流源（R₅、T₅）に接続する。トランジスタT₃
およびT₄のコレクタを、それぞれ抵抗R₃およびR₄を経て
電圧供給源V_Cに接続する。トランジスタT₃のベースは第
１トランジスタT₁のエミッタから信号Ｅを受ける。その
出力信号ＳはトランジスタT₄のコレクタにより供給され
る信号であり、従って、トランジスタT₃のコレクタから
相補信号Ｓを供給する。

トランジスタT₄のベース電圧はトランジスタT₃のコレ
クタ電圧によって決まる。従来技術によれば、これをト
ランジタスタT₃のコレクタ電圧の分圧によって決めるよ
うにしている。この場合の欠点はかくして発生した効果
の制御が著しく制限されることである。これがため、ト
ランジスタT₄のベース電圧の中央値を選択することがで
きるが、この時点では、その変動の振幅を選択すること
ができない。また、このベース電圧の変動の振幅を選択
する必要がある場合には前記中央値を選択することがで
きず、いずれにしても、この振幅の値は前記ECLゲート
のスイッチング振幅ΔＶの一部の値に制限されるように
なる。

以下に説明する加速切換入力回路によれば、両パラメ
ータを選択することができ、かつ更に必要な広い値の範
囲内で選択することができる。

本発明によれば、トランジスタT₆のベースをトランジ
スタT₃のコレクタに接続する。このトランジスタT₆のコ
レクタを供給電圧V_Cに接続し、そのエミッタを直列接続
の３つの抵抗R₁₀、R₁₁およびR₁₂をそれぞれ経て接続点
Ｃに接続し、この場合順方向にバイアスされたダイオー
ドT₁₀をトランジスタT₆のエミッタ及び抵抗R₁₀間に介挿
してレベル補償を行い得るようにする。抵抗R₁₀及びR₁₁
の共通接続点Ａを値I_Cの電流源（R₈、T₈）に接続する。
抵抗R₁₁及びR₁₂の共通接続点Ｂを抵抗R₄を経てトランジ
スタT₄のベースに接続する。抵抗R₁₂の他端の上記点Ｃ
を基準電圧源U_REFに接続する。この基準電圧源はトラン
ジスタT₇を具え、そのコレクタを供給電圧源V_Cに接続
し、そのベースに基準電圧（V_C−V_REF）を受け、そのエ
ミッタを前記点Ｃに接続すると共に、値I_Dの電流源
（R₉、T₉）に接続する。この電流I_Dによって特に電流I_r
が常時このエミッタに流れ、次式が成立し得るようにす
る。

U_REF＝V_C−V_REF−V_BE ここにV_BEはトランジスタのベース−エミッタ電圧、
即ち、ほぼ0.7Vとする。

この場合には、３つの原理的な状態を識別することが
できる。入力信号Ｅが低レベル（第１状態）にある場合
には、トランジスタT₃がカットオフ状態となり、このト
ランジスタT₃のコレクタが電圧V_Cとなる。信号Ｅが高レ
ベル（第２状態）にある場合には、トランジスタT₃が導
通状態となり、このトランジスタT₃のコレクタは電圧V_C
−ΔＶとなり、ここにΔＶ＝R₃I₁である。

スイッチング振幅のこの値ΔＶは回路を構成する基準
（ECLに対し800mV）によって一定となる。

第３の状態は過渡平衡の状態である。

第１の状態（低レベルＥ）では、トランジスタT₁₀の
エミッタ（点Ｏ）の電圧は点Ｃの電圧よりも高い高レベ
ルにあり、従って抵抗R₁₀を全電流I_Cが通過するように
なる。第２の状態（高レベルＥ）では、点Ｄの電圧は点
Ｃの電圧よりも低い低レベルにあり、従って点Ａの電圧
は点Ｃの電圧よりも低く、電流I_Cは２つの支路R₁₀およ
び（R₁₁、R₁₂）間で分流されるようになる。これがため
トランジスタT₄のベースの電圧変動の振幅を調整するこ
とができ、従って、ΔＶの種々の値に対し入力回路を用
いることができる。第３の状態では、点Ａおよび点Ｃの
電圧が等しく、支路（R₁₁、R₁₂）に電流が流れなくな
り、従って、点Ｂの電圧は値V_REFとなる。この値U
_REFは、対称作動に対して中間スロープにおける入力信
号Ｅの値E₀に等しくする必要がある。

この場合には、次式が成立する。

E₀＝U_REF＝V_C−V_REF−V_D この式から次式で示すV_RECの値を、導出することがで
きる。

V_REF＝V_C−V_D−E₀ 対称作動が得られるようにする回路の構成素子を計算
する方法を以下に説明する。

対称作動に対しては、次式で示すスイッチング半振幅
に対し第３状態に回路を選択する。

これがため、平衡の式は次のように表すことができ
る。

ここにV_Dはダイオードの電圧降下、 V_BE6はトランジスタT₆のベース−エミッタ電圧 V_BE7はトランジスタT₇のベース−エミッタ電圧であ
る。

トランジスタT₆およびT₇を流れる電流をそれぞれI_Cお
よびI_D（I_r＝I_D）とすると、前記第１の条件は次式で表
すことができる。

IC＝IDと選択すると、次式が有利に得られる。

従って、次式が得られる。

第１の状態では、（点Ａの電圧の式を書き込み、）次
式を得ることができる。

V_C−（V_BE6＋V_D＋I₁₀R₁₀）＝V_C−V_REF−V_BE7 ＋I₁₁（R₁₁＋R₁₂） ここにI₁₁は、抵抗R₁₁およびR₁₂を流れる電流を示
す。

V_BE6＋V_D＋I₁₀R₁₀＋I₁₁（R₁₁＋R₁₂） ＝V_REF＋V_BE7 および I₁₀＝I_C＋I₁₁;I₁₁＋I_R＝I_D とすると、これから次式が得られる。

V_BE6＋V_D（I_C＋I_D−I_R）R₁₀＋（I_D−I_R）（R₁₁＋
R₁₂） ＝V_REF＋V_BE7 トランジスタR₆およびR₇に流れる電流がそれぞれI_C＋
I_D＋I_RおよびI_Rに等しいため、次式で示す第２の条件が
得られるようになる。

比ｎはI_DおよびI_Rの間で選択することができ、例えば
２とすることができる。

従ってｎ＝２およびI_C＝I_Dとすると、次式を得ること
ができる。

第２の状態では、電流I₁₁は他の方向に流れ、かつ電
流I_Cは抵抗R₁₀と、抵抗R₁₁およびR₁₂との間で分流され
るようになる。従って次式が得られるようになる。

V_C−ΔＶ−（V_BE6＋V_D＋I₁₀R₁₀）＝V_C −V_REF−V_BE7−I₁₁（R₁₁＋R₁₂） または ΔＶ＋V_BE6＋V_D＋I₁₀R₁₀ ＝V_REF＋V_BE7＋I₁₁（R₁₁＋R₁₂） I₁₀＋I₁₁＝I_C I_R＝I_D＋I₁₁ 上式を相互に代入して次式で示す基準電圧を得ること
ができる。

ここにI_Rは第１状態におけるI_Rとは異なる値とする。

式I₁₁＝（I_C）/2を選定して、次式で示す第３状態を
得る。

または、I_C＝I_Dとすると、次式が得られる。

式（４）および（６′）から次式を得ることができ
る。

（R₁₀＋R₁₁＋R₁₂）I_C＝ΔＶ−2V_Tlog3 （７） また、式（２′）を用いて次式を得ることができる。

式（２′）および（８）を用いて、エミッタ結合論理
段のスイッチング増幅ΔＶおよびトランジスタT3のベー
スの中央スイッチング値E₀の関数として入力回路の構成
素子の値を選択することができる。

更に、前記第１および第２状態の偏差|V_B−E₀|の値を
選択することもできる。この偏差はこれら両状態におい
て対称機能が選択された場合（上記参照）と同様であ
る。

また、第１状態において次式を得ることができる。

R₁₀I_Cに式（２′）から得た値を代入すると共にV_C−E
₀にV_REF＋V_Dを代入すると、次式を得ることができる。

R₁₁I_Cの値を選択することによって、|V_E−E₀|の値を
選択することでき、従って、制御信号の値を選択するこ
とができる。

例えば、V_REF＝1.3V ΔＶ＝600mV I_C＝I_D＝250μＡ V_D＝0.75V R₁₀＝1kΩ R₁₁＝R₁₂＝500Ω |V_B−E₀|＝112.5mV

【図面の簡単な説明】 第１図は本発明加速切換入力回路の構成を示す接続回路
図である。 T₁〜T₉……トランジスタ R₂〜R₅、R₈〜R₁₂……抵抗 V_C……供給電圧 V_REF……基準電圧 U_REF……基準電圧 I₁、I_C、I_D……電流

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】差動対を形成する第１および第２トランジ
   スタ（T₃およびT₄）を含み、これら第１および第２トラ
   ンジスタのベースを入力信号および制御回路によって発
   生する制御信号をそれぞれ受けるように接続し、第２ト
   ランジスタのコレクタに前記入力信号よりも迅速に切換
   わる出力信号を得るようにしたエミッタ結合論理型（EC
   L）の段を具える切換入力回路において、前記制御回路
   は、第３トランジスタ（T₆）を具え、そのコレクタを電
   圧供給源（V_C）に接続し、そのベースを第１トランジス
   タ（T₃）のコレクタに接続し、他に前記第３トランジス
   タ（T₆）のエミッタおよび基準ノード（Ｃ）間に直列に
   配列された第１、第２および第３抵抗（R₁₀,R₁₁およびR
   ₁₂）を具え、その第１および第２抵抗間に第１中間ノー
   ド（Ａ）、その第２および第３抵抗間に第２中間ノード
   （Ｂ）を形成し、第２中間ノードを第１トランジスタ
   （T₃）のベースに接続し、さらに、基準電圧源（U_REF）
   および前記基準ノード（Ｃ）に接続された第１基準電流
   源（I_D）と、前記第１中間ノードに接続された第２基準
   電流源（I_C）とを具えることを特徴とする加速切換入力
   回路。
2. 【請求項２】前記基準電圧源（U_REF）は第４トランジス
   タ（T₇）を具え、そのコレクタを前記電圧供給源（V_C）
   に接続し、そのベースに基準電圧（V_C−V_REF）を得るよ
   うにしたことを特徴とする請求項１に記載の加速切換入
   力回路。
3. 【請求項３】前記制御回路は前記第３トランジスタ
   （T₆）のエミッタおよび前記第１抵抗（R₁₀）間に挿入
   された少なくとも１つの順方向にバイアスされたダイオ
   ード（T₁₀）を具えることを特徴とする請求項１または
   ２に記載の加速切換入力回路。