JPH0543210B2 - - Google Patents
Info
- Publication number
- JPH0543210B2 JPH0543210B2 JP26281385A JP26281385A JPH0543210B2 JP H0543210 B2 JPH0543210 B2 JP H0543210B2 JP 26281385 A JP26281385 A JP 26281385A JP 26281385 A JP26281385 A JP 26281385A JP H0543210 B2 JPH0543210 B2 JP H0543210B2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- signal
- transistor
- collectors
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 230000035939 shock Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 1
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は信号切替え回路に関し、特に交流信号
である二つの入力信号の一方を選択出力する信号
切替え回路に関する。
である二つの入力信号の一方を選択出力する信号
切替え回路に関する。
オートリバース機能を有するカセツトテープデ
ツキにおけるヘツド出力の切替えやダイバーシチ
受信機における信号の切替えなどに、交流信号を
切替える信号切替え回路が用いられている。
ツキにおけるヘツド出力の切替えやダイバーシチ
受信機における信号の切替えなどに、交流信号を
切替える信号切替え回路が用いられている。
第２図は、従来のかかる信号切替え回路の一例
を示す回路図である。
を示す回路図である。
第２図に示す従来例は、トランジスタQ1〜Q6
と、抵抗R1，R2，RLとを備えて構成されている。
トランジスタQ1，Q2のエミツタは抵抗R1，R2を
介して接地され、ベースには入力信号Si1，Si2と
バイアス電圧V1，V2とが重畳された信号が入力
されている。トランジスタQ3，Q4のエミツタは
トランジスタQ1のコレクタに、トランジスタQ5，
Q6のエミツタはトランジスタQ2のコレクタに接
続されている。トランジスタQ3，Q6のベースに
は切替え制御信号Sc1が、トランジスタQ4，Q5の
ベースには切替え制御信号Sc2が入力されている。
電源電圧Vccが、抵抗RLを介してトランジスタ
Q3，Q5のコレクタに、また直接トランジスタQ4，
Q6のコレクタに加えられている。トランジスタ
Q3，Q5のコレクタから出力信号Spが取出されて
いる。
と、抵抗R1，R2，RLとを備えて構成されている。
トランジスタQ1，Q2のエミツタは抵抗R1，R2を
介して接地され、ベースには入力信号Si1，Si2と
バイアス電圧V1，V2とが重畳された信号が入力
されている。トランジスタQ3，Q4のエミツタは
トランジスタQ1のコレクタに、トランジスタQ5，
Q6のエミツタはトランジスタQ2のコレクタに接
続されている。トランジスタQ3，Q6のベースに
は切替え制御信号Sc1が、トランジスタQ4，Q5の
ベースには切替え制御信号Sc2が入力されている。
電源電圧Vccが、抵抗RLを介してトランジスタ
Q3，Q5のコレクタに、また直接トランジスタQ4，
Q6のコレクタに加えられている。トランジスタ
Q3，Q5のコレクタから出力信号Spが取出されて
いる。
トランジスタQ1，Q2と抵抗R1，R2とは、交流
信号である入力信号Si1，Si2を重畳した電流源を
構成している。
信号である入力信号Si1，Si2を重畳した電流源を
構成している。
切替え制御信号Sc1を高電位、切替え制御信号
Sc2を低電位にした場合、トランジスタQ3，Q5が
オン、トランジスタQ4，Q5がオフになる。その
結果、抵抗RLに流れる電流は入力信号Si1の成分
を含み、入力信号Si2の成分を含まない。したが
つて、この場合、出力信号Soには入力信号Si1の
成分のみが含まれる。
Sc2を低電位にした場合、トランジスタQ3，Q5が
オン、トランジスタQ4，Q5がオフになる。その
結果、抵抗RLに流れる電流は入力信号Si1の成分
を含み、入力信号Si2の成分を含まない。したが
つて、この場合、出力信号Soには入力信号Si1の
成分のみが含まれる。
切替え制御信号Sc1，Sc2の状態を上記と逆にし
た場合は、出力信号Soには入力信号Si2の成分の
みが含まれる。
た場合は、出力信号Soには入力信号Si2の成分の
みが含まれる。
以上説明したように第２図に示す従来例は、切
替え制御信号Sc1，Sc2の状態に対応して入力信号
Si1，Si2の一方を選択出力する信号切替え回路と
して動作する。
替え制御信号Sc1，Sc2の状態に対応して入力信号
Si1，Si2の一方を選択出力する信号切替え回路と
して動作する。
トランジスタQ1，Q2と抵抗R1，R2とからなる
二つの電流源の直流成分がたがいに等しければ、
信号切替え時に出力信号Soの直流電位は変化し
ない。しかしこれら直流成分を完全に等しくする
ことはできないから、信号切替え時に出力信号
Soの直流電位が変化する。
二つの電流源の直流成分がたがいに等しければ、
信号切替え時に出力信号Soの直流電位は変化し
ない。しかしこれら直流成分を完全に等しくする
ことはできないから、信号切替え時に出力信号
Soの直流電位が変化する。
以上説明したように従来の信号切替え回路は、
信号切替え時に出力信号の直流電位が変化するの
でシヨツク雑音が発生するという欠点がある。
信号切替え時に出力信号の直流電位が変化するの
でシヨツク雑音が発生するという欠点がある。
本発明の目的は、上記欠点を解決して信号切替
え時にシヨツク雑音を発生することのない信号切
替え回路を提供することにある。
え時にシヨツク雑音を発生することのない信号切
替え回路を提供することにある。
本発明の信号切替え回路は、交流信号である第
一・第二の入力信号を重畳した第一・第二の電流
源と、第一〜第六のトランジスタと、波手段と
を備え、前記第一の電流源に前記第一・第二のト
ランジスタのエミツタを共通に、前記第二の電流
源に前記第三・第四のトランジスタのエミツタを
共通に接続し、第一の切替え制御信号の端子に前
記第一・第四のトランジスタのベースを共通に、
第二の切替え制御信号の端子に前記第二・第三の
トランジスタのベースを共通に接続し、前記第
一・第三のトランジスタのコレクタ共通接続点に
前記第五のトランジスタのエミツタを接続し、前
記第二・第四のトランジスタのコレクタ共通接続
点に前記第六のトランジスタのエミツタを接続
し、前記第二・第四のトランジスタのコレクタ
を、前記波手段を介して交流的に接地し、前記
第五・第六のトランジスタのコレクタ共通接続点
から出力信号を取出して構成される。
一・第二の入力信号を重畳した第一・第二の電流
源と、第一〜第六のトランジスタと、波手段と
を備え、前記第一の電流源に前記第一・第二のト
ランジスタのエミツタを共通に、前記第二の電流
源に前記第三・第四のトランジスタのエミツタを
共通に接続し、第一の切替え制御信号の端子に前
記第一・第四のトランジスタのベースを共通に、
第二の切替え制御信号の端子に前記第二・第三の
トランジスタのベースを共通に接続し、前記第
一・第三のトランジスタのコレクタ共通接続点に
前記第五のトランジスタのエミツタを接続し、前
記第二・第四のトランジスタのコレクタ共通接続
点に前記第六のトランジスタのエミツタを接続
し、前記第二・第四のトランジスタのコレクタ
を、前記波手段を介して交流的に接地し、前記
第五・第六のトランジスタのコレクタ共通接続点
から出力信号を取出して構成される。
以下実施例を示す図面を参照して本発明につい
て詳細に説明する。
て詳細に説明する。
第１図は、本発明の信号切替え回路の第一の実
施例を示す回路図である。
施例を示す回路図である。
第１図に示す実施例は、トランジスタQ1〜Q8
と、抵抗R1，R2，RLと、コンデンサC1とを備え
て構成されている。トランジスタQ1，Q2のエミ
ツタは抵抗R1，R2を介して接地され、ベースに
は入力信号Si1，Si2とバイアス電圧V1，V2とが
重畳された信号が入力されている。トランジスタ
Q3，Q4のエミツタはトランジスタQ1のコレクタ
に、トランジスタQ5，Q6のエミツタはトランジ
スタQ2のコレクタに接続されている。トランジ
スタQ3，Q6のベースには切替え制御信号Sc1が、
トランジスタQ4，Q5のベースには切替え制御信
号Sc2が入力されている。トランジスタQ3，Q5の
コレクタはトランジスタQ7のエミツタに、トラ
ンジスタQ4，Q6のコレクタはトランジスタQ8の
エミツタに接続されている。トランジスタQ7，
Q8のベースにはバイアス電圧V3が加えられてい
る。トランジスタQ7，Q8のコレクタ共通接続点
に、抵抗RLを介して電源電圧Vccが加えられ、ま
たこの共通接続点から出力信号Soが取出されて
いる。
と、抵抗R1，R2，RLと、コンデンサC1とを備え
て構成されている。トランジスタQ1，Q2のエミ
ツタは抵抗R1，R2を介して接地され、ベースに
は入力信号Si1，Si2とバイアス電圧V1，V2とが
重畳された信号が入力されている。トランジスタ
Q3，Q4のエミツタはトランジスタQ1のコレクタ
に、トランジスタQ5，Q6のエミツタはトランジ
スタQ2のコレクタに接続されている。トランジ
スタQ3，Q6のベースには切替え制御信号Sc1が、
トランジスタQ4，Q5のベースには切替え制御信
号Sc2が入力されている。トランジスタQ3，Q5の
コレクタはトランジスタQ7のエミツタに、トラ
ンジスタQ4，Q6のコレクタはトランジスタQ8の
エミツタに接続されている。トランジスタQ7，
Q8のベースにはバイアス電圧V3が加えられてい
る。トランジスタQ7，Q8のコレクタ共通接続点
に、抵抗RLを介して電源電圧Vccが加えられ、ま
たこの共通接続点から出力信号Soが取出されて
いる。
バイアス電圧V1，V2と抵抗R1，R2の抵抗値と
の設定により、トランジスタQ1，Q2が入力信号
Si1，Si2を直線増幅するようにする。この設定に
よりトランジスタQ1，Q2と抵抗R1，R2とは、交
流信号である入力信号Si1，Si2を重畳した電流源
となる。すなわち、トランジスタQ1のコレクタ
電流は入力信号Si1の成分と直流成分とを含み、
トランジスタQ2のコレクタ電流は入力信号Si2の
成分と直流成分とを含む。
の設定により、トランジスタQ1，Q2が入力信号
Si1，Si2を直線増幅するようにする。この設定に
よりトランジスタQ1，Q2と抵抗R1，R2とは、交
流信号である入力信号Si1，Si2を重畳した電流源
となる。すなわち、トランジスタQ1のコレクタ
電流は入力信号Si1の成分と直流成分とを含み、
トランジスタQ2のコレクタ電流は入力信号Si2の
成分と直流成分とを含む。
切替え制御信号Scをを高電位、切替え制御信
号Sc2を低電位にした場合、トランジスタQ3，Q6
がオン、トランジスタQ4，Q5がオフになる。そ
の結果、抵抗RL，トランジスタQ7・トランジス
タQ3にトランジスタQ1のコレクタ電流が流れる。
トランジスタQ6のコレクタがコンデンサC1によ
り交流的に接地されているので、抵抗RL・トラ
ンジスタQ8にはトランジスタQ2のコレクタ電流
のうち直流成分のみが流れ、入力信号Si2の成分
は流れない。したがつてこの場合、抵抗RLには、
トランジスタQ1，Q2のコレクタ電流の直流成分
の和と入力信号Si1の成分とが流れ、出力信号So
には入力信号Si1の成分のみが含まれる。
号Sc2を低電位にした場合、トランジスタQ3，Q6
がオン、トランジスタQ4，Q5がオフになる。そ
の結果、抵抗RL，トランジスタQ7・トランジス
タQ3にトランジスタQ1のコレクタ電流が流れる。
トランジスタQ6のコレクタがコンデンサC1によ
り交流的に接地されているので、抵抗RL・トラ
ンジスタQ8にはトランジスタQ2のコレクタ電流
のうち直流成分のみが流れ、入力信号Si2の成分
は流れない。したがつてこの場合、抵抗RLには、
トランジスタQ1，Q2のコレクタ電流の直流成分
の和と入力信号Si1の成分とが流れ、出力信号So
には入力信号Si1の成分のみが含まれる。
切替え制御信号Sc1，Sc2の状態を上記と逆にし
た場合は、出力信号Soには入力信号Si2の成分の
みが含まれる。
た場合は、出力信号Soには入力信号Si2の成分の
みが含まれる。
以上説明したように第１図に示す実施例は、切
替え制御信号Sc1，Sc2の状態に対応して入力信号
Si1，Si2の一方を選択出力する信号切替え回路と
して動作する。
替え制御信号Sc1，Sc2の状態に対応して入力信号
Si1，Si2の一方を選択出力する信号切替え回路と
して動作する。
抵抗RLにはトランジスタQ1，Q2のコレクタ電
流の直流成分の和が常に流れており、したがつて
信号切替え時にも出力信号Soの直流電位は変化
しないから、この時にシヨツク雑音の発生される
ことはない。
流の直流成分の和が常に流れており、したがつて
信号切替え時にも出力信号Soの直流電位は変化
しないから、この時にシヨツク雑音の発生される
ことはない。
入力信号Si1，Si2の周波数帯における通過損失
が小さく、かつ直流を阻止する波器をコンデン
サC1のかわりに用いてもよい。
が小さく、かつ直流を阻止する波器をコンデン
サC1のかわりに用いてもよい。
第３図は、本発明の信号切替え回路の第二の実
施例を示す回路図である。
施例を示す回路図である。
第３図に示す実施例は、第１図に示す実施例に
定電流源I1と抵抗R3とを付加して構成されてい
る。定電流源I1は抵抗RLに並列に接続され、抵抗
R3はトランジスタQ4，Q6のコレクタ共通接続点
とトランジスタQ8のエミツタとの間に挿入され
ている。
定電流源I1と抵抗R3とを付加して構成されてい
る。定電流源I1は抵抗RLに並列に接続され、抵抗
R3はトランジスタQ4，Q6のコレクタ共通接続点
とトランジスタQ8のエミツタとの間に挿入され
ている。
定電流源I1の直流電流供給作用により、電源電
圧Vccを高くすることなく抵抗RLの抵抗値を大き
くすることができ、その結果出力信号Soの信号
成分を大きくすることができる。したがつて第３
図に示す実施例は、第１図に示す実施例より信号
利得を大きくすることができるという効果があ
る。
圧Vccを高くすることなく抵抗RLの抵抗値を大き
くすることができ、その結果出力信号Soの信号
成分を大きくすることができる。したがつて第３
図に示す実施例は、第１図に示す実施例より信号
利得を大きくすることができるという効果があ
る。
抵抗R3は、選択出力しない方の入力信号成分
が漏出して抵抗RLに流れその結果出力信号Soと
して漏出するのを阻止する作用をする。したがつ
て第３図に示す実施例はまた選択出力しない方の
入力信号に対するアイソレーシヨンを第１図に示
す実施例におけるより大きくすることができると
いう効果がある。
が漏出して抵抗RLに流れその結果出力信号Soと
して漏出するのを阻止する作用をする。したがつ
て第３図に示す実施例はまた選択出力しない方の
入力信号に対するアイソレーシヨンを第１図に示
す実施例におけるより大きくすることができると
いう効果がある。
切替え制御信号Sc1，Sc2の状態に対応して入力
信号Si1，Si2の一方を選択出力し、信号切替え時
にシヨツク雑音を発生することがないという点に
ついては、第３図に示す実施例の動作は第１図に
示す実施例の動作と何等変るところはない。
信号Si1，Si2の一方を選択出力し、信号切替え時
にシヨツク雑音を発生することがないという点に
ついては、第３図に示す実施例の動作は第１図に
示す実施例の動作と何等変るところはない。
以上詳細に説明したように、本発明の信号切替
え回路は信号切替え時に出力信号の直流電位が変
化するということがないので、本発明を用いるこ
とにより信号切替え時にシヨツク雑音を発生する
ことのない信号切替え回路を提供できるという効
果がある。
え回路は信号切替え時に出力信号の直流電位が変
化するということがないので、本発明を用いるこ
とにより信号切替え時にシヨツク雑音を発生する
ことのない信号切替え回路を提供できるという効
果がある。
第１図、第３図は、それぞれ本発明の信号切替
え回路の第一、第二の実施例を示す回路図、第２
図は、従来の信号切替え回路の一例を示す回路図
である。 C1……コンデンサ、Q1〜Q8……トランジスタ、
R1，R2，RL……抵抗。
え回路の第一、第二の実施例を示す回路図、第２
図は、従来の信号切替え回路の一例を示す回路図
である。 C1……コンデンサ、Q1〜Q8……トランジスタ、
R1，R2，RL……抵抗。
Claims (1)
- 【特許請求の範囲】 １ 交流信号である第一・第二の入力信号を重畳
した第一・第二の電流源と、第一〜第六のトラン
ジスタと、波手段とを備え、 前記第一の電流源に前記第一・第二のトランジ
スタのエミツタを共通に、前記第二の電流源に前
記第三・第四のトランジスタのエミツタを共通に
接続し、 第一の切替え制御信号の端子に前記第一・第四
のトランジスタのベースを共通に、第二の切替え
制御信号の端子に前記第二・第三のトランジスタ
のベースを共通に接続し、 前記第一・第三のトランジスタのコレクタ共通
接続点に前記第五のトランジスタのエミツタを接
続し、前記第二・第四のトランジスタのコレクタ
共通接続点に前記第六のトランジスタのエミツタ
に接続し、 前記第二・第四のトランジスタのコレクタを前
記波手段を介して交流的に接地し、 前記第五・第六のトランジスタのコレクタ共通
接続点から出力信号を取出す ことを特徴とする信号切替え回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26281385A JPS62122321A (ja) | 1985-11-21 | 1985-11-21 | 信号切替え回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26281385A JPS62122321A (ja) | 1985-11-21 | 1985-11-21 | 信号切替え回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62122321A JPS62122321A (ja) | 1987-06-03 |
| JPH0543210B2 true JPH0543210B2 (ja) | 1993-07-01 |
Family
ID=17380966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26281385A Granted JPS62122321A (ja) | 1985-11-21 | 1985-11-21 | 信号切替え回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62122321A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3703785A1 (de) * | 1987-02-07 | 1988-08-18 | Philips Patentverwaltung | Schaltungsanordnung zum wahlweisen verbinden von signalquellen mit einer signalsenke |
-
1985
- 1985-11-21 JP JP26281385A patent/JPS62122321A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62122321A (ja) | 1987-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0449287B2 (ja) | ||
| EP0095774B1 (en) | A switching circuit operable as an amplifier and a muting circuit | |
| US4631419A (en) | Transistor switch and driver circuit | |
| JPH0543210B2 (ja) | ||
| US4803442A (en) | Low power buffer amplifier | |
| JPS60254905A (ja) | バイポーラ増幅器回路 | |
| JPH0320085B2 (ja) | ||
| US4274058A (en) | Amplifier with separate AC and DC feedback loops | |
| US5063310A (en) | Transistor write current switching circuit for magnetic recording | |
| JPH0220164B2 (ja) | ||
| JPH042502Y2 (ja) | ||
| JP3221058B2 (ja) | 整流回路 | |
| JPH0334682B2 (ja) | ||
| JPH10107550A (ja) | ミュート回路 | |
| JPH0219648B2 (ja) | ||
| JPS648922B2 (ja) | ||
| JPS6155805B2 (ja) | ||
| JPS627793B2 (ja) | ||
| JPS6337528B2 (ja) | ||
| JPH1075163A (ja) | スイッチ回路 | |
| JPS6141161B2 (ja) | ||
| JPH08222971A (ja) | 演算増幅器 | |
| JPH0374528B2 (ja) | ||
| JPH0113228B2 (ja) | ||
| JPS5945707A (ja) | 全帰還増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |