JPH1075163A - スイッチ回路 - Google Patents
スイッチ回路Info
- Publication number
- JPH1075163A JPH1075163A JP8247050A JP24705096A JPH1075163A JP H1075163 A JPH1075163 A JP H1075163A JP 8247050 A JP8247050 A JP 8247050A JP 24705096 A JP24705096 A JP 24705096A JP H1075163 A JPH1075163 A JP H1075163A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- recording
- signal
- switch circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/008—Recording on, or reproducing or erasing from, magnetic tapes, sheets, e.g. cards, or wires
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/008—Recording on, or reproducing or erasing from, magnetic tapes, sheets, e.g. cards, or wires
- G11B5/00813—Recording on, or reproducing or erasing from, magnetic tapes, sheets, e.g. cards, or wires magnetic tapes
- G11B5/00847—Recording on, or reproducing or erasing from, magnetic tapes, sheets, e.g. cards, or wires magnetic tapes on transverse tracks
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
Landscapes
- Amplifiers (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 オン抵抗の小さいスイッチ回路を外部に影響
を与えずに構成する。 【解決手段】 ＩＣ２０の信号端子Ｔ22に接続される信
号ラインと、バイアス端子Ｔ23との間に、スイッチ用の
トランジスタＱ41、Ｑ42のコレクタ・エミッタ間が接続
される。このトランジスタＱ41、Ｑ42のベースに、抵抗
器Ｒ41、Ｒ42を通じてこのトランジスタＱ41、Ｑ42をオ
ンオフ制御する電圧Ｖ41が供給される。バイアス端子Ｔ
23と、接地との間に、別の抵抗器Ｒ61と、別のスイッチ
用のトランジスタＱ61のコレクタ・エミッタ間とが直列
接続される。このトランジスタＱ61のベースにオンオフ
制御する電圧Ｖ41が供給されてトランジスタＱ61がトラ
ンジスタＱ41、Ｑ42と同様にオンオフ制御される
を与えずに構成する。 【解決手段】 ＩＣ２０の信号端子Ｔ22に接続される信
号ラインと、バイアス端子Ｔ23との間に、スイッチ用の
トランジスタＱ41、Ｑ42のコレクタ・エミッタ間が接続
される。このトランジスタＱ41、Ｑ42のベースに、抵抗
器Ｒ41、Ｒ42を通じてこのトランジスタＱ41、Ｑ42をオ
ンオフ制御する電圧Ｖ41が供給される。バイアス端子Ｔ
23と、接地との間に、別の抵抗器Ｒ61と、別のスイッチ
用のトランジスタＱ61のコレクタ・エミッタ間とが直列
接続される。このトランジスタＱ61のベースにオンオフ
制御する電圧Ｖ41が供給されてトランジスタＱ61がトラ
ンジスタＱ41、Ｑ42と同様にオンオフ制御される
Description
【０００１】
【発明の属する技術分野】この発明はスイッチ回路に関
する。
する。
【０００２】
【従来の技術】民生用のテープレコーダは、記録ヘッド
と再生ヘッドとを兼用するものが多いが、その兼用する
ための回路構成は例えば図２に示すとおりである。
と再生ヘッドとを兼用するものが多いが、その兼用する
ための回路構成は例えば図２に示すとおりである。
【０００３】すなわち、符号１０はその記録再生用ヘッ
ド、符号２０は記録再生用のＩＣを示す。この場合、Ｉ
Ｃ２０は、記録回路および再生回路を有するとともに、
それらの全体が１チップＩＣ化されているものであり、
符号２１はその記録回路の最終段の出力アンプ、符号２
２は再生回路の初段の再生イコライザアンプ、符号２３
は記録再生切り換え用のスイッチ回路である。
ド、符号２０は記録再生用のＩＣを示す。この場合、Ｉ
Ｃ２０は、記録回路および再生回路を有するとともに、
それらの全体が１チップＩＣ化されているものであり、
符号２１はその記録回路の最終段の出力アンプ、符号２
２は再生回路の初段の再生イコライザアンプ、符号２３
は記録再生切り換え用のスイッチ回路である。
【０００４】また、ＩＣ２０は外部接続端子（ピン）Ｔ
21〜Ｔ24を有する。そして、端子Ｔ21には電源電圧ＶCC
が供給され、端子Ｔ22には再生時の高域ピーキング用の
コンデンサＣ51が接続される。また、端子Ｔ23にはバイ
パス用のコンデンサＣ52が接続され、端子Ｔ24は接地さ
れる。
21〜Ｔ24を有する。そして、端子Ｔ21には電源電圧ＶCC
が供給され、端子Ｔ22には再生時の高域ピーキング用の
コンデンサＣ51が接続される。また、端子Ｔ23にはバイ
パス用のコンデンサＣ52が接続され、端子Ｔ24は接地さ
れる。
【０００５】さらに、ＩＣ２０には電圧形成回路２４が
設けられ、この形成回路２４において、端子Ｔ21の電源
電圧ＶCCの1/2の直流電圧ＶBIAS（＝ＶCC／２）が形成
される。そして、この電圧ＶBIASが、アンプ２１、２２
などに、それらの基準電圧あるいはバイアス電圧として
供給されるとともに、端子Ｔ23に出力される。
設けられ、この形成回路２４において、端子Ｔ21の電源
電圧ＶCCの1/2の直流電圧ＶBIAS（＝ＶCC／２）が形成
される。そして、この電圧ＶBIASが、アンプ２１、２２
などに、それらの基準電圧あるいはバイアス電圧として
供給されるとともに、端子Ｔ23に出力される。
【０００６】また、符号３０は記録時の交流バイアス用
の発振回路、符号４０は記録時と再生時とで信号ライン
を切り換えるためのスイッチ回路を示す。この場合、発
振回路３０は発振用のトランスＭ31を有するとともに、
その２次コイルＬ31には共振用のコンデンサＣ31が並列
接続される。また、スイッチ回路４０は、スイッチ用の
トランジスタＱ41、Ｑ42と、そのドライブ用のトランジ
スタＱ43、Ｑ44をと有する。そして、端子Ｔ41には、電
圧ＶBIASよりも高い電圧Ｖ41が供給され、端子Ｔ42に
は、記録時に“Ｌ”となり、再生時に“Ｈ”となる切り
換え信号Ｓ42が供給される。
の発振回路、符号４０は記録時と再生時とで信号ライン
を切り換えるためのスイッチ回路を示す。この場合、発
振回路３０は発振用のトランスＭ31を有するとともに、
その２次コイルＬ31には共振用のコンデンサＣ31が並列
接続される。また、スイッチ回路４０は、スイッチ用の
トランジスタＱ41、Ｑ42と、そのドライブ用のトランジ
スタＱ43、Ｑ44をと有する。そして、端子Ｔ41には、電
圧ＶBIASよりも高い電圧Ｖ41が供給され、端子Ｔ42に
は、記録時に“Ｌ”となり、再生時に“Ｈ”となる切り
換え信号Ｓ42が供給される。
【０００７】そして、記録時には、Ｓ42＝“Ｌ”とされ
るので、トランジスタＱ44がオフとなってトランジスタ
Ｑ43がオフとなり、これによりトランジスタＱ41、Ｑ42
がオフとなる。つまり、トランジスタＱ41、Ｑ42は接続
されていないのと等価である。
るので、トランジスタＱ44がオフとなってトランジスタ
Ｑ43がオフとなり、これによりトランジスタＱ41、Ｑ42
がオフとなる。つまり、トランジスタＱ41、Ｑ42は接続
されていないのと等価である。
【０００８】さらに、記録時には、スイッチ回路２３が
図の状態に接続されるとともに、出力アンプ２１から記
録用のオーディオ信号が取り出される。そして、このオ
ーディオ信号が、アンプ２１→スイッチ回路２３→端子
Ｔ22→ヘッド１０→記録イコライザ用のコンデンサＣ53
および抵抗器Ｒ51の並列回路→コイルＬ31およびコンデ
ンサＣ31の並列回路→コンデンサＣ52→接地→端子Ｔ24
の信号ラインを通じてヘッド１０に供給される。
図の状態に接続されるとともに、出力アンプ２１から記
録用のオーディオ信号が取り出される。そして、このオ
ーディオ信号が、アンプ２１→スイッチ回路２３→端子
Ｔ22→ヘッド１０→記録イコライザ用のコンデンサＣ53
および抵抗器Ｒ51の並列回路→コイルＬ31およびコンデ
ンサＣ31の並列回路→コンデンサＣ52→接地→端子Ｔ24
の信号ラインを通じてヘッド１０に供給される。
【０００９】また、このとき、発振回路３のトランスＭ
31のコイルＬ31に交流バイアス信号が取り出され、この
交流バイアス信号が、コイルＬ31→素子Ｃ53、Ｒ51→ヘ
ッド１０→コンデンサＣ51→接地→コンデンサＣ52→コ
イルＬ31の信号ラインを通じてヘッド１０に供給され
る。
31のコイルＬ31に交流バイアス信号が取り出され、この
交流バイアス信号が、コイルＬ31→素子Ｃ53、Ｒ51→ヘ
ッド１０→コンデンサＣ51→接地→コンデンサＣ52→コ
イルＬ31の信号ラインを通じてヘッド１０に供給され
る。
【００１０】したがって、アンプ２１からのオーディオ
信号は、テープ（図示せず）に交流バイアス記録され
る。
信号は、テープ（図示せず）に交流バイアス記録され
る。
【００１１】一方、再生時には、Ｓ42＝“Ｈ”とされる
ので、トランジスタＱ44がオンとなってトランジスタＱ
43がオンとなり、これによりトランジスタＱ41、Ｑ42が
オンとなる。また、再生時には、スイッチ回路２３が図
とは逆の状態に接続される。
ので、トランジスタＱ44がオンとなってトランジスタＱ
43がオンとなり、これによりトランジスタＱ41、Ｑ42が
オンとなる。また、再生時には、スイッチ回路２３が図
とは逆の状態に接続される。
【００１２】したがって、ヘッド１０の図における下側
の端部が、ヘッド１０→トランジスタＱ41、Ｑ42→コン
デンサＣ52→接地→端子Ｔ24の信号ラインを通じてＩＣ
２０に接続されるので、ヘッド１０の再生信号が、ヘッ
ド１０→端子Ｔ22→スイッチ回路２３→アンプ２２の信
号ラインを通じてアンプ２２に供給される。
の端部が、ヘッド１０→トランジスタＱ41、Ｑ42→コン
デンサＣ52→接地→端子Ｔ24の信号ラインを通じてＩＣ
２０に接続されるので、ヘッド１０の再生信号が、ヘッ
ド１０→端子Ｔ22→スイッチ回路２３→アンプ２２の信
号ラインを通じてアンプ２２に供給される。
【００１３】したがって、ヘッド１０の再生信号は、ア
ンプ２２において再生等化が行われて後段の回路へと供
給される。
ンプ２２において再生等化が行われて後段の回路へと供
給される。
【００１４】こうして、図２のテープレコーダにおいて
は、スイッチ回路４０によりヘッド１０を記録用と再生
用とに兼用している。
は、スイッチ回路４０によりヘッド１０を記録用と再生
用とに兼用している。
【００１５】また、アンプ２１の出力端の直流電位およ
びアンプ２２の入力端の直流電位は、一般にＶCC／２な
ので、端子Ｔ22の直流電位もＶCC／２となるが、端子Ｔ
23に電圧ＶBIASが出力されているとともに、ＶBIAS＝Ｖ
CC／２なので、ヘッド１０を端子Ｔ22に直結しても（直
流カット用のコンデンサを接続しなくても）、ヘッド１
０に直流電流の流れることがない。
びアンプ２２の入力端の直流電位は、一般にＶCC／２な
ので、端子Ｔ22の直流電位もＶCC／２となるが、端子Ｔ
23に電圧ＶBIASが出力されているとともに、ＶBIAS＝Ｖ
CC／２なので、ヘッド１０を端子Ｔ22に直結しても（直
流カット用のコンデンサを接続しなくても）、ヘッド１
０に直流電流の流れることがない。
【００１６】
【発明が解決しようとする課題】上述のスイッチ回路４
０においては、再生時、トランジスタＱ41、Ｑ42はオン
であるが、そのオン抵抗が大きいと、ハムノイズの影響
を受けやすくなるので、そのオン抵抗を小さくする必要
がある。
０においては、再生時、トランジスタＱ41、Ｑ42はオン
であるが、そのオン抵抗が大きいと、ハムノイズの影響
を受けやすくなるので、そのオン抵抗を小さくする必要
がある。
【００１７】そして、オン抵抗を小さくするには、トラ
ンジスタＱ41、Ｑ42として電流増幅率ｈFEの大きいもの
を使用すればよいが、電流増幅率ｈFEの大きいトランジ
スタは特殊部品であり、例えばコストの上昇を招いてし
まう。
ンジスタＱ41、Ｑ42として電流増幅率ｈFEの大きいもの
を使用すればよいが、電流増幅率ｈFEの大きいトランジ
スタは特殊部品であり、例えばコストの上昇を招いてし
まう。
【００１８】そこで、トランジスタＱ41、Ｑ42に流れる
電流Ｉ40を大きくしてオン抵抗を小さくすることが考え
られる。
電流Ｉ40を大きくしてオン抵抗を小さくすることが考え
られる。
【００１９】この電流Ｉ40は、端子Ｔ41からトランジス
タＱ44および抵抗器Ｒ41、Ｒ42を通じてトランジスタＱ
41、Ｑ42に流れるものであるが、この電流Ｉ40は、さら
に、トランジスタＱ41、Ｑ42から端子Ｔ23を通じてＩＣ
２０に流れ込み、電圧形成回路２４の負荷となってしま
う。そして、このとき、電圧形成回路２４は、もともと
ＩＣ２０の内部の回路に基準電圧ＶBIASを提供するため
のものであり、端子Ｔ23から流れ込む電流については考
慮されていない。したがって、電流Ｉ40が端子Ｔ23に流
れ込むとともに、その電流値が大きくなると、端子Ｔ23
の電圧ＶBIASが上昇してしまう。
タＱ44および抵抗器Ｒ41、Ｒ42を通じてトランジスタＱ
41、Ｑ42に流れるものであるが、この電流Ｉ40は、さら
に、トランジスタＱ41、Ｑ42から端子Ｔ23を通じてＩＣ
２０に流れ込み、電圧形成回路２４の負荷となってしま
う。そして、このとき、電圧形成回路２４は、もともと
ＩＣ２０の内部の回路に基準電圧ＶBIASを提供するため
のものであり、端子Ｔ23から流れ込む電流については考
慮されていない。したがって、電流Ｉ40が端子Ｔ23に流
れ込むとともに、その電流値が大きくなると、端子Ｔ23
の電圧ＶBIASが上昇してしまう。
【００２０】そして、電圧ＶBIASが上昇すると、ＩＣ２
０において、この電圧ＶBIASを基準電圧あるいはバイア
ス電圧として使用している回路２１、２２などの動作点
がずれてしまい、動作不良が発生してしまう。したがっ
て、電流Ｉ40を大きくしてトランジスタＱ41、Ｑ42のオ
ン抵抗を小さくすることはできない。
０において、この電圧ＶBIASを基準電圧あるいはバイア
ス電圧として使用している回路２１、２２などの動作点
がずれてしまい、動作不良が発生してしまう。したがっ
て、電流Ｉ40を大きくしてトランジスタＱ41、Ｑ42のオ
ン抵抗を小さくすることはできない。
【００２１】この発明は、以上のような問題点を解決し
ようとするものである。
ようとするものである。
【００２２】
【課題を解決するための手段】このため、この発明にお
いては、信号端子と、バイアス端子とを有し、上記信号
端子が上記バイアス端子と等しい直流電位とされている
ＩＣに接続されるスイッチ回路であって、上記信号端子
に接続される信号ラインと、上記バイアス端子との間
に、スイッチ用のトランジスタのコレクタ・エミッタ間
が接続され、このスイッチ用のトランジスタのベース
に、抵抗器を通じてこのトランジスタをオンオフ制御す
る電圧が供給され、上記バイアス端子と、接地との間
に、別の抵抗器と、別のスイッチ用のトランジスタのコ
レクタ・エミッタ間とが直列接続され、上記別のトラン
ジスタのベースに上記オンオフ制御する電圧が供給され
て上記別のトランジスタが上記トランジスタと同様にオ
ンオフ制御されるようにしたスイッチ回路とするもので
ある。
いては、信号端子と、バイアス端子とを有し、上記信号
端子が上記バイアス端子と等しい直流電位とされている
ＩＣに接続されるスイッチ回路であって、上記信号端子
に接続される信号ラインと、上記バイアス端子との間
に、スイッチ用のトランジスタのコレクタ・エミッタ間
が接続され、このスイッチ用のトランジスタのベース
に、抵抗器を通じてこのトランジスタをオンオフ制御す
る電圧が供給され、上記バイアス端子と、接地との間
に、別の抵抗器と、別のスイッチ用のトランジスタのコ
レクタ・エミッタ間とが直列接続され、上記別のトラン
ジスタのベースに上記オンオフ制御する電圧が供給され
て上記別のトランジスタが上記トランジスタと同様にオ
ンオフ制御されるようにしたスイッチ回路とするもので
ある。
【００２３】したがって、上記トランジスタがオンのと
きにこのトランジスタに流れる電流が、上記別のトラン
ジスタを通じてバイパスされる。
きにこのトランジスタに流れる電流が、上記別のトラン
ジスタを通じてバイパスされる。
【００２４】
【発明の実施の形態】図１において、ヘッド１０、ＩＣ
２０、バイアス発振回路３０およびスイッチ回路４０
が、図２において説明したように接続あるいは構成され
る。
２０、バイアス発振回路３０およびスイッチ回路４０
が、図２において説明したように接続あるいは構成され
る。
【００２５】そして、バイパス回路６０として、ＩＣ２
０の端子Ｔ23と、接地との間に、電流設定用の抵抗器Ｒ
61と、温度補償用のダイオードＤ61と、スイッチ用のト
ランジスタＱ61のコレクタ・エミッタ間とが直列接続さ
れ、トランジスタＱ61のベースにトランジスタＱ43のコ
レクタ出力が供給される。
０の端子Ｔ23と、接地との間に、電流設定用の抵抗器Ｒ
61と、温度補償用のダイオードＤ61と、スイッチ用のト
ランジスタＱ61のコレクタ・エミッタ間とが直列接続さ
れ、トランジスタＱ61のベースにトランジスタＱ43のコ
レクタ出力が供給される。
【００２６】なお、この場合、例えば、Ｒ41＝Ｒ42とす
れば、 Ｒ61＝Ｒ41／２ とされる。
れば、 Ｒ61＝Ｒ41／２ とされる。
【００２７】このような構成によれば、記録時には、Ｓ
42＝“Ｌ”とされるので、トランジスタＱ44がオフとな
ってトランジスタＱ43がオフとなり、これによりトラン
ジスタＱ41、Ｑ42がオフとなる。また、トランジスタＱ
43がオフなので、トランジスタＱ61もオフである。した
がって、端子Ｔ23には、トランジスタＱ41、Ｑ42からの
電流Ｉ40はもちろんのこと、他の外部電流も流れない。
42＝“Ｌ”とされるので、トランジスタＱ44がオフとな
ってトランジスタＱ43がオフとなり、これによりトラン
ジスタＱ41、Ｑ42がオフとなる。また、トランジスタＱ
43がオフなので、トランジスタＱ61もオフである。した
がって、端子Ｔ23には、トランジスタＱ41、Ｑ42からの
電流Ｉ40はもちろんのこと、他の外部電流も流れない。
【００２８】さらに、記録時には、上述のように、ＩＣ
２０の端子Ｔ22に記録用のオーディオ信号が取り出さ
れ、このオーディオ信号が、端子Ｔ22→ヘッド１０→コ
ンデンサＣ53および抵抗器Ｒ51→コイルＬ31およびコン
デンサＣ31→コンデンサＣ52→接地の信号ラインを通じ
てヘッド１０に供給される。したがって、そのオーディ
オ信号はテープに記録される。
２０の端子Ｔ22に記録用のオーディオ信号が取り出さ
れ、このオーディオ信号が、端子Ｔ22→ヘッド１０→コ
ンデンサＣ53および抵抗器Ｒ51→コイルＬ31およびコン
デンサＣ31→コンデンサＣ52→接地の信号ラインを通じ
てヘッド１０に供給される。したがって、そのオーディ
オ信号はテープに記録される。
【００２９】一方、再生時には、Ｓ42＝“Ｈ”とされる
ので、トランジスタＱ44がオンとなってトランジスタＱ
43がオンとなり、これによりトランジスタＱ41、Ｑ42が
オンとなる。
ので、トランジスタＱ44がオンとなってトランジスタＱ
43がオンとなり、これによりトランジスタＱ41、Ｑ42が
オンとなる。
【００３０】したがって、ヘッド１０の図における下側
の端部が、端子Ｔ22→ヘッド１０→トランジスタＱ41、
Ｑ42→コンデンサＣ52→接地の信号ラインを通じてＩＣ
２０に接続されるので、ヘッド１０の再生信号が、ヘッ
ド１０→端子Ｔ22→スイッチ回路２３→アンプ２２の信
号ラインを通じてアンプ２２に供給される。すなわち、
再生が行われる。
の端部が、端子Ｔ22→ヘッド１０→トランジスタＱ41、
Ｑ42→コンデンサＣ52→接地の信号ラインを通じてＩＣ
２０に接続されるので、ヘッド１０の再生信号が、ヘッ
ド１０→端子Ｔ22→スイッチ回路２３→アンプ２２の信
号ラインを通じてアンプ２２に供給される。すなわち、
再生が行われる。
【００３１】そして、この場合、トランジスタＱ41、Ｑ
42がオンなので、これらトランジスタＱ41、Ｑ42から電
流Ｉ40が流れ出るが、このとき、トランジスタＱ43がオ
ンなので、トランジスタＱ61もオンである。したがっ
て、トランジスタＱ41、Ｑ42からの電流Ｉ40は、トラン
ジスタＱ42→抵抗器Ｒ61→ダイオードＤ61→トランジス
タＱ61のコレクタ・エミッタ間→接地の電流ラインを通
じてバイパスされ、端子Ｔ23には流れ込まない。
42がオンなので、これらトランジスタＱ41、Ｑ42から電
流Ｉ40が流れ出るが、このとき、トランジスタＱ43がオ
ンなので、トランジスタＱ61もオンである。したがっ
て、トランジスタＱ41、Ｑ42からの電流Ｉ40は、トラン
ジスタＱ42→抵抗器Ｒ61→ダイオードＤ61→トランジス
タＱ61のコレクタ・エミッタ間→接地の電流ラインを通
じてバイパスされ、端子Ｔ23には流れ込まない。
【００３２】すなわち、抵抗器Ｒ61を例えば上記のよう
な値に設定しておくことにより、電流Ｉ40が抵抗器Ｒ61
を流れることにより、トランジスタＱ42のコレクタと抵
抗器Ｒ61との接続点の直流電位（対接地）は、電圧ＶBI
ASとなり、これは端子Ｔ23の直流電位ＶBIASに等しいの
で、端子Ｔ23に電流Ｉ40が流れ込まないとともに、端子
Ｔ23から電流が流れ出ることもない。
な値に設定しておくことにより、電流Ｉ40が抵抗器Ｒ61
を流れることにより、トランジスタＱ42のコレクタと抵
抗器Ｒ61との接続点の直流電位（対接地）は、電圧ＶBI
ASとなり、これは端子Ｔ23の直流電位ＶBIASに等しいの
で、端子Ｔ23に電流Ｉ40が流れ込まないとともに、端子
Ｔ23から電流が流れ出ることもない。
【００３３】したがって、トランジスタＱ41、Ｑ42がオ
ンになっても、端子Ｔ23の直流電位ＶBIASは変化するこ
とないので、ＩＣ２０において、回路２１、２２が電圧
ＶBIASを基準電圧あるいはバイアス電圧として使用して
も、動作点のずれることがない。
ンになっても、端子Ｔ23の直流電位ＶBIASは変化するこ
とないので、ＩＣ２０において、回路２１、２２が電圧
ＶBIASを基準電圧あるいはバイアス電圧として使用して
も、動作点のずれることがない。
【００３４】そして、このようにトランジスタＱ41、Ｑ
42がオンになっても、端子Ｔ23の直流電位ＶBIASを変化
させることがないので、電流Ｉ40を大きくしてトランジ
スタＱ41、Ｑ42のオン抵抗を小さくすることができ、し
たがって、ハムノイズなどの影響を受けにくくすること
ができる。
42がオンになっても、端子Ｔ23の直流電位ＶBIASを変化
させることがないので、電流Ｉ40を大きくしてトランジ
スタＱ41、Ｑ42のオン抵抗を小さくすることができ、し
たがって、ハムノイズなどの影響を受けにくくすること
ができる。
【００３５】また、そのとき、トランジスタＱ41、Ｑ42
として電流増幅率ｈFEの大きいものを使用する必要がな
いとともに、簡単な素子を追加するだけなので、コスト
の上昇を最小に抑えることができる。
として電流増幅率ｈFEの大きいものを使用する必要がな
いとともに、簡単な素子を追加するだけなので、コスト
の上昇を最小に抑えることができる。
【００３６】なお、温度変化によりトランジスタＱ41、
Ｑ42のベース・エミッタ間電圧が変化して電流Ｉ40が変
化しても、その電流Ｉ40の変化分を形成回路２４が吸収
できるのであれば、ダイオードＤ61は省略することがで
きる。また、トランジスタＱ41、Ｑ42のコレクタ・エミ
ッタ間の直列回路を、信号ラインと、端子Ｔ23との間に
接続すれば、ミューティング回路を構成することができ
るが、その場合にも、この発明を適用することができ
る。
Ｑ42のベース・エミッタ間電圧が変化して電流Ｉ40が変
化しても、その電流Ｉ40の変化分を形成回路２４が吸収
できるのであれば、ダイオードＤ61は省略することがで
きる。また、トランジスタＱ41、Ｑ42のコレクタ・エミ
ッタ間の直列回路を、信号ラインと、端子Ｔ23との間に
接続すれば、ミューティング回路を構成することができ
るが、その場合にも、この発明を適用することができ
る。
【００３７】
【発明の効果】この発明によれば、スイッチ用のトラン
ジスタがオンになっても、このトランジスタの接続され
ている端子の直流電圧を基準電圧あるいはバイアス電圧
として使用している回路の動作点のずれることがない。
したがって、そのスイッチ用のトランジスタがオンのと
きの電流を大きくすることによりオン抵抗を小さくして
ハムノイズなどの影響を受けにくくすることができる。
ジスタがオンになっても、このトランジスタの接続され
ている端子の直流電圧を基準電圧あるいはバイアス電圧
として使用している回路の動作点のずれることがない。
したがって、そのスイッチ用のトランジスタがオンのと
きの電流を大きくすることによりオン抵抗を小さくして
ハムノイズなどの影響を受けにくくすることができる。
【００３８】また、そのとき、スイッチ用のトランジス
タとして電流増幅率ｈFEの大きいものを使用する必要が
ないとともに、簡単な素子を追加するだけなので、コス
トの上昇を最小に抑えることができる。
タとして電流増幅率ｈFEの大きいものを使用する必要が
ないとともに、簡単な素子を追加するだけなので、コス
トの上昇を最小に抑えることができる。
【図１】この発明の一形態を示す接続図である。
【図２】この発明を説明するための接続図である。
１０…記録再生ヘッド、２０…ＩＣ、３０…バイアス発
振回路、４０…スイッチ回路、６０…バイパス回路、Ｃ
31〜Ｃ53…コンデンサ、Ｄ61…ダイオード、Ｍ31…発振
トランス、Ｑ41〜Ｑ61…トランジスタ、Ｒ41〜Ｒ61…抵
抗器、Ｔ21〜Ｔ24…外部接続端子、Ｔ41およびＴ42…端
子
振回路、４０…スイッチ回路、６０…バイパス回路、Ｃ
31〜Ｃ53…コンデンサ、Ｄ61…ダイオード、Ｍ31…発振
トランス、Ｑ41〜Ｑ61…トランジスタ、Ｒ41〜Ｒ61…抵
抗器、Ｔ21〜Ｔ24…外部接続端子、Ｔ41およびＴ42…端
子
Claims (4)
- 【請求項１】信号端子と、バイアス端子とを有し、 上記信号端子が上記バイアス端子と等しい直流電位とさ
れているＩＣに接続されるスイッチ回路であって、 上記信号端子に接続される信号ラインと、上記バイアス
端子との間に、スイッチ用のトランジスタのコレクタ・
エミッタ間が接続され、 このスイッチ用のトランジスタのベースに、抵抗器を通
じてこのトランジスタをオンオフ制御する電圧が供給さ
れ、 上記バイアス端子と、接地との間に、別の抵抗器と、別
のスイッチ用のトランジスタのコレクタ・エミッタ間と
が直列接続され、 上記別のトランジスタのベースに上記オンオフ制御する
電圧が供給されて上記別のトランジスタが上記トランジ
スタと同様にオンオフ制御されるようにしたスイッチ回
路。 - 【請求項２】請求項１に記載のスイッチ回路において、 上記ＩＣが記録再生用のＩＣとされ、 上記バイアス端子と接地との間に、バイパスコンデンサ
が接続され、 上記信号端子と上記バイアス端子との間に、記録再生ヘ
ッドと、記録イコライザ素子と、バイアス発振回路の出
力コイルとが直列接続されて上記信号ラインが構成さ
れ、 上記記録再生ヘッドと上記記録イコライザ素子との接続
点と、上記バイアス端子との間に、上記スイッチ用のト
ランジスタのコレクタ・エミッタ間が接続されるように
したスイッチ回路。 - 【請求項３】請求項２に記載のスイッチ回路において、 記録時、上記信号端子に記録信号が出力されるととも
に、上記トランジスタおよび上記別のトランジスタはオ
フとされ、 再生時、上記トランジスタおよび上記別のトランジスタ
がオンとされて上記記録再生ヘッドの再生信号が上記信
号端子に供給されるようにしたスイッチ回路。 - 【請求項４】請求項３に記載のスイッチ回路において、 上記トランジスタおよび上記別のトランジスタがオンの
ときに上記トランジスタに流れる電流が、上記別のトラ
ンジスタを流れる電流に等しくなるように、上記別の抵
抗器の値が設定されているようにしたスイッチ回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8247050A JPH1075163A (ja) | 1996-08-29 | 1996-08-29 | スイッチ回路 |
| US08/915,395 US6185060B1 (en) | 1996-08-29 | 1997-08-20 | Changeover circuit in tape recorder |
| IDP973012A ID18251A (id) | 1996-08-29 | 1997-08-28 | Sirkuit pengubah dalam alat perekam pita |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8247050A JPH1075163A (ja) | 1996-08-29 | 1996-08-29 | スイッチ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1075163A true JPH1075163A (ja) | 1998-03-17 |
Family
ID=17157675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8247050A Pending JPH1075163A (ja) | 1996-08-29 | 1996-08-29 | スイッチ回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6185060B1 (ja) |
| JP (1) | JPH1075163A (ja) |
| ID (1) | ID18251A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104300942A (zh) * | 2014-10-29 | 2015-01-21 | 吴圣铎 | 1KHz音频信号发生器 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0330130A (ja) * | 1989-06-28 | 1991-02-08 | Sharp Corp | 半導体レーザ駆動回路 |
| US5877911A (en) * | 1996-03-13 | 1999-03-02 | International Business Machines Corporation | Magneto-resistive head pre-amplifying circuit for avoiding output voltage transients |
-
1996
- 1996-08-29 JP JP8247050A patent/JPH1075163A/ja active Pending
-
1997
- 1997-08-20 US US08/915,395 patent/US6185060B1/en not_active Expired - Fee Related
- 1997-08-28 ID IDP973012A patent/ID18251A/id unknown
Also Published As
| Publication number | Publication date |
|---|---|
| ID18251A (id) | 1998-03-19 |
| US6185060B1 (en) | 2001-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2749729B2 (ja) | 磁気記録再生回路 | |
| US5548453A (en) | Reproducing circuit for magneto-resistive head having an initial amplifying stage, a differential amplifying stage, and means for controlling the time of operation thereof | |
| US2762870A (en) | Push-pull complementary type transistor amplifier | |
| JPS6034094Y2 (ja) | ミユ−テイング回路 | |
| US4256980A (en) | Electronic switchover circuit | |
| US4631419A (en) | Transistor switch and driver circuit | |
| US5327297A (en) | Read/write amplifier circuit for magnetic disk unit | |
| JPH1075163A (ja) | スイッチ回路 | |
| JPS63251945A (ja) | 光源駆動回路 | |
| US4580177A (en) | Switching circuit for AC bias signal | |
| JPS63103506A (ja) | 能動フィルタ装置 | |
| JPH0348683B2 (ja) | ||
| JPS5914900Y2 (ja) | 磁気録音再生装置 | |
| JP2793071B2 (ja) | ポップ音防止回路 | |
| JPH0629764Y2 (ja) | 高域補償回路 | |
| JPS6239498B2 (ja) | ||
| JPH0447362B2 (ja) | ||
| KR900010944Y1 (ko) | 테이프 녹음 재생기용 테이프 특성 보상 장치 | |
| JPH082009B2 (ja) | 増幅回路 | |
| JP2603647Y2 (ja) | 記録再生切換回路 | |
| JPH0319049Y2 (ja) | ||
| JP2954795B2 (ja) | 信号処理回路 | |
| JPS599446Y2 (ja) | ミュ−ティング制御信号発生回路 | |
| JPH021445B2 (ja) | ||
| JPH0543210B2 (ja) |