JP3221058B2 - 整流回路 - Google Patents
整流回路Info
- Publication number
- JP3221058B2 JP3221058B2 JP13786692A JP13786692A JP3221058B2 JP 3221058 B2 JP3221058 B2 JP 3221058B2 JP 13786692 A JP13786692 A JP 13786692A JP 13786692 A JP13786692 A JP 13786692A JP 3221058 B2 JP3221058 B2 JP 3221058B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- transistors
- differential
- rectifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明は、整流回路に関する。
【０００２】
【従来の技術】従来、一般に用いられている整流回路
は、たとえば図４のような構成である。図４において、
Ｖｒｅｆ は直流基準電源、ＯＳＣはピーク電圧Ｖ１の
交流信号源、Ｑ１ないしＱ６はトランジスタ、Ｄ１はダ
イオード、ＡＰ１は増幅器、Ｒ１は抵抗、ＩＳ１，ＩＳ
２は電流源、ＡＭは電流計である。
は、たとえば図４のような構成である。図４において、
Ｖｒｅｆ は直流基準電源、ＯＳＣはピーク電圧Ｖ１の
交流信号源、Ｑ１ないしＱ６はトランジスタ、Ｄ１はダ
イオード、ＡＰ１は増幅器、Ｒ１は抵抗、ＩＳ１，ＩＳ
２は電流源、ＡＭは電流計である。
【０００３】このような構成において、増幅器ＡＰ１
は、トランジスタＱ１，Ｑ３のエミッタ電位を基準電圧
Ｖｒｅｆ に設定する機能を有する。基準電圧Ｖｒｅｆ
上で変化するピーク電圧Ｖ１の交流信号は、Ｒ１によ
り電流に変化されてトランジスタＱ１またはＱ３の出力
電流の変化として後段に伝えられ、トランジスタＱ５の
コレクタ電流として図に示されるようにピーク電流がＶ
１／Ｒの全波整流波形として取り出されるようになって
いる。
は、トランジスタＱ１，Ｑ３のエミッタ電位を基準電圧
Ｖｒｅｆ に設定する機能を有する。基準電圧Ｖｒｅｆ
上で変化するピーク電圧Ｖ１の交流信号は、Ｒ１によ
り電流に変化されてトランジスタＱ１またはＱ３の出力
電流の変化として後段に伝えられ、トランジスタＱ５の
コレクタ電流として図に示されるようにピーク電流がＶ
１／Ｒの全波整流波形として取り出されるようになって
いる。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うな構成では、整流器の入力インピーダンスはＲ１とな
り、出力インピーダンスの高い信号源では、電圧の低下
を招く可能性がある。また、トランジスタＱ１，Ｑ３の
エミッタ電圧を一定に保つ増幅器ＡＰ１が必要になり、
部品点数が多く、コストもこれ以上低減できない構造と
なっている。
うな構成では、整流器の入力インピーダンスはＲ１とな
り、出力インピーダンスの高い信号源では、電圧の低下
を招く可能性がある。また、トランジスタＱ１，Ｑ３の
エミッタ電圧を一定に保つ増幅器ＡＰ１が必要になり、
部品点数が多く、コストもこれ以上低減できない構造と
なっている。
【０００５】
【課題を解決するための手段】このような問題を解決す
るために、本発明では、交流信号源と直流基準電源の接
続点（Ｐ１）と交流信号源の残りの端子（Ｐ２）とが，
差動増幅段を構成する差動トランジスタ（Ｑ１３，Ｑ１
６）のベースに夫々接続され、該差動トランジスタ（Ｑ
１３，Ｑ１６）のコレクタにカレントミラートランジス
タ（Ｑ１２，Ｑ１５）が接続され，該差動トランジスタ
（Ｑ１３，Ｑ１６）の各々のエミッタに夫々カレントミ
ラートランジスタ（Ｑ１４，Ｑ１７）が接続され，該差
動トランジスタ（Ｑ１３，Ｑ１６）の夫々のエミッタ間
に抵抗（Ｒ２）が接続され、ベースが共通に接続された
一方のトランジスタ（Ｑ１８）のベースとコレクタが接
続されているカレントミラー回路（Ｑ１８，Ｑ１９）の
該一方のトランジスタ（Ｑ１８）のコレクタに該差動ト
ランジスタ（Ｑ１３，Ｑ１６）のひとつの出力が接続さ
れ，該カレントミラー回路（Ｑ１８，Ｑ１９）の他方の
トランジスタ（Ｑ１９）のコレクタから整流された出力
を得るようにしたことを特徴とする整流回路が提供され
る。
るために、本発明では、交流信号源と直流基準電源の接
続点（Ｐ１）と交流信号源の残りの端子（Ｐ２）とが，
差動増幅段を構成する差動トランジスタ（Ｑ１３，Ｑ１
６）のベースに夫々接続され、該差動トランジスタ（Ｑ
１３，Ｑ１６）のコレクタにカレントミラートランジス
タ（Ｑ１２，Ｑ１５）が接続され，該差動トランジスタ
（Ｑ１３，Ｑ１６）の各々のエミッタに夫々カレントミ
ラートランジスタ（Ｑ１４，Ｑ１７）が接続され，該差
動トランジスタ（Ｑ１３，Ｑ１６）の夫々のエミッタ間
に抵抗（Ｒ２）が接続され、ベースが共通に接続された
一方のトランジスタ（Ｑ１８）のベースとコレクタが接
続されているカレントミラー回路（Ｑ１８，Ｑ１９）の
該一方のトランジスタ（Ｑ１８）のコレクタに該差動ト
ランジスタ（Ｑ１３，Ｑ１６）のひとつの出力が接続さ
れ，該カレントミラー回路（Ｑ１８，Ｑ１９）の他方の
トランジスタ（Ｑ１９）のコレクタから整流された出力
を得るようにしたことを特徴とする整流回路が提供され
る。
【０００６】
【作用】このようにすれば、従来のように増幅器を使用
することがなくなり、部品点数を減少して、従来よりも
低コストにすることができる。
することがなくなり、部品点数を減少して、従来よりも
低コストにすることができる。
【０００７】
【実施例】図１は、本発明による整流回路の一実施例を
示し、同図において、図４と同じものあるいは同じ機能
を有するものは、同符号を用いて示してある。
示し、同図において、図４と同じものあるいは同じ機能
を有するものは、同符号を用いて示してある。
【０００８】同図において、Ｑ１１ ないしＱ１９ はト
ランジスタ、ＩＳ３ は電流源である。そして、トラン
ジスタＱ１１ ，Ｑ１４ ，Ｑ１７ は、カレントミラー
段を構成し、トランジスタＱ１３ ，Ｑ１６ は、差動入
力段を構成する差動トランジスタである。トランジスタ
Ｑ１２ ，Ｑ１５ は、カレントミラー回路からなる負荷
段を構成し、トランジスタＱ１８ ，Ｑ１９ は、出力段
をそれぞれを構成している。この場合、負荷段を構成す
るトランジスタＱ１２ のベース、コレクタとトランジ
スタＱ１５ のベースとは共通接続されるとともに、ト
ランジスタＱ１３ のコレクタとも接続されている。ま
た、カレントミラー段のトランジスタＱ１４ とＱ１７
のベースは、共通に接続され、電流源ＩＳ３ およびト
ランジスタＱ１１ のベース、コレクタに接続されてい
る。このような構成において、図４ と基本的に異なる
点は、交流信号源ＯＳＣ と直流電源Ｖｒｅｆ との接続
点Ｐ１ を差動入力段を構成する制御トランジスタＱ１
３ のベースに接続し、交流信号源ＯＳＣ の他端Ｐ２
を差動入力段を構成する制御トランジスタＱ１６ のベ
ースに接続するとともに、制御トランジスタＱ１６ の
出力側（コレクタ側）から出力段を構成する出力電流制
御トランジスタ対Ｑ１８ ，Ｑ１９ の共通入力端に制御
信号を供給するようにする。この制御トランジスタＱ１
８，Ｑ１９は，ベースが共通に接続された一方のトラン
ジスタＱ１８のベースとコレクタが接続されているカレ
ントミラー回路を構成し、一方のトランジスタＱ１８の
コレクタに差動トランジスタの一方のトランジスタＱ１
６の出力が接続される。さらに差動入力段を構成する両
制御トランジスタＱ１３ ，Ｑ１６ のエミッタ側、すな
わち、トランジスタＱ１３ のエミッタとトランジスタ
Ｑ１４ のコレクタとの接続点と、トランジスタＱ１６
のエミッタとトランジスタＱ１７ のコレクタとの接続
点との間に、抵抗Ｒ２ を架け渡すように構成したこと
にある。
ランジスタ、ＩＳ３ は電流源である。そして、トラン
ジスタＱ１１ ，Ｑ１４ ，Ｑ１７ は、カレントミラー
段を構成し、トランジスタＱ１３ ，Ｑ１６ は、差動入
力段を構成する差動トランジスタである。トランジスタ
Ｑ１２ ，Ｑ１５ は、カレントミラー回路からなる負荷
段を構成し、トランジスタＱ１８ ，Ｑ１９ は、出力段
をそれぞれを構成している。この場合、負荷段を構成す
るトランジスタＱ１２ のベース、コレクタとトランジ
スタＱ１５ のベースとは共通接続されるとともに、ト
ランジスタＱ１３ のコレクタとも接続されている。ま
た、カレントミラー段のトランジスタＱ１４ とＱ１７
のベースは、共通に接続され、電流源ＩＳ３ およびト
ランジスタＱ１１ のベース、コレクタに接続されてい
る。このような構成において、図４ と基本的に異なる
点は、交流信号源ＯＳＣ と直流電源Ｖｒｅｆ との接続
点Ｐ１ を差動入力段を構成する制御トランジスタＱ１
３ のベースに接続し、交流信号源ＯＳＣ の他端Ｐ２
を差動入力段を構成する制御トランジスタＱ１６ のベ
ースに接続するとともに、制御トランジスタＱ１６ の
出力側（コレクタ側）から出力段を構成する出力電流制
御トランジスタ対Ｑ１８ ，Ｑ１９ の共通入力端に制御
信号を供給するようにする。この制御トランジスタＱ１
８，Ｑ１９は，ベースが共通に接続された一方のトラン
ジスタＱ１８のベースとコレクタが接続されているカレ
ントミラー回路を構成し、一方のトランジスタＱ１８の
コレクタに差動トランジスタの一方のトランジスタＱ１
６の出力が接続される。さらに差動入力段を構成する両
制御トランジスタＱ１３ ，Ｑ１６ のエミッタ側、すな
わち、トランジスタＱ１３ のエミッタとトランジスタ
Ｑ１４ のコレクタとの接続点と、トランジスタＱ１６
のエミッタとトランジスタＱ１７ のコレクタとの接続
点との間に、抵抗Ｒ２ を架け渡すように構成したこと
にある。
【０００９】このように構成すれば、整流回路入力部そ
のものは、高インピーダンス素子として作用し、交流信
号源ＯＳＣ から図に示されるようなピーク値Ｖ１ の交
流信号が差動入力段に供給されると、差動入力段を構成
する制御トランジスタＱ１３ ，Ｑ１６ のエミッタ側に
架け渡された抵抗Ｒ２ を流れる電流をＶ１ ／Ｒ２とす
ることができ、カレントミラー回路Ｑ１８，Ｑ１９の他
方のトランジスタＱ１９のコレクタから、図示されるよ
うなピーク値が（Ｖ１ ／Ｒ２）＊２ の半波整流出力波
形を得ることができる。
のものは、高インピーダンス素子として作用し、交流信
号源ＯＳＣ から図に示されるようなピーク値Ｖ１ の交
流信号が差動入力段に供給されると、差動入力段を構成
する制御トランジスタＱ１３ ，Ｑ１６ のエミッタ側に
架け渡された抵抗Ｒ２ を流れる電流をＶ１ ／Ｒ２とす
ることができ、カレントミラー回路Ｑ１８，Ｑ１９の他
方のトランジスタＱ１９のコレクタから、図示されるよ
うなピーク値が（Ｖ１ ／Ｒ２）＊２ の半波整流出力波
形を得ることができる。
【００１０】したがって、このような構成にすれば、出
力は、半波整流であるが回路構成は、従来よりも部品点
数も少なく簡単であり、低コストの整流回路とすること
ができる。また、このような簡単な回路構成でも入力イ
ンピーダンスを高くすることができるため、出力インピ
ーダンスの多少高い信号源でも精度よく整流することが
できる等の効果を奏する。
力は、半波整流であるが回路構成は、従来よりも部品点
数も少なく簡単であり、低コストの整流回路とすること
ができる。また、このような簡単な回路構成でも入力イ
ンピーダンスを高くすることができるため、出力インピ
ーダンスの多少高い信号源でも精度よく整流することが
できる等の効果を奏する。
【００１１】図２は、本発明の他の実施例を示してい
る。同図において、図２と異なる点は、差動入力段を構
成するトランジスタＱ１３の入力側にトランジスタＱ２
１を配置してダーリントン構造にしたものである。この
ようにすれば、差動入力段の入力インピーダンスをさら
に高めることができる。
る。同図において、図２と異なる点は、差動入力段を構
成するトランジスタＱ１３の入力側にトランジスタＱ２
１を配置してダーリントン構造にしたものである。この
ようにすれば、差動入力段の入力インピーダンスをさら
に高めることができる。
【００１２】図３は、本発明のさらに他の実施例を示
し、差動入力段の両制御トランジスタＱ１３，Ｑ１６の
入力側に増幅器ＡＰ２，ＡＰ３を追加したものである。
このようにしてもカレントミラー構造の入力インピーダ
ンスをさらに高めることができる。
し、差動入力段の両制御トランジスタＱ１３，Ｑ１６の
入力側に増幅器ＡＰ２，ＡＰ３を追加したものである。
このようにしてもカレントミラー構造の入力インピーダ
ンスをさらに高めることができる。
【００１３】また、上述した実施例では、ＮＰＮ入力段
のものを示したが、ＮＰＮトランジスタとＰＮＰトラン
ジスタを入れ換えてＰＮＰ入力段の回路を用いても同様
の動作をさせることができる。ＮＰＮ入力は、Ｖｒｅｆ
が高めのとき有効であり、ＰＮＰ入力は、Ｖｒｅｆ
が低めのとき有効である。
のものを示したが、ＮＰＮトランジスタとＰＮＰトラン
ジスタを入れ換えてＰＮＰ入力段の回路を用いても同様
の動作をさせることができる。ＮＰＮ入力は、Ｖｒｅｆ
が高めのとき有効であり、ＰＮＰ入力は、Ｖｒｅｆ
が低めのとき有効である。
【００１４】
【発明の効果】以上述べたように、本発明による整流回
路を用いれば、回路構成を従来よりも簡単にすることが
でき、部品点数も少なく、低コストにすることができ
る。また、入力インピーダンスを高く取ることができ
る、出力インピーダンスが少々高い信号源でも精度よく
整流できることになる。
路を用いれば、回路構成を従来よりも簡単にすることが
でき、部品点数も少なく、低コストにすることができ
る。また、入力インピーダンスを高く取ることができ
る、出力インピーダンスが少々高い信号源でも精度よく
整流できることになる。
【００１５】
【図１】本発明による整流回路の一実施例を示す回路図
である。
である。
【図２】本発明の整流回路の他の実施例を示す回路図で
ある。
ある。
【図３】本発明の整流回路の他の実施例を示す回路図で
ある。
ある。
【図４】従来の整流回路の一例を示す回路図である。
Ｑ１〜Ｑ６、Ｑ１１〜Ｑ１９、Ｑ２１ トランジスタ Ｒ１，Ｒ２ 抵抗 Ｄ１ ダイオード ＯＳＣ 交流信号源 Ｖｒｅｆ 直流基準電源 ＩＳ１〜ＩＳ３ 電流源 ＡＰ１〜ＡＰ３ 増幅器 ＡＭ 電流計
Claims (1)
- 【請求項１】 交流信号源と直流基準電源の接続点と交
流信号源の残りの端子とが、差動増幅段を構成する差動
トランジスタのベースに夫々接続され、該差動トランジスタのコレクタにカレントミラートラン
ジスタが接続され、 該差動トランジスタの各々のエミッタに夫々カレントミ
ラートランジスタが接続され、 該差動トランジスタの夫々のエミッタ間に抵抗が接続さ
れ、 ベースが共通に接続された一方のトランジスタのベース
とコレクタが接続されているカレントミラー回路の該一
方のトランジスタのコレクタに該差動トランジスタのひ
とつの出力が接続され、 該カレントミラー回路の他方のトランジスタのコレクタ
から整流された出力を得るようにしたことを特徴とする
整流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13786692A JP3221058B2 (ja) | 1992-04-30 | 1992-04-30 | 整流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13786692A JP3221058B2 (ja) | 1992-04-30 | 1992-04-30 | 整流回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06165507A JPH06165507A (ja) | 1994-06-10 |
| JP3221058B2 true JP3221058B2 (ja) | 2001-10-22 |
Family
ID=15208568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13786692A Expired - Lifetime JP3221058B2 (ja) | 1992-04-30 | 1992-04-30 | 整流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3221058B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9525397B2 (en) | 2011-03-29 | 2016-12-20 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Acoustic resonator comprising acoustic reflector, frame and collar |
-
1992
- 1992-04-30 JP JP13786692A patent/JP3221058B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06165507A (ja) | 1994-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2840632B2 (ja) | 全波整流回路 | |
| US4591804A (en) | Cascode current-source arrangement having dual current paths | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JP3221058B2 (ja) | 整流回路 | |
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| US4573019A (en) | Current mirror circuit | |
| US3417339A (en) | Push-pull transistor amplifiers with transformer coupled driver | |
| US4132907A (en) | Full wave rectifier circuit | |
| JP3682122B2 (ja) | 全波整流回路 | |
| JP2789926B2 (ja) | 全波整流回路 | |
| JPH06169225A (ja) | 電圧電流変換回路 | |
| JPH0636484B2 (ja) | 電流電圧変換回路 | |
| JPS6244574Y2 (ja) | ||
| JP2602984Y2 (ja) | 差動増幅回路 | |
| JPH0716138B2 (ja) | 増幅回路装置 | |
| JP2517667B2 (ja) | 整流回路 | |
| JPS6217885B2 (ja) | ||
| JPH0216112B2 (ja) | ||
| JPH0753297Y2 (ja) | 差動増幅回路 | |
| JPH0419881Y2 (ja) | ||
| JPH0216042B2 (ja) | ||
| JPS6256685B2 (ja) | ||
| JPH05343933A (ja) | 電圧電流変換回路 | |
| JPS6242605A (ja) | 振幅制限回路 | |
| JPH07336161A (ja) | 差動増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 11 |