JP2789926B2 - 全波整流回路 - Google Patents
全波整流回路Info
- Publication number
- JP2789926B2 JP2789926B2 JP9715092A JP9715092A JP2789926B2 JP 2789926 B2 JP2789926 B2 JP 2789926B2 JP 9715092 A JP9715092 A JP 9715092A JP 9715092 A JP9715092 A JP 9715092A JP 2789926 B2 JP2789926 B2 JP 2789926B2
- Authority
- JP
- Japan
- Prior art keywords
- stage
- transistor
- transistors
- constituting
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Rectifiers (AREA)
- Control Of Electrical Variables (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、整流回路に関し、特に
全波整流回路に関する。
全波整流回路に関する。
【０００２】
【従来の技術】従来、一般に用いられている全波整流回
路は、たとえば図４のような構成である。図４におい
て、Ｖｒｅｆ は直流基準電源、ＯＳＣはピーク電圧Ｖ
１の交流信号源、Ｑ１ないしＱ６はトランジスタ、Ｄ１
はダイオード、ＡＰ１は増幅器、Ｒ１は抵抗、ＩＳ１，
ＩＳ２は電流源、ＡＭは電流計である。
路は、たとえば図４のような構成である。図４におい
て、Ｖｒｅｆ は直流基準電源、ＯＳＣはピーク電圧Ｖ
１の交流信号源、Ｑ１ないしＱ６はトランジスタ、Ｄ１
はダイオード、ＡＰ１は増幅器、Ｒ１は抵抗、ＩＳ１，
ＩＳ２は電流源、ＡＭは電流計である。
【０００３】このような構成において、増幅器ＡＰ１は
トランジスタＱ１，Ｑ３のエミッタ電位を基準電圧Ｖｒ
ｅｆ に設定する機能を有する。基準電圧Ｖｒｅｆ 上
で変化するピーク電圧Ｖ１の交流信号は、Ｒ１により電
流に変換されてトランジスタＱ１またはＱ３の出力電流
の変化として後段に伝えられ、トランジスタＱ５のコレ
クタ電流として図に示されるようにピーク電流がＶ１／
Ｒの全波整流波形として取り出されるようになってい
る。
トランジスタＱ１，Ｑ３のエミッタ電位を基準電圧Ｖｒ
ｅｆ に設定する機能を有する。基準電圧Ｖｒｅｆ 上
で変化するピーク電圧Ｖ１の交流信号は、Ｒ１により電
流に変換されてトランジスタＱ１またはＱ３の出力電流
の変化として後段に伝えられ、トランジスタＱ５のコレ
クタ電流として図に示されるようにピーク電流がＶ１／
Ｒの全波整流波形として取り出されるようになってい
る。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うな構成では、整流器の入力インピーダンスはＲ１とな
り、出力インピーダンスの高い信号源では、電圧の低下
を招く可能性がある。また、トランジスタＱ１，Ｑ３の
エミッタ電圧を一定に保つ増幅器Ａ１が必要となり、部
品点数が多く、コストもこれ以上低減できない構造であ
る。
うな構成では、整流器の入力インピーダンスはＲ１とな
り、出力インピーダンスの高い信号源では、電圧の低下
を招く可能性がある。また、トランジスタＱ１，Ｑ３の
エミッタ電圧を一定に保つ増幅器Ａ１が必要となり、部
品点数が多く、コストもこれ以上低減できない構造であ
る。
【０００５】
【課題を解決するための手段】このような問題を解決す
るため、本発明では、カレントミラーを構成する前段と
後段とを備え、 前段および後段のそれぞれは、負荷段を
構成するトランジスタＱ１２，Ｑ１５と差動入力段を構
成するトランジスタＱ１３，Ｑ１６とカレントミラー段
を構成するトランジスタＱ１４，Ｑ１７とからなり、 さ
らに前段および後段のそれぞれを構成する各トランジス
タＱ１２，Ｑ１３，Ｑ１４，Ｑ１５，Ｑ１６，Ｑ１７
は、直列に接続された状態で電流源ＩＳ３と接続された
トランジスタＱ１１の入力端とに接続され、 前段の差動
入力段を構成するトランジスタＱ１３の入力端に交流信
号源が接続され、 後段の差動入力段を構成するトランジ
スタＱ１６の入力端には直流基準電源Ｖｒｅｆが接続さ
れ、 前段および後段の前記差動入力段を構成するトラン
ジスタＱ１３，Ｑ１６のエミッタ間に抵抗Ｒ２が架け渡
され、前段および後段の負荷段を構成する各トランジス
タＱ１２，Ｑ１５の入力端との間には、結合回路Ｑ２
４，Ｑ２５，Ｑ２６，Ｑ２７，Ｑ２８，Ｒ３，Ｒ４が配
置され、 この結合回路Ｑ２４，Ｑ２５，Ｑ２６，Ｑ２
７，Ｑ２８，Ｒ３，Ｒ４は、電流源ＩＳ３と接続された
トランジスタＱ１１の入力端とカレントミラー段の各ト
ランジスタＱ１４，Ｑ１７の入力端と結合されたカレン
トミラーＱ２４，Ｑ２７，Ｑ２８を含み、 さらに、前段
および後段の負荷段を構成する各トランジスタＱ１２，
Ｑ１５は、出力段を構成するトランジスタＱ２２，Ｑ２
３に接続され、出力段を構成する各トランジスタＱ２
２，Ｑ２３の出力を合成し、これにより全波整流された
出力を得るようにした全波整流回路が提案される。
るため、本発明では、カレントミラーを構成する前段と
後段とを備え、 前段および後段のそれぞれは、負荷段を
構成するトランジスタＱ１２，Ｑ１５と差動入力段を構
成するトランジスタＱ１３，Ｑ１６とカレントミラー段
を構成するトランジスタＱ１４，Ｑ１７とからなり、 さ
らに前段および後段のそれぞれを構成する各トランジス
タＱ１２，Ｑ１３，Ｑ１４，Ｑ１５，Ｑ１６，Ｑ１７
は、直列に接続された状態で電流源ＩＳ３と接続された
トランジスタＱ１１の入力端とに接続され、 前段の差動
入力段を構成するトランジスタＱ１３の入力端に交流信
号源が接続され、 後段の差動入力段を構成するトランジ
スタＱ１６の入力端には直流基準電源Ｖｒｅｆが接続さ
れ、 前段および後段の前記差動入力段を構成するトラン
ジスタＱ１３，Ｑ１６のエミッタ間に抵抗Ｒ２が架け渡
され、前段および後段の負荷段を構成する各トランジス
タＱ１２，Ｑ１５の入力端との間には、結合回路Ｑ２
４，Ｑ２５，Ｑ２６，Ｑ２７，Ｑ２８，Ｒ３，Ｒ４が配
置され、 この結合回路Ｑ２４，Ｑ２５，Ｑ２６，Ｑ２
７，Ｑ２８，Ｒ３，Ｒ４は、電流源ＩＳ３と接続された
トランジスタＱ１１の入力端とカレントミラー段の各ト
ランジスタＱ１４，Ｑ１７の入力端と結合されたカレン
トミラーＱ２４，Ｑ２７，Ｑ２８を含み、 さらに、前段
および後段の負荷段を構成する各トランジスタＱ１２，
Ｑ１５は、出力段を構成するトランジスタＱ２２，Ｑ２
３に接続され、出力段を構成する各トランジスタＱ２
２，Ｑ２３の出力を合成し、これにより全波整流された
出力を得るようにした全波整流回路が提案される。
【０００６】
【作用】このようにすれば、従来のように増幅器を使用
することがなく全波整流出力を得ることができ、部品点
数を減少して、従来よりも低コストにすることができ
る。
することがなく全波整流出力を得ることができ、部品点
数を減少して、従来よりも低コストにすることができ
る。
【０００７】
【実施例】図１は、本発明による整流回路の一実施例を
示し、同図において、図４と同じものあるいは同じ機能
を有するものは、同符号を用いて示してある。
示し、同図において、図４と同じものあるいは同じ機能
を有するものは、同符号を用いて示してある。
【０００８】同図において、Ｑ１１〜Ｑ１７、Ｑ２２〜
Ｑ２８はトランジスタ、Ｒ２〜Ｒ４は抵抗、ＩＳ３は電
流源である。そして、トランジスタＱ１４，Ｑ１７は、
カレントミラー段を構成し、Ｑ１３，Ｑ１６は、差動入
力段を構成し、トランジスタＱ１２，Ｑ１５は、負荷段
を構成し、トランジスタＱ２２，Ｑ２３は、出力段を構
成し、トランジスタＱ２４〜Ｑ２８は前述した各段の前
段と後段を結合する結合回路をそれぞれ構成している。
そして、この差動入力段の前段の制御トランジスタＱ１
３の入力端には図示しない交流信号源からの交流信号が
供給され、差動入力段の後段の制御トランジスタＱ１６
の入力端には、直流基準電源Ｖｒｅｆが接続されてい
る。そして、負荷段の前段を構成するトランジスタＱ１
２は、ベースとコレクタが接続され、さらにこのベース
は出力段を構成するトランジスタＱ２２のベースにも接
続され、このトランジスタＱ２２の出力端の一つ（コレ
クタ）は、同様に出力段を構成するトランジスタＱ２３
の出力端（コレクタ）に接続されている。また、負荷段
の後段を構成するトランジスタＱ１５は、ベースとコレ
クタが接続され、さらに、このベースは出力段を構成す
るトランジスタＱ２３のベースにも接続され、このトラ
ンジスタＱ２３の出力端の一つ（コレクタ）は、前述し
たトランジスタＱ２２の出力端（コレクタ）とともに電
流計ＡＭに接続されている。
Ｑ２８はトランジスタ、Ｒ２〜Ｒ４は抵抗、ＩＳ３は電
流源である。そして、トランジスタＱ１４，Ｑ１７は、
カレントミラー段を構成し、Ｑ１３，Ｑ１６は、差動入
力段を構成し、トランジスタＱ１２，Ｑ１５は、負荷段
を構成し、トランジスタＱ２２，Ｑ２３は、出力段を構
成し、トランジスタＱ２４〜Ｑ２８は前述した各段の前
段と後段を結合する結合回路をそれぞれ構成している。
そして、この差動入力段の前段の制御トランジスタＱ１
３の入力端には図示しない交流信号源からの交流信号が
供給され、差動入力段の後段の制御トランジスタＱ１６
の入力端には、直流基準電源Ｖｒｅｆが接続されてい
る。そして、負荷段の前段を構成するトランジスタＱ１
２は、ベースとコレクタが接続され、さらにこのベース
は出力段を構成するトランジスタＱ２２のベースにも接
続され、このトランジスタＱ２２の出力端の一つ（コレ
クタ）は、同様に出力段を構成するトランジスタＱ２３
の出力端（コレクタ）に接続されている。また、負荷段
の後段を構成するトランジスタＱ１５は、ベースとコレ
クタが接続され、さらに、このベースは出力段を構成す
るトランジスタＱ２３のベースにも接続され、このトラ
ンジスタＱ２３の出力端の一つ（コレクタ）は、前述し
たトランジスタＱ２２の出力端（コレクタ）とともに電
流計ＡＭに接続されている。
【０００９】また、前段の負荷段を構成するトランジス
タＱ１２のベースは、結合回路を構成するトランジスタ
Ｑ２８の出力端の一つ（コレクタ）に接続され、後段の
負荷段を構成するトランジスタＱ１５のベースは、結合
回路を構成するトランジスタＱ２７の出力端の一つ（コ
レクタ）に接続されている。また、トランジスタＱ２６
のベースは、カレントミラー段を構成するトランジスタ
Ｑ１４，Ｑ１７のベースとともに電流源ＩＳ３の一端お
よびトランジスタＱ１１の入力端に接続されている。そ
してトランジスタＱ２６の出力端は、トランジスタＱ２
４，Ｑ２５に接続され、トランジスタＱ２４，Ｑ２７，
Ｑ２８は抵抗Ｒ３，Ｒ４を介してカレントミラーを構成
している。この場合、カレントミラーを構成する前段と
後段のそれぞれは、負荷段を構成するトランジスタＱ１
２、Ｑ１５と差動入力段を構成するトランジスタＱ１
３，Ｑ１６とカレントミラー段を構成するトランジスタ
Ｑ１４，Ｑ１７とからなり、さらに前段および後段のそ
れぞれを構成する各トランジスタＱ１２，Ｑ１３，Ｑ１
４，Ｑ１５，Ｑ１６，Ｑ１７は、直列に接続された状態
で電流源ＩＳ３と接続されたトランジスタＱ１１の入力
端とに接続されている。
タＱ１２のベースは、結合回路を構成するトランジスタ
Ｑ２８の出力端の一つ（コレクタ）に接続され、後段の
負荷段を構成するトランジスタＱ１５のベースは、結合
回路を構成するトランジスタＱ２７の出力端の一つ（コ
レクタ）に接続されている。また、トランジスタＱ２６
のベースは、カレントミラー段を構成するトランジスタ
Ｑ１４，Ｑ１７のベースとともに電流源ＩＳ３の一端お
よびトランジスタＱ１１の入力端に接続されている。そ
してトランジスタＱ２６の出力端は、トランジスタＱ２
４，Ｑ２５に接続され、トランジスタＱ２４，Ｑ２７，
Ｑ２８は抵抗Ｒ３，Ｒ４を介してカレントミラーを構成
している。この場合、カレントミラーを構成する前段と
後段のそれぞれは、負荷段を構成するトランジスタＱ１
２、Ｑ１５と差動入力段を構成するトランジスタＱ１
３，Ｑ１６とカレントミラー段を構成するトランジスタ
Ｑ１４，Ｑ１７とからなり、さらに前段および後段のそ
れぞれを構成する各トランジスタＱ１２，Ｑ１３，Ｑ１
４，Ｑ１５，Ｑ１６，Ｑ１７は、直列に接続された状態
で電流源ＩＳ３と接続されたトランジスタＱ１１の入力
端とに接続されている。
【００１０】このような構成において、図４と基本的に
異なる点は、交流信号源ＯＳＣを差動入力段を構成する
前段の制御トランジスタＱ１３の入力端に接続し、直流
基準電源Ｖｒｅｆ を差動入力段の後段の制御トランジ
スタＱ１６の入力端に接続するとともに、各段の前段お
よび後段の出力変化を合成して出力として取り出すよう
にしていることと、さらに差動入力段を構成する両制御
トランジスタＱ１３，Ｑ１６のエミッタ間、すなわちト
ランジスタＱ１３のエミッタとトランジスタＱ１４のコ
レクタとの接続点と、トランジスタＱ１６のエミッタと
トランジスタＱ１７のコレクタとの接続点との間に、抵
抗Ｒ２を架け渡すように構成したことにある。又、無信
号時ＷＱ１３，Ｑ１６のコレクタ電流とトランジスタＱ
２７，Ｑ２８のコレクタ電流が等しくなる様に設定して
ある。
異なる点は、交流信号源ＯＳＣを差動入力段を構成する
前段の制御トランジスタＱ１３の入力端に接続し、直流
基準電源Ｖｒｅｆ を差動入力段の後段の制御トランジ
スタＱ１６の入力端に接続するとともに、各段の前段お
よび後段の出力変化を合成して出力として取り出すよう
にしていることと、さらに差動入力段を構成する両制御
トランジスタＱ１３，Ｑ１６のエミッタ間、すなわちト
ランジスタＱ１３のエミッタとトランジスタＱ１４のコ
レクタとの接続点と、トランジスタＱ１６のエミッタと
トランジスタＱ１７のコレクタとの接続点との間に、抵
抗Ｒ２を架け渡すように構成したことにある。又、無信
号時ＷＱ１３，Ｑ１６のコレクタ電流とトランジスタＱ
２７，Ｑ２８のコレクタ電流が等しくなる様に設定して
ある。
【００１１】このように構成すれば、整流回路入力部そ
のものは、高インピーダンス素子として作用し、交流信
号源ＯＳＣから図に示されるようなピーク値Ｖ１の交流
信号がこの回路に供給されると、各段の前段の電流変化
は、無信号時は、Ｑ１３のコレクタ電流はＱ２８のコレ
クタ電流で補われ、Ｑ１６のコレクタ電流はＱ２７より
補われる。これにより、Ｑ１２，Ｑ１５を流れる電流は
ゼロとなり次段のＱ２２，Ｑ２３からＡＭに流れる電流
はゼロとなる。信号源よりハイレベルの信号が送られた
とすると、Ｑ１３のベース電位がハイとなり、同エミッ
タ電位もハイとなる。この信号をＶ１とするとＱ１３の
コレクタ電流は（ＩＡ＋Ｖ１／Ｒ２）となる。ここでＱ
２８のコレクタ電流がＩＡのためＱ１２に流れる。電流
は、（ＩＡ＋Ｖ１／Ｒ２）−ＩＡ＝Ｖ１／Ｒ２となる。
このとき、Ｑ１６のコレクタ電流は（ＩＡ−Ｖ１／Ｒ
２）となり、Ｑ２７からＩＡを流し込もうとするのでＱ
２７はサチレーション状態となり、Ｑ１５に流れる電流
はゼロとなる。よって、電流計ＡＭに流れる電流は、Ｖ
１／Ｖ２となる。信号がＬｏ（−Ｖ１）レベルとなった
時は、逆の原理にて、やはりＡＭに流れる電流はＶ１／
Ｒ２となる。これにより全波整流されることとなる。
のものは、高インピーダンス素子として作用し、交流信
号源ＯＳＣから図に示されるようなピーク値Ｖ１の交流
信号がこの回路に供給されると、各段の前段の電流変化
は、無信号時は、Ｑ１３のコレクタ電流はＱ２８のコレ
クタ電流で補われ、Ｑ１６のコレクタ電流はＱ２７より
補われる。これにより、Ｑ１２，Ｑ１５を流れる電流は
ゼロとなり次段のＱ２２，Ｑ２３からＡＭに流れる電流
はゼロとなる。信号源よりハイレベルの信号が送られた
とすると、Ｑ１３のベース電位がハイとなり、同エミッ
タ電位もハイとなる。この信号をＶ１とするとＱ１３の
コレクタ電流は（ＩＡ＋Ｖ１／Ｒ２）となる。ここでＱ
２８のコレクタ電流がＩＡのためＱ１２に流れる。電流
は、（ＩＡ＋Ｖ１／Ｒ２）−ＩＡ＝Ｖ１／Ｒ２となる。
このとき、Ｑ１６のコレクタ電流は（ＩＡ−Ｖ１／Ｒ
２）となり、Ｑ２７からＩＡを流し込もうとするのでＱ
２７はサチレーション状態となり、Ｑ１５に流れる電流
はゼロとなる。よって、電流計ＡＭに流れる電流は、Ｖ
１／Ｖ２となる。信号がＬｏ（−Ｖ１）レベルとなった
時は、逆の原理にて、やはりＡＭに流れる電流はＶ１／
Ｒ２となる。これにより全波整流されることとなる。
【００１２】したがって、このような構成にすれば、従
来よりも部品点数も少なく簡単であり、低コストの全波
整流回路とすることができる。また、このような簡単な
回路構成でも入力インピーダンスを高くすることができ
るため、出力インピーダンスの高い信号源でも精度よく
整流することができる等の効果を奏する。
来よりも部品点数も少なく簡単であり、低コストの全波
整流回路とすることができる。また、このような簡単な
回路構成でも入力インピーダンスを高くすることができ
るため、出力インピーダンスの高い信号源でも精度よく
整流することができる等の効果を奏する。
【００１３】図２は、本発明の他の実施例を示してい
る。同図において、図２と異なる点は、トランジスタＱ
１３の入力側にトランジスタＱ３１を配置してダーリン
トン構造にしたものである。このようにすれば、カレン
トミラー構造の入力インピーダンスをさらに高めること
ができる。
る。同図において、図２と異なる点は、トランジスタＱ
１３の入力側にトランジスタＱ３１を配置してダーリン
トン構造にしたものである。このようにすれば、カレン
トミラー構造の入力インピーダンスをさらに高めること
ができる。
【００１４】図３は、本発明のさらに他の実施例を示
し、差動入力段の両制御トランジスタＱ１３，Ｑ１６の
入力側に増幅器ＡＰ２，ＡＰ３を追加したものである。
このようにしてもカレントミラー構造の入力インピーダ
ンスをさらに高めることができる。
し、差動入力段の両制御トランジスタＱ１３，Ｑ１６の
入力側に増幅器ＡＰ２，ＡＰ３を追加したものである。
このようにしてもカレントミラー構造の入力インピーダ
ンスをさらに高めることができる。
【００１５】また、上述した実施例では、ＮＰＮ入力段
のものを示したが、ＮＰＮトランジスタとＰＮＰトラン
ジスタを入れ換えてＰＮＰ入力段の回路を用いても同様
の動作をさせることができる。ＮＰＮ入力は、Ｖｒｅｆ
が高めのとき有効であり、ＰＮＰ入力は、Ｖｒｅｆ
が低めのとき有効である。
のものを示したが、ＮＰＮトランジスタとＰＮＰトラン
ジスタを入れ換えてＰＮＰ入力段の回路を用いても同様
の動作をさせることができる。ＮＰＮ入力は、Ｖｒｅｆ
が高めのとき有効であり、ＰＮＰ入力は、Ｖｒｅｆ
が低めのとき有効である。
【００１６】
【発明の効果】以上述べたように、本発明による全波整
流回路を用いれば、回路構成を従来よりも簡単にするこ
とができ、部品点数も少なく、低コストにすることがで
きる。また、入力インピーダンスを高く取ることができ
るため、出力インピーダンスが高い信号源でも精度よく
整流できることになる。
流回路を用いれば、回路構成を従来よりも簡単にするこ
とができ、部品点数も少なく、低コストにすることがで
きる。また、入力インピーダンスを高く取ることができ
るため、出力インピーダンスが高い信号源でも精度よく
整流できることになる。
【００１７】
【図１】本発明による全波整流回路の一実施例を示す回
路図である。
路図である。
【図２】本発明の整流回路の他の実施例を示す回路図で
ある。
ある。
【図３】本発明の整流回路の他の実施例を示す回路図で
ある。
ある。
【図４】従来の整流回路の一例を示す回路図である。
Ｑ１〜Ｑ６、Ｑ１１〜Ｑ１７、Ｑ２２〜Ｑ２８ トラン
ジスタ Ｒ１，Ｒ２ 抵抗 Ｄ１ ダイオード ＯＳＣ 交流信号源 Ｖｒｅｆ 直流基準電源 ＩＳ１〜ＩＳ３ 電流源 ＡＰ１〜ＡＰ３ 増幅器 ＡＭ 電流計
ジスタ Ｒ１，Ｒ２ 抵抗 Ｄ１ ダイオード ＯＳＣ 交流信号源 Ｖｒｅｆ 直流基準電源 ＩＳ１〜ＩＳ３ 電流源 ＡＰ１〜ＡＰ３ 増幅器 ＡＭ 電流計
Claims (1)
- 【請求項１】 カレントミラーを構成する前段と後段と
を備え、 前段および後段のそれぞれは、負荷段を構成するトラン
ジスタと差動入力段を構成するトランジスタとカレント
ミラー段を構成するトランジスタとからなり、 さらに前段および後段のそれぞれを構成する各トランジ
スタは、直列に接続された状態で電流源と接続されたト
ランジスタの入力端に接続され、 前段の差動入力段を構成するトランジスタの入力端に交
流信号源が接続され、 後段の差動入力段を構成するトランジスタの入力端には
直流基準電源が接続され、 前段および後段の前記差動入力段を構成するトランジス
タのエミッタ間に抵抗 が架け渡され、前段および後段の負荷段を構成する各トランジスタの入
力端との間には、結合回路が配置され、 この結合回路は、電流源と接続されたトランジスタの入
力端とカレントミラー段の各トランジスタの入力端と結
合されたカレントミラーを含み、 さらに、前段および後段の負荷段を構成する各トランジ
スタは、出力段を構成するトランジスタに接続され、 出力段を構成する各トランジスタの出力を合成し、これ
により全波整流された出力を得るように したことを特徴
とする全波整流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9715092A JP2789926B2 (ja) | 1992-03-24 | 1992-03-24 | 全波整流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9715092A JP2789926B2 (ja) | 1992-03-24 | 1992-03-24 | 全波整流回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06121537A JPH06121537A (ja) | 1994-04-28 |
| JP2789926B2 true JP2789926B2 (ja) | 1998-08-27 |
Family
ID=14184548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9715092A Expired - Fee Related JP2789926B2 (ja) | 1992-03-24 | 1992-03-24 | 全波整流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2789926B2 (ja) |
-
1992
- 1992-03-24 JP JP9715092A patent/JP2789926B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06121537A (ja) | 1994-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3697679B2 (ja) | 安定化電源回路 | |
| JPS60205618A (ja) | カスコード接続電流源回路配置 | |
| JPH07104372B2 (ja) | 電圧比較回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JP2789926B2 (ja) | 全波整流回路 | |
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| JP3221058B2 (ja) | 整流回路 | |
| JP3105590B2 (ja) | 全波整流回路 | |
| JPS6325769Y2 (ja) | ||
| JPH0364205A (ja) | クリップ回路 | |
| JPH1174767A (ja) | ヒステリシス付コンパレータ | |
| JP2602984Y2 (ja) | 差動増幅回路 | |
| JP2517667B2 (ja) | 整流回路 | |
| JPH0332096Y2 (ja) | ||
| JPS5842304A (ja) | 半導体増幅回路 | |
| JPH06120784A (ja) | ウインドウコンパレータ | |
| JPH07336161A (ja) | 差動増幅器 | |
| JPS6242605A (ja) | 振幅制限回路 | |
| JPH03744Y2 (ja) | ||
| JPS61140209A (ja) | 電流源回路 | |
| JP3226105B2 (ja) | 演算整流回路 | |
| JPS6217885B2 (ja) | ||
| JPS6256685B2 (ja) | ||
| JPH0252884B2 (ja) | ||
| JPS6143014A (ja) | ヒステリシス付コンパレ−タ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20110612 |
|
| LAPS | Cancellation because of no payment of annual fees |