JPS6242605A - 振幅制限回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は集積回路に適した、ばらつきや温度変゛化の影
響を受けにくい振幅制限回路に関するものである。

従来の技術 近年、集積回路技術の向上に伴い、振幅制限回路におい
てもダイオードやトランジスタの特性を利用した多種多
様な回路が考え出されている。その中でトランジスタの
ベース・エミッタ間電圧の特性を利用したもので、かつ
上限電位と下限電位を任意に決めることができ、温度変
化に対しても安定な回路として従来第２図の回路が用い
られていた。以下、図面を参照しながら上述したような
従来の振幅制限回路について説明を行う。

第２図において、ＮＰＮトランジスタＱ１　　とＰＮＰ
トランジスタＱ２はエミッタ同士接続されていてその接
続点は出力端子Ｖ。ｕｔにつながっている。ＮＰＮ　ト
ランジスタＱ１　のコレクタはプラス電源Ｖｃｃ　　に
、ＰＮＰトランジスタＱ２のコレクタは接地に接続され
ている。定電流値工。の第１の定電流源と抵抗Ｒ１，Ｒ
２と定電流値工。の第２の定電流源が前記プラス電源Ｖ
ｃｃ　　と接地間に接続されており、前記第１の定電流
源と抵抗Ｒ１との接続点で上限電位ｖ１が、前記第２の
定電流源と抵抗Ｒ２の接続点で下限電位ｖ２がそれぞれ
定まるように、定電圧源Ｖ　が抵抗ＲとＲ２の接続点に
接続されている。ＰＮＰ　トランジスタＱ３のベースは
前記下限電位点に接続され、そのエミッタフォロア出力
がＮＰＮトランジスタＱ１　のベースに印加されている
。さらにＮＰＮ　トランジスタＱ４のベースは前記上限
電位点に接続され、そのエミッタフォロア出力がＰＮＰ
　トランジスタＱ２のベースに印加されている。そして
入力信号源ｖｉｎ　の一端は抵抗ＲＬを通して出力端子
Ｖ。ｕｔに接続され、他端は定電圧源ｖ０に接続されて
いる。

以上のように構成された振幅制限回路について、以下そ
の動作について説明する吾ＰＮトランジスタＱ１　　と
ＰＮＰ　トランジスタＱ２は通常ＯＦＦするようにベー
ス電位がかかっているので、入力信号の振幅が小さい時
は、出力端子Ｖ。ｕｔからは入力信号がそのまま出力さ
れる。次に入力信号の振幅が大きくなるとＮＰＮ　トラ
ンジスタＱ１及びＰＮＰ　トランジスタＱ２がＯＮ　し
て振幅は制限される。両方のトランジスタＱ１．Ｑ２が
ＯＮのとき、トランジスタＱ１と０３　のベース・エミ
ッタ間電圧が等しり、トランジスタＱ２とＱ４のベース
・エミッタ間電圧が等しいと見なせば、出力信号の上限
電位はｖｌ　で、下限電位はｖ２で与えられる。

そのため入力信号が正弦波形である場合、入力及び出力
波形は第３図に示すイ２ロ形となる。

発明が解決しようとする問題点 しかしながら上記のような構成では、ＰＮＰトランジス
タとＮＰＮ　トランジスタのベース・エミッタ間電圧が
完全に同一ではないために、出力信号の上限電位と下限
電位が設定電位からずれてくるという問題点があった。

さらに集積回路に応用した場合、ＰＮＰトランジスタと
ＮＰＮトランジスタのばらつきは全く独立なため、上限
電位と下限電位が集積回路の各々によってばらつくとい
う問題点を有していた。

本発明は上記問題点に鑑み、上限電位と下限電位を正し
く設定でき、トランジスタのばらつきに対しても同特性
のトランジスタで打ち消すことのできる振幅制限回路を
提供するものである。

問題点を解決するための手段 この目的を達成するために本発明の振幅制限回路は、集
積回路中のＰＮＰトランジスタどうし、ＮＰＮトランジ
スタどうしはほぼ等しい特性を持つことに着目し、従来
例のトランジスタＱ３．Ｑ４の接続を改善したことを特
長とするものである。

すなわち、ＮＰＮトランジスタＱ１　　と同特性のＮＰ
Ｎトランジスタを使用し、そのエミッタを下限電位設楚
点に接続し、そのコレクタとベースをＮｌ”Ｎ　トラン
ジスタＱ１　のベースに接続するとともに定電流源を介
してプラス電源に接続し、またＰＮＰ　トランジスタＱ
２と同特性のＰＮＰ　トランジスタを使用し、そのエミ
ッタを上限電位設定点に接続し、そのコレクタとベース
をＰＮＰトランジスタＱ２のベースに接続するとともに
定電流源を介して接地するという回路構成をとっている
。

作　　用 この構成によって、ＮＰＮトランジスタのベース・エミ
ッタ間電圧のばらつきは同特性のＮＰＮトランジスタに
よって打ち消され、ＰＮＰトランジスタのベース・エミ
ッタ間電圧のばらつきは同特性のＰＮＰ　トランジスタ
により打ち消される。

これにより、上限電位と下限電位のばらつきは解消され
、設定した電位で正しく振幅制限が行なわれることにな
る。

実施例 以下本発明の一実施例について図面を参照しながら説明
する。第１図は本発明の一実施例における振幅制限回路
の回路図を示すものである。第１図において第２図と同
一の構成部品には同一の符号を付している。すなわち第
１図と第２図の異なる点ば、トランジスタＱ６とＱ６　
の接続である。

トランジスタＱ　はトランジスタＱ１　　と特性の等し
いＮＰＮ　トランジスタとダイオード接続したもので、
そのエミッタを下限電位ｖ２の設定点に接続し、コレク
タとベースをＮＰＮ　トランジスタＱ１のベースにつな
ぐとともに定電流値Ｉ、（１１（Ｉ。）の定電流源３を
介してプラス電源に接続している。

またトランジスタＱ　はトランジスタＱ２と特性の等し
いＰＮＰ　トランジスタをダイオード接続したもので、
そのエミッタを上限電位ｖ１　の設定点に接続し、コレ
クタとベースをＰＮＰ　トランジスタＱ２のベースにつ
なぐとともに定電流値工、（１１（Ｉ。）の定電流源４
を介して接地している。

以上のように構成された振幅制限回路について以下その
動作について説明する。まず、トランジスタＱ　及びＱ
２は通常ＯＦＦ　するようにベース電位が与えられてい
るので、入力信号の振幅が小さい時は、出力端子からは
入力信号がそのまま出力される。次に入力信号の振幅が
大きくなるとトランジスタＱ１及びＱ２がＯＮ　シて振
幅は制限される。その上限電位及び下限電位は第１図の
ｖｌ及びｖ２で定まる。このとき、トランジスタＱ６は
トランジスタＱ１　　と同特性であり、トランジスタＱ
５はトランジスタＱ２と同特性であるので、それぞれの
ベース・エミッタ間電圧は正しく打ち消され、従来例の
ような上限・下限電圧のずれや、トランジスタの特性ば
らつきの影響をほとんどなくすことができる。さらに温
度変化に対しても、上限・下限電圧は安定である。

以上のように本実施例によれば、ＮＰＮトランジスタ相
互とＰＮＰ　トランジスタ相互のベース・エミッタ間電
圧の打消作用により、上限及び下限電位を正しく設定で
き、トランジスタのばらつきについても打ち消すことが
できる。

なお本実施例では入力信号の直流電位と抵抗Ｒ１，Ｒ２
の接続点の電位を等しくとっであるが、別電源としても
よい。また本実施例では入力信号が電圧、源で、直列に
抵抗ＲＬを接続しているが、入力信号を電流源としてト
ランジスタＱ　とＱ２の接続点に接続してもよい。さら
に本実施例では上限・下限電位の設定を抵抗と電流源と
で行っているが、抵抗分割でもよいし、電圧源で代替し
てもよい。また定電流源３及び定電流源４についても抵
抗で置きかえてよい。

発明の効果 以上のように本発明は、トランジスタの接続を工夫し、
トランジスタのベース・エミッタ間電圧を相互に打ち消
すように接続することにより、上限及び下限電位を正し
く、ばらつきの影響も打ち消して設定することができ、
その実用的効果は大なるものがある。

【図面の簡単な説明】

第１図は本発明の一実施例における振幅制限回路の回路
図、第２図は従来の振幅制限回路の回路図、第３図は入
力及び出力信号波形図である。 １．２，３．４・・・・・・定電流源、Ｑｌ、Ｑ２．Ｑ
５゜Ｑ６・・・・・・トランジスタ、■ｉｎ・・・・・
・入力信号源、■　　・・・・・出力端子。 ｕｔ 代理人の氏名　弁理士　中　尾　敏　男　ほか１名−味 メ　　　　　　　　　　　　■ 叡

Claims (1)

【特許請求の範囲】
1. 第１のＮＰＮトランジスタのエミッタと第２のＰＮＰト
   ランジスタのエミッタとを接続し、前記第１のトランジ
   スタのコレクタをプラス電源に、前記第２のトランジス
   タのコレクタを接地に接続した直列回路と、振幅制限の
   上限電位及び下限電位を設定するための定電圧バイアス
   回路とを備え、前記第１のトランジスタのベースに第３
   のＮＰＮトランジスタのコレクタとベースを接続し、前
   記下限電位点に前記第３のトランジスタのエミッタを接
   続し、前記第２のトランジスタのベースに第４のＰＮＰ
   トランジスタのコレクタとベースを接続し、前記上限電
   位点に前記第４のトランジスタのエミッタを接続し、前
   記第３と第４のトランジスタにそれぞれ電流を流すため
   の電流源もしくは抵抗を接続し、前記第１と第２のトラ
   ンジスタの接続点を出力端子に接続し、内部抵抗を持つ
   入力信号源の一端を定電位に保つとともに、他端を出力
   端子に接続し、前記第１及び第２のトランジスタのＯＦ
   ＦからＯＮになる動作をもって入力信号の振幅を制限す
   るように構成した振幅制限回路。