JPH05291861A - 振幅制限回路 - Google Patents
振幅制限回路Info
- Publication number
- JPH05291861A JPH05291861A JP4092612A JP9261292A JPH05291861A JP H05291861 A JPH05291861 A JP H05291861A JP 4092612 A JP4092612 A JP 4092612A JP 9261292 A JP9261292 A JP 9261292A JP H05291861 A JPH05291861 A JP H05291861A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- circuit
- base
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 温度変化に対してリミッティング電圧が一定
な振巾制限回路を提供する。 【構成】 回路Ｘの出力端子４にはトランジスタＱ1、
及びＱ2のエミッタを接続する。回路Ｙは、定電流源Ｃ
Ｓ1，ＣＳ2と定電流源ＣＳ1の出力端子にエミッタが接
続されたトランジスタＱ3と定電流源ＣＳ2の入力端にエ
ミッタが接続されたトランジスタＱ4とから構成され、
トランジスタＱ3，Ｑ4のエミッタよりトランジスタ
Ｑ1，Ｑ2のベース電圧を与える。回路Ｚは、トランジス
タＱ5，Ｑ6，Ｑ7，Ｑ8および定電流源ＣＳ3からなる作
動増幅回路とトランジスタＱ9および抵抗Ｒ1，Ｒ2，Ｒ3
とからなる帰還回路と出力端子５とから構成され、トラ
ジスタＱ6のベースより温度変化に対して安定な電圧ＶR
を入力しトランジスタＱ5のベース電圧ＶRを出力端子５
より出力する。また抵抗Ｒ1と抵抗Ｒ2との接続点及び抵
抗Ｒ3とトランジスタＱ9のエミッタとの接続点の電圧を
トランジスタＱ3，Ｑ4のベースに与える出力端子１，２
を有する。
な振巾制限回路を提供する。 【構成】 回路Ｘの出力端子４にはトランジスタＱ1、
及びＱ2のエミッタを接続する。回路Ｙは、定電流源Ｃ
Ｓ1，ＣＳ2と定電流源ＣＳ1の出力端子にエミッタが接
続されたトランジスタＱ3と定電流源ＣＳ2の入力端にエ
ミッタが接続されたトランジスタＱ4とから構成され、
トランジスタＱ3，Ｑ4のエミッタよりトランジスタ
Ｑ1，Ｑ2のベース電圧を与える。回路Ｚは、トランジス
タＱ5，Ｑ6，Ｑ7，Ｑ8および定電流源ＣＳ3からなる作
動増幅回路とトランジスタＱ9および抵抗Ｒ1，Ｒ2，Ｒ3
とからなる帰還回路と出力端子５とから構成され、トラ
ジスタＱ6のベースより温度変化に対して安定な電圧ＶR
を入力しトランジスタＱ5のベース電圧ＶRを出力端子５
より出力する。また抵抗Ｒ1と抵抗Ｒ2との接続点及び抵
抗Ｒ3とトランジスタＱ9のエミッタとの接続点の電圧を
トランジスタＱ3，Ｑ4のベースに与える出力端子１，２
を有する。
Description
【０００１】
【産業上の利用分野】本発明は、一定の臨界値以上の全
ての入力信号に対し、振幅を制限して出力信号を一定と
する振幅制限回路に関するものである。
ての入力信号に対し、振幅を制限して出力信号を一定と
する振幅制限回路に関するものである。
【０００２】
【従来の技術】振幅制限回路は、例えばＦＭ通信機に用
いられている。ＦＭ送信機の瞬時偏移制御回路（ＩＤ
Ｃ）内に設置され、搬送波の最大周波数偏移をある一定
値以下に制限し、送信電力スペクトラムの広がりを抑え
るために使用される。またＦＭ受信機のＦＭ復調（検
波）段の前に設置され、ＦＭ波にまじるＡＭ波や衝撃性
雑音を除いたりするために使用される。
いられている。ＦＭ送信機の瞬時偏移制御回路（ＩＤ
Ｃ）内に設置され、搬送波の最大周波数偏移をある一定
値以下に制限し、送信電力スペクトラムの広がりを抑え
るために使用される。またＦＭ受信機のＦＭ復調（検
波）段の前に設置され、ＦＭ波にまじるＡＭ波や衝撃性
雑音を除いたりするために使用される。
【０００３】図３に従来の振幅制限回路の一例を示す。
同図において、回路Ｘはコンデンサ結合型交流増幅回路
であり、入力端子３とカップリングコンデンサＣと入力
抵抗Ｒ5，帰還抵抗Ｒ6が接続されたオペレーションアン
プＡと出力端子４とから構成されており、入力された交
流信号をＲ6／Ｒ5倍して反転出力する回路である。また
回路Ｚ´は、トランジスタＱ5，Ｑ6，Ｑ7，Ｑ8と定電流
源ＣＳ3とからなる差動増幅回路と、トランジスタＱ9，
抵抗Ｒ7からなる帰還回路と，出力端子５とから構成さ
れており、トランジスタＱ6のベースより定電圧ＶRを入
力しトランジスタＱ5のベース電圧ＶRを出力端子５より
出力するボルテージフォロワである。尚、回路Ｚ´の出
力端子５は抵抗Ｒ4を介して回路Ｘのオペレーションア
ンプＡの非反転入力端子に接続され、オペレーションア
ンプＡにバイアス電圧を与えている。
同図において、回路Ｘはコンデンサ結合型交流増幅回路
であり、入力端子３とカップリングコンデンサＣと入力
抵抗Ｒ5，帰還抵抗Ｒ6が接続されたオペレーションアン
プＡと出力端子４とから構成されており、入力された交
流信号をＲ6／Ｒ5倍して反転出力する回路である。また
回路Ｚ´は、トランジスタＱ5，Ｑ6，Ｑ7，Ｑ8と定電流
源ＣＳ3とからなる差動増幅回路と、トランジスタＱ9，
抵抗Ｒ7からなる帰還回路と，出力端子５とから構成さ
れており、トランジスタＱ6のベースより定電圧ＶRを入
力しトランジスタＱ5のベース電圧ＶRを出力端子５より
出力するボルテージフォロワである。尚、回路Ｚ´の出
力端子５は抵抗Ｒ4を介して回路Ｘのオペレーションア
ンプＡの非反転入力端子に接続され、オペレーションア
ンプＡにバイアス電圧を与えている。
【０００４】以上のような回路構成の回路Ｘと回路Ｚ´
の間に逆接続されたダイオードＤ1,D2が並列に挿入さ
れ、ダイオードＤ1，Ｄ2の一端は回路Ｚ´の出力端子５
に接続され定電圧ＶRが付与され、他端は回路Ｘの出力
端子４に接続され回路Ｘの出力電圧ｅoが与えられる。
そこでダイオードＤ1，Ｄ2の順方向電圧をＶF（常温で
約０．７Ｖ）としこの回路の回路動作を次に説明する。
回路Ｘの出力信号ｅoがＶR−ＶF＜ｅo＜ＶR＋ＶFのとき
はダイオードＤ1，Ｄ2はどちらも非導通なので、この振
幅制限回路からは回路Ｘの出力信号ｅoがそのまま出力
される。しかし回路Ｘの出力信号ｅoがｅo≦ＶR−ＶFの
ときは、ダイオードＤ1が導通し、回路Ｘにダイオード
Ｄ1を通って回路Ｚ´から電流が供給されるので、この
振幅制限回路の出力信号はＶR−ＶFに制限される。また
回路Ｘの出力信号ｅoがｅo≧ＶR＋ＶFのときは、ダイオ
ードＤ2が導通し、回路ＸからダイオードＤ2を通って回
路Ｚ´に電流が流れ込むので、この振幅制限回路の出力
信号はＶR＋ＶFに制限される。即ちこの振幅制限回路の
リミッティング電圧のロー側ＶLL，ハイ側ＶLHはそれぞ
れＶR−ＶF，ＶR＋ＶFである。
の間に逆接続されたダイオードＤ1,D2が並列に挿入さ
れ、ダイオードＤ1，Ｄ2の一端は回路Ｚ´の出力端子５
に接続され定電圧ＶRが付与され、他端は回路Ｘの出力
端子４に接続され回路Ｘの出力電圧ｅoが与えられる。
そこでダイオードＤ1，Ｄ2の順方向電圧をＶF（常温で
約０．７Ｖ）としこの回路の回路動作を次に説明する。
回路Ｘの出力信号ｅoがＶR−ＶF＜ｅo＜ＶR＋ＶFのとき
はダイオードＤ1，Ｄ2はどちらも非導通なので、この振
幅制限回路からは回路Ｘの出力信号ｅoがそのまま出力
される。しかし回路Ｘの出力信号ｅoがｅo≦ＶR−ＶFの
ときは、ダイオードＤ1が導通し、回路Ｘにダイオード
Ｄ1を通って回路Ｚ´から電流が供給されるので、この
振幅制限回路の出力信号はＶR−ＶFに制限される。また
回路Ｘの出力信号ｅoがｅo≧ＶR＋ＶFのときは、ダイオ
ードＤ2が導通し、回路ＸからダイオードＤ2を通って回
路Ｚ´に電流が流れ込むので、この振幅制限回路の出力
信号はＶR＋ＶFに制限される。即ちこの振幅制限回路の
リミッティング電圧のロー側ＶLL，ハイ側ＶLHはそれぞ
れＶR−ＶF，ＶR＋ＶFである。
【０００５】ところで回路Ｚ´はフィードバック回路構
成なのでダイオードＤ1，Ｄ2を介する電流の入出による
回路Ｚ´の出力端子５の電圧の変動は回復されダイオー
ドＤ1，Ｄ2の一端に与えられる電圧は常にＶRに保たれ
ており、例えばこの回路に三角波を入力すると、その出
力波形は図４に示すようにＶRを基準にして±ＶFで切り
取られる。
成なのでダイオードＤ1，Ｄ2を介する電流の入出による
回路Ｚ´の出力端子５の電圧の変動は回復されダイオー
ドＤ1，Ｄ2の一端に与えられる電圧は常にＶRに保たれ
ており、例えばこの回路に三角波を入力すると、その出
力波形は図４に示すようにＶRを基準にして±ＶFで切り
取られる。
【０００６】
【発明が解決しようとする課題】従来のような構成の振
幅制限回路のリミッティング電圧は、上述したようにＶ
R−ＶF，ＶR＋ＶFであるから、たとえボルテージフォロ
ワＺ´の入力に温度変化に対して安定な電圧源ＶRを接
続しても、ダイオードの順方向電圧ＶFは約−２ｍＶ／
℃の温度特性を持っているため、温度変化に対してリミ
ッティング電圧も変化するという問題があった。
幅制限回路のリミッティング電圧は、上述したようにＶ
R−ＶF，ＶR＋ＶFであるから、たとえボルテージフォロ
ワＺ´の入力に温度変化に対して安定な電圧源ＶRを接
続しても、ダイオードの順方向電圧ＶFは約−２ｍＶ／
℃の温度特性を持っているため、温度変化に対してリミ
ッティング電圧も変化するという問題があった。
【０００７】本発明はこのような問題を解決し、温度変
化に対してリミッティング電圧が一定となる振幅制限回
路を提供することを目的とする。
化に対してリミッティング電圧が一定となる振幅制限回
路を提供することを目的とする。
【０００８】
【課題を解決するための手段】所定点に与えられた信号
が所定レベルを越えるとき、その信号のレベルを所定レ
ベルに抑える振幅制限回路において、上記の目的を達成
するため本発明の振幅制限回路は、エミッタが前記所定
点に接続された第１導電型の第１トランジスタと、エミ
ッタが前記所定点に接続された前記第１トランジスタと
は逆の第２導電型の第２トランジスタと、エミッタが前
記第１トランジスタのベースに接続された第２導電型の
第３トランジスタと前記第１トランジスタのベース及び
前記第３トランジスタのエミッタに接続された温度変化
に対して安定な第１定電流源とエミッタが前記第２トラ
ンジスタのベースに接続された第１導電型の第４トラン
ジスタと前記第２トランジスタのベース及び前記第４ト
ランジスタのエミッタに接続された温度変化に対して安
定な第２定電流源と前記第３，第４トランジスタのベー
スに前記第１，第２トランジスタのベース電位が等しく
なるように電圧を付与する電圧印加電源とから構成す
る。
が所定レベルを越えるとき、その信号のレベルを所定レ
ベルに抑える振幅制限回路において、上記の目的を達成
するため本発明の振幅制限回路は、エミッタが前記所定
点に接続された第１導電型の第１トランジスタと、エミ
ッタが前記所定点に接続された前記第１トランジスタと
は逆の第２導電型の第２トランジスタと、エミッタが前
記第１トランジスタのベースに接続された第２導電型の
第３トランジスタと前記第１トランジスタのベース及び
前記第３トランジスタのエミッタに接続された温度変化
に対して安定な第１定電流源とエミッタが前記第２トラ
ンジスタのベースに接続された第１導電型の第４トラン
ジスタと前記第２トランジスタのベース及び前記第４ト
ランジスタのエミッタに接続された温度変化に対して安
定な第２定電流源と前記第３，第４トランジスタのベー
スに前記第１，第２トランジスタのベース電位が等しく
なるように電圧を付与する電圧印加電源とから構成す
る。
【０００９】尚前記電圧印加電源は、入力には温度変化
に対して安定な電圧源より電圧が与えられているボルテ
ージフォロワから構成されており、前記ボルテージフォ
ロワは入力電圧と同電圧を出力する端子以外にさらに前
記第３，第４トランジスタのベースに接続された第１，
第２出力端子を有する。
に対して安定な電圧源より電圧が与えられているボルテ
ージフォロワから構成されており、前記ボルテージフォ
ロワは入力電圧と同電圧を出力する端子以外にさらに前
記第３，第４トランジスタのベースに接続された第１，
第２出力端子を有する。
【００１０】
【作用】このような構成によると、所定点に接続された
第１，第２トランジスタのベース電圧は電圧印加電源か
ら第３，第４トランジスタを介して与えられるので第
１，第２トランジスタの温度特性は第３，第４トランジ
スタの温度特性により打ち消され、リミッティング電圧
を温度変化に関係なく常に一定に保つことができる。
第１，第２トランジスタのベース電圧は電圧印加電源か
ら第３，第４トランジスタを介して与えられるので第
１，第２トランジスタの温度特性は第３，第４トランジ
スタの温度特性により打ち消され、リミッティング電圧
を温度変化に関係なく常に一定に保つことができる。
【００１１】
【実施例】以下本発明の実施例を図面を参照しつつ説明
する。図１は本発明の実施例を示す図であり、回路Ｘは
従来例と同じ回路構成のコンデンサ結合型交流増幅回路
であるが、回路Ｘの出力端子４にはＮＰＮ型トランジス
タＱ1，ＰＮＰ型トランジスタＱ2のエミッタを接続す
る。またこの図１の回路から回路Ｘを取り除いた回路を
図２に示す。図１，２において図３の従来例と同一部分
には同一符号を付して重複説明を省略する。
する。図１は本発明の実施例を示す図であり、回路Ｘは
従来例と同じ回路構成のコンデンサ結合型交流増幅回路
であるが、回路Ｘの出力端子４にはＮＰＮ型トランジス
タＱ1，ＰＮＰ型トランジスタＱ2のエミッタを接続す
る。またこの図１の回路から回路Ｘを取り除いた回路を
図２に示す。図１，２において図３の従来例と同一部分
には同一符号を付して重複説明を省略する。
【００１２】まず回路Ｙ，Ｚの回路構成について図２を
参照しつつ説明する。回路Ｙは、温度変化に対して安定
な定電流源ＣＳ1，ＣＳ2と定電流源ＣＳ1の出力端にエ
ミッタが接続されたＰＮＰ型トランジスタＱ3と定電流
源ＣＳ2の入力端にエミッタが接続されたＮＰＮ型トラ
ンジスタＱ4とから構成され、トランジスタＱ3，Ｑ4の
エミッタよりトランジスタＱ1，Ｑ2のベース電圧を与え
るレベルシフト回路である。また回路Ｚは、トランジス
タＱ5，Ｑ6，Ｑ7，Ｑ8および定電流源ＣＳ3からなる差
動増幅回路とトランジスタＱ9および抵抗Ｒ1，Ｒ2，Ｒ3
とからなる帰還回路と出力端子５とから構成され、トラ
ンジスタＱ6のベースより温度変化に対して安定な電圧
ＶRを入力しトランジスタＱ5のベース電圧ＶRを出力端
子５より出力するボルテージフォロワである。また抵抗
Ｒ1と抵抗Ｒ2との接続点及び抵抗Ｒ3とトランジスタＱ9
のエミッタとの接続点の電圧をトランジスタＱ3，Ｑ4の
ベースに与える出力端子１，２を有する。
参照しつつ説明する。回路Ｙは、温度変化に対して安定
な定電流源ＣＳ1，ＣＳ2と定電流源ＣＳ1の出力端にエ
ミッタが接続されたＰＮＰ型トランジスタＱ3と定電流
源ＣＳ2の入力端にエミッタが接続されたＮＰＮ型トラ
ンジスタＱ4とから構成され、トランジスタＱ3，Ｑ4の
エミッタよりトランジスタＱ1，Ｑ2のベース電圧を与え
るレベルシフト回路である。また回路Ｚは、トランジス
タＱ5，Ｑ6，Ｑ7，Ｑ8および定電流源ＣＳ3からなる差
動増幅回路とトランジスタＱ9および抵抗Ｒ1，Ｒ2，Ｒ3
とからなる帰還回路と出力端子５とから構成され、トラ
ンジスタＱ6のベースより温度変化に対して安定な電圧
ＶRを入力しトランジスタＱ5のベース電圧ＶRを出力端
子５より出力するボルテージフォロワである。また抵抗
Ｒ1と抵抗Ｒ2との接続点及び抵抗Ｒ3とトランジスタＱ9
のエミッタとの接続点の電圧をトランジスタＱ3，Ｑ4の
ベースに与える出力端子１，２を有する。
【００１３】ところでトランジスタＱ1，Ｑ2のベース電
圧は等しくなるように、回路Ｚの抵抗Ｒ1，Ｒ2，Ｒ3の
大きさにより次のようにして調整されている。出力端子
１，２の電圧をそれぞれＶ1，Ｖ2および定電流源Ｃ
Ｓ1，ＣＳ2の電流によるトランジスタＱ3，Ｑ4のベース
・エミッタ間電圧をそれぞれＶBE3，ＶBE4とするとトラ
ンジスタＱ1のベース電圧は定電流源ＣＳ1とトランジス
タＱ3の接続点にトランジスタＱ3を介して出力端子１よ
り与えられる電圧であるからＶ1＋ＶBE3である。トラン
ジスタＱ2のベース電圧は、定電流源ＣＳ2とトランジス
タＱ4の接続点にトランジスタＱ4を介して出力端子２よ
り与えられる電圧であるからＶ2−ＶBE4である。従って
出力端子１，２の電圧Ｖ1，Ｖ2が等式Ｖ1＋ＶBE3＝Ｖ2
−ＶBE4を満たすように抵抗Ｒ1，Ｒ2，Ｒ3の大きさを設
定しておく。ただし抵抗Ｒ1，Ｒ２による電圧はＶＲで
ある。
圧は等しくなるように、回路Ｚの抵抗Ｒ1，Ｒ2，Ｒ3の
大きさにより次のようにして調整されている。出力端子
１，２の電圧をそれぞれＶ1，Ｖ2および定電流源Ｃ
Ｓ1，ＣＳ2の電流によるトランジスタＱ3，Ｑ4のベース
・エミッタ間電圧をそれぞれＶBE3，ＶBE4とするとトラ
ンジスタＱ1のベース電圧は定電流源ＣＳ1とトランジス
タＱ3の接続点にトランジスタＱ3を介して出力端子１よ
り与えられる電圧であるからＶ1＋ＶBE3である。トラン
ジスタＱ2のベース電圧は、定電流源ＣＳ2とトランジス
タＱ4の接続点にトランジスタＱ4を介して出力端子２よ
り与えられる電圧であるからＶ2−ＶBE4である。従って
出力端子１，２の電圧Ｖ1，Ｖ2が等式Ｖ1＋ＶBE3＝Ｖ2
−ＶBE4を満たすように抵抗Ｒ1，Ｒ2，Ｒ3の大きさを設
定しておく。ただし抵抗Ｒ1，Ｒ２による電圧はＶＲで
ある。
【００１４】例えば電圧源ＶRが１．２５Ｖで常温のと
きの定電流源ＣＳ1，ＣＳ2によるトランジスタＱ3，Ｑ4
のベース・エミッタ間電圧が０．７Ｖならば抵抗Ｒ1，
Ｒ2，Ｒ3の比をＲ1：Ｒ2：Ｒ3＝１：１．２７２７：
１．２７２７と設定しておけば回路ＺのトランジスタＱ
5のベース電圧は１．２５Ｖであるから出力端子１，２
の電圧Ｖ1，Ｖ2はそれぞれ０．５５Ｖ，１．９５Ｖとな
りＶ1＋ＶBE3＝Ｖ2−ＶBE4＝１．２５Ｖとなり、常温の
ときトランジスタＱ1，Ｑ2のベースには同じ電圧１．２
５Ｖが与えられる。
きの定電流源ＣＳ1，ＣＳ2によるトランジスタＱ3，Ｑ4
のベース・エミッタ間電圧が０．７Ｖならば抵抗Ｒ1，
Ｒ2，Ｒ3の比をＲ1：Ｒ2：Ｒ3＝１：１．２７２７：
１．２７２７と設定しておけば回路ＺのトランジスタＱ
5のベース電圧は１．２５Ｖであるから出力端子１，２
の電圧Ｖ1，Ｖ2はそれぞれ０．５５Ｖ，１．９５Ｖとな
りＶ1＋ＶBE3＝Ｖ2−ＶBE4＝１．２５Ｖとなり、常温の
ときトランジスタＱ1，Ｑ2のベースには同じ電圧１．２
５Ｖが与えられる。
【００１５】図１に戻り、本発明の振幅制限回路の回路
動作について説明する。尚、従来例の図３同様、回路Ｚ
の出力端子５は抵抗Ｒ4を介して回路Ｘのオペレーショ
ンアンプＡの非反転入力端子に接続されオペレーション
アンプＡにバイアス電圧を与えている。
動作について説明する。尚、従来例の図３同様、回路Ｚ
の出力端子５は抵抗Ｒ4を介して回路Ｘのオペレーショ
ンアンプＡの非反転入力端子に接続されオペレーション
アンプＡにバイアス電圧を与えている。
【００１６】回路Ｘと回路Ｙ，Ｚの間に挿入されたトラ
ンジスタＱ1，Ｑ2において、それぞれのベースには上述
したように等しい電圧Ｖ1＋ＶBE3，Ｖ2−ＶBE4が付与さ
れているわけであるが、今その電圧を単にＶと表わすこ
とにする。またそれぞれのエミッタには回路Ｘの出力電
圧ｅoが与えられる。トランジスタＱ1，Ｑ2のベース・
エミッタ間電圧をそれぞれＶBE1，ＶBE2とすると、トラ
ンジスタＱ1，Ｑ2のベース電圧はＶであるから回路Ｘの
出力信号ｅoがＶ−ＶBE1＜ｅo＜Ｖ＋ＶBE2のときはトラ
ンジスタＱ1，Ｑ2はどちらもオフ状態なので、この振幅
制限回路からは回路Ｘの出力信号ｅoがそのまま出力さ
れる。しかし回路Ｘの出力信号ｅoがｅo≦Ｖ−ＶBE1の
ときは、トランジスタＱ1がオンし、回路Ｘにトランジ
スタＱ1を介して回路Ｙ，Ｚから電流が供給されるので
この振幅制限回路の出力信号はＶ−ＶBE1に制限され
る。また回路Ｘの出力信号ｅoがｅo≧Ｖ＋ＶBE2のとき
は、トランジスタＱ2がオンし、回路Ｘからトランジス
タＱ1を介して回路Ｙ，Ｚに電流が流れ込むので、この
振幅制限回路の出力信号はＶ＋ＶBE2に制限される。こ
こでトランジスタＱ1，Ｑ2を介して回路Ｙ，Ｚに電流の
入出があっても回路Ｙ，Ｚはフィードバック回路構成な
ので出力端子１，２およびトランジスタＱ3，Ｑ4のエミ
ッタの各々の電圧はすぐに元の電圧に回復され、従って
トランジスタＱ1，Ｑ2のベース電圧は常にＶに保たれて
いる。
ンジスタＱ1，Ｑ2において、それぞれのベースには上述
したように等しい電圧Ｖ1＋ＶBE3，Ｖ2−ＶBE4が付与さ
れているわけであるが、今その電圧を単にＶと表わすこ
とにする。またそれぞれのエミッタには回路Ｘの出力電
圧ｅoが与えられる。トランジスタＱ1，Ｑ2のベース・
エミッタ間電圧をそれぞれＶBE1，ＶBE2とすると、トラ
ンジスタＱ1，Ｑ2のベース電圧はＶであるから回路Ｘの
出力信号ｅoがＶ−ＶBE1＜ｅo＜Ｖ＋ＶBE2のときはトラ
ンジスタＱ1，Ｑ2はどちらもオフ状態なので、この振幅
制限回路からは回路Ｘの出力信号ｅoがそのまま出力さ
れる。しかし回路Ｘの出力信号ｅoがｅo≦Ｖ−ＶBE1の
ときは、トランジスタＱ1がオンし、回路Ｘにトランジ
スタＱ1を介して回路Ｙ，Ｚから電流が供給されるので
この振幅制限回路の出力信号はＶ−ＶBE1に制限され
る。また回路Ｘの出力信号ｅoがｅo≧Ｖ＋ＶBE2のとき
は、トランジスタＱ2がオンし、回路Ｘからトランジス
タＱ1を介して回路Ｙ，Ｚに電流が流れ込むので、この
振幅制限回路の出力信号はＶ＋ＶBE2に制限される。こ
こでトランジスタＱ1，Ｑ2を介して回路Ｙ，Ｚに電流の
入出があっても回路Ｙ，Ｚはフィードバック回路構成な
ので出力端子１，２およびトランジスタＱ3，Ｑ4のエミ
ッタの各々の電圧はすぐに元の電圧に回復され、従って
トランジスタＱ1，Ｑ2のベース電圧は常にＶに保たれて
いる。
【００１７】以上のことからこの振幅制限回路のリミッ
ティング電圧ＶLのロー側ＶLL，ハイ側ＶLHは ＶLL＝Ｖ−ＶBE1＝Ｖ1＋ＶBE3−ＶBE1 ＶLH＝Ｖ＋ＶBE2＝Ｖ2−ＶBE4＋ＶBE2 である。そしてリミッティング電圧ＶLL，ＶLHの温度変
化は、 ｄＶLL／ｄＴ＝０＋（−２ｍＶ／℃）−（−２ｍＶ／℃）＝０ ｄＶLH／ｄＴ＝０−（−２ｍＶ／℃）＋（−２ｍＶ／℃）＝０ となり、リミッティング電圧は温度変化に対して一定に
なることがわかる。
ティング電圧ＶLのロー側ＶLL，ハイ側ＶLHは ＶLL＝Ｖ−ＶBE1＝Ｖ1＋ＶBE3−ＶBE1 ＶLH＝Ｖ＋ＶBE2＝Ｖ2−ＶBE4＋ＶBE2 である。そしてリミッティング電圧ＶLL，ＶLHの温度変
化は、 ｄＶLL／ｄＴ＝０＋（−２ｍＶ／℃）−（−２ｍＶ／℃）＝０ ｄＶLH／ｄＴ＝０−（−２ｍＶ／℃）＋（−２ｍＶ／℃）＝０ となり、リミッティング電圧は温度変化に対して一定に
なることがわかる。
【００１８】尚、上述した本発明の振幅制限回路は、両
極性振幅制限回路であるが、図１の回路からトランジス
タＱ1，Ｑ3及び定電流源ＣＳ1を取り外せばポジティブ
振幅制限回路を得ることができる。また図１の回路から
トランジスタＱ2，Ｑ4及び定電流源ＣＳ2を取り外せば
ネガティブ振幅制限回路を得ることができる。このよう
にしてリミッティング電圧を温度変化に対して一定にす
る正または負の振幅制限回路を得ることができる。
極性振幅制限回路であるが、図１の回路からトランジス
タＱ1，Ｑ3及び定電流源ＣＳ1を取り外せばポジティブ
振幅制限回路を得ることができる。また図１の回路から
トランジスタＱ2，Ｑ4及び定電流源ＣＳ2を取り外せば
ネガティブ振幅制限回路を得ることができる。このよう
にしてリミッティング電圧を温度変化に対して一定にす
る正または負の振幅制限回路を得ることができる。
【００１９】
【発明の効果】以上説明したように本発明の振幅制限回
路であれば、リミッティング電圧を温度変化に対して一
定にすることができる。
路であれば、リミッティング電圧を温度変化に対して一
定にすることができる。
【図面の簡単な説明】
【図１】 本発明を実施した振幅制限回路を示す回路図
である。
である。
【図２】 本発明を実施した振幅制限回路の一部分を示
す回路図である。
す回路図である。
【図３】 従来の振幅制限回路を示す回路図である。
【図４】 振幅制限回路の入出力特性を示す図である。
Ｑ1，Ｑ4 ＮＰＮ型トランジスタ Ｑ2，Ｑ3 ＰＮＰ型トランジスタ １，２，４，５ 出力端子 ３ 入力端子 ＣＳ1，ＣＳ2，ＣＳ3 定電流源 Ｚ 電圧印加電源 ＶR 電圧
Claims (4)
- 【請求項１】 所定点に与えられた信号が所定レベルを
越えるとき、その信号のレベルを所定レベルに抑える振
幅制限回路において、エミッタが前記所定点に接続され
た第１導電型の第１トランジスタと、エミッタが前記所
定点に接続された前記第１トランジスタとは逆の第２導
電型の第２トランジスタと、エミッタが前記第１トラン
ジスタのベースに接続された第２導電型の第３トランジ
スタと前記第１トランジスタのベース及び前記第３トラ
ンジスタのエミッタに接続された温度変化に対して安定
な第１定電流源とエミッタが前記第２トランジスタのベ
ースに接続された第１導電型の第４トランジスタと前記
第２トランジスタのベース及び前記第４トランジスタの
エミッタに接続された温度変化に対して安定な第２定電
流源と前記第３，第４トランジスタのベースに前記第
１，第２トランジスタのベース電位が等しくなるように
電圧を付与する電圧印加電源とから構成される振幅制限
回路。 - 【請求項２】 前記電圧印加電源は、入力に温度変化に
対して安定な電圧源より電圧が与えられているボルテー
ジフォロワから構成されており、前記ボルテージフォロ
ワは入力電圧と同電圧を出力する端子以外にさらに前記
第３，第４トランジスタのベースに接続された第１，第
２出力端子を有する請求項１に記載の振幅制限回路。 - 【請求項３】 所定点に与えられた信号が所定レベルを
越えるとき、その信号のレベルを所定レベルに抑える振
幅制限回路において、エミッタが前記所定点に接続され
た第１トランジスタと、エミッタが前記第１トランジス
タのベースに接続された前記第１トランジスタとは逆導
電型の第２トランジスタと前記第１トランジスタのベー
ス及び前記第２トランジスタのエミッタに接続された温
度変化に対して安定な定電流源と前記第２トランジスタ
のベースに電圧を付与する電圧印加電源とから構成され
る振幅制限回路。 - 【請求項４】 請求項３に記載の電圧印加電源は入力に
温度変化に対して安定な電圧源より電圧が与えられてい
るボルテージフォロワから構成されており、前記ボルテ
ージフォロワは入力電圧と同電圧を出力する端子以外に
さらに前記第２トランジスタのベースに接続された出力
端子を有する請求項３に記載の振幅制限回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4092612A JPH05291861A (ja) | 1992-04-13 | 1992-04-13 | 振幅制限回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4092612A JPH05291861A (ja) | 1992-04-13 | 1992-04-13 | 振幅制限回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05291861A true JPH05291861A (ja) | 1993-11-05 |
Family
ID=14059262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4092612A Pending JPH05291861A (ja) | 1992-04-13 | 1992-04-13 | 振幅制限回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05291861A (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56119517A (en) * | 1980-02-26 | 1981-09-19 | Matsushita Electric Ind Co Ltd | Amplitude limiting circuit |
| JPS6242605A (ja) * | 1985-08-20 | 1987-02-24 | Matsushita Electric Ind Co Ltd | 振幅制限回路 |
| JPS62285515A (ja) * | 1986-06-04 | 1987-12-11 | Hitachi Ltd | クリツプ回路 |
| JPH01137717A (ja) * | 1987-11-24 | 1989-05-30 | Mitsubishi Electric Corp | クリップ回路 |
| JPH01307368A (ja) * | 1988-06-06 | 1989-12-12 | Fuji Photo Film Co Ltd | 振幅制限回路 |
-
1992
- 1992-04-13 JP JP4092612A patent/JPH05291861A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56119517A (en) * | 1980-02-26 | 1981-09-19 | Matsushita Electric Ind Co Ltd | Amplitude limiting circuit |
| JPS6242605A (ja) * | 1985-08-20 | 1987-02-24 | Matsushita Electric Ind Co Ltd | 振幅制限回路 |
| JPS62285515A (ja) * | 1986-06-04 | 1987-12-11 | Hitachi Ltd | クリツプ回路 |
| JPH01137717A (ja) * | 1987-11-24 | 1989-05-30 | Mitsubishi Electric Corp | クリップ回路 |
| JPH01307368A (ja) * | 1988-06-06 | 1989-12-12 | Fuji Photo Film Co Ltd | 振幅制限回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6292031B1 (en) | Level shift circuit with common mode level control | |
| EP0109081A1 (en) | Bidirectional constant current driving circuit | |
| CA1183893A (en) | Operational rectifier and bias generator | |
| US4728815A (en) | Data shaping circuit | |
| JPH03788B2 (ja) | ||
| US3936731A (en) | Amplifier with fast recovery after input signal overswing | |
| EP0478389B1 (en) | Amplifier having polygonal-line characteristics | |
| JPH05291861A (ja) | 振幅制限回路 | |
| US5155429A (en) | Threshold voltage generating circuit | |
| JPH0621738A (ja) | 振幅制限回路 | |
| JPS631454Y2 (ja) | ||
| US4099226A (en) | Circuit arrangement for generating a continuously variable DC voltage | |
| JPH0145766B2 (ja) | ||
| JPH0513051Y2 (ja) | ||
| JP2762466B2 (ja) | 可変減衰回路 | |
| EP0750393A2 (en) | A high voltage operational amplifier output stage | |
| JPH0216042B2 (ja) | ||
| JPS6150406B2 (ja) | ||
| JPH0347775B2 (ja) | ||
| JPH0410763B2 (ja) | ||
| JPS59172846A (ja) | ステレオ復調回路 | |
| JPH0543210B2 (ja) | ||
| JPH0374528B2 (ja) | ||
| JPS6337528B2 (ja) | ||
| JPH0215130B2 (ja) |