JPH0513051Y2 - - Google Patents
Info
- Publication number
- JPH0513051Y2 JPH0513051Y2 JP3543187U JP3543187U JPH0513051Y2 JP H0513051 Y2 JPH0513051 Y2 JP H0513051Y2 JP 3543187 U JP3543187 U JP 3543187U JP 3543187 U JP3543187 U JP 3543187U JP H0513051 Y2 JPH0513051 Y2 JP H0513051Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- transistor
- collector
- circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000007423 decrease Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】
技術分野
本考案は反比例出力回路に関する。
背景技術
反比例出力回路の従来例を第３図に示す。この
の反比例出力回路においては、２つの対数アンプ
１，２が設けられている。対数アンプ１の正入力
端及び対数アンプ２の負入力端には入力信号とし
てDC電圧Viが供給され、対数アンプ１の負入力
端及び対数アンプ２の正入力端には電圧VBがバ
イアス電圧として各々供給される。対数アンプ１
の出力端はトランジスタ３のベースに、また対数
アンプ２の出力端はトランジスタ４のベースに
各々接続されている。
の反比例出力回路においては、２つの対数アンプ
１，２が設けられている。対数アンプ１の正入力
端及び対数アンプ２の負入力端には入力信号とし
てDC電圧Viが供給され、対数アンプ１の負入力
端及び対数アンプ２の正入力端には電圧VBがバ
イアス電圧として各々供給される。対数アンプ１
の出力端はトランジスタ３のベースに、また対数
アンプ２の出力端はトランジスタ４のベースに
各々接続されている。
かかる構成において、対数アンプ１の出力電圧
V1はlogVi、また対数アンプ２の出力電圧V2は−
logViとなる。トランジスタ３，４にはそのベー
ス電圧に応じたコレクタ電流が流れるので、定数
Ｋを用いたトランジスタ３のコレクタ電流I1は
KlogVi、トランジスタ４のコレクタ電流I2は
KlogVi-1と表わすことができる。よつて、I1×I2
＝K2となり、２つのトランジスタのコレクタ電
流値、すなわち出力電流値の乗算値を一定にさせ
ることができる。
V1はlogVi、また対数アンプ２の出力電圧V2は−
logViとなる。トランジスタ３，４にはそのベー
ス電圧に応じたコレクタ電流が流れるので、定数
Ｋを用いたトランジスタ３のコレクタ電流I1は
KlogVi、トランジスタ４のコレクタ電流I2は
KlogVi-1と表わすことができる。よつて、I1×I2
＝K2となり、２つのトランジスタのコレクタ電
流値、すなわち出力電流値の乗算値を一定にさせ
ることができる。
しかしながら、かかる従来の反比例出力回路に
おいては、対数アンプを用いているために非常に
高価となるという問題点があつた。
おいては、対数アンプを用いているために非常に
高価となるという問題点があつた。
考案の概要
そこで、本考案の目的は、２つの出力電流値の
乗算値を一定にすることが低コストで可能な反比
例出力回路を提供することである。
乗算値を一定にすることが低コストで可能な反比
例出力回路を提供することである。
本考案の反比例出力回路は、それぞれコレクタ
負荷を有して互いに差動接続された２つの差動ト
ランジスタと、前記２つの差動トランジスタの各
コレクタ間に各々接続された２つの分圧回路と、
前記２つの分圧回路の一方の分圧電位の変化に応
じて他方の分圧回路の分圧電位を逆位相で変化さ
せるフイードバツク回路と、前記２つの差動トラ
ンジスタの各コレクタ電位をベース入力とする互
いに同等な特性の２つの出力トランジスタとを含
み、前記２つの出力トランジスタに流れる各電流
の乗算結果が一定値となるようにしたことを特徴
としている。
負荷を有して互いに差動接続された２つの差動ト
ランジスタと、前記２つの差動トランジスタの各
コレクタ間に各々接続された２つの分圧回路と、
前記２つの分圧回路の一方の分圧電位の変化に応
じて他方の分圧回路の分圧電位を逆位相で変化さ
せるフイードバツク回路と、前記２つの差動トラ
ンジスタの各コレクタ電位をベース入力とする互
いに同等な特性の２つの出力トランジスタとを含
み、前記２つの出力トランジスタに流れる各電流
の乗算結果が一定値となるようにしたことを特徴
としている。
実施例
以下、本考案の実施例を第１図を参照しつつ説
明する。
明する。
第１図に示した本考案の一実施例たる反比例出
力回路においては、PNPトランジスタ１１，１
２が差動接続されている。すなわち、トランジス
タ１１のエミツタには電流源１３が、トランジス
タ１２のエミツタには電流源１４が接続され、ま
た、その各エミツタ間に抵抗１５が接続されてい
る。そのトランジスタ１１，１２のコレクタ間に
は抵抗１６，１７からなる分圧回路１８、及び抵
抗１９，２０からなる分圧回路２１が接続されて
いる。抵抗１９，２０間の接続点はNPNトラン
ジスタ２２のベースに接続されている。トランジ
スタ２２のエミツタはアースされ、コレクタには
電流源２３が接続されている。また、そのコレク
タはNPNトランジスタ２４のベースに接続され、
トランジスタ２４のコレクタには電圧Vccが供給
され、エミツタは抵抗１６，１７間の接続点に接
続されると共に抵抗２５を介してアースされてい
る。このトランジスタ２２，２４、電流源２３及
び抵抗２５がフイードバツク回路を形成してい
る。
力回路においては、PNPトランジスタ１１，１
２が差動接続されている。すなわち、トランジス
タ１１のエミツタには電流源１３が、トランジス
タ１２のエミツタには電流源１４が接続され、ま
た、その各エミツタ間に抵抗１５が接続されてい
る。そのトランジスタ１１，１２のコレクタ間に
は抵抗１６，１７からなる分圧回路１８、及び抵
抗１９，２０からなる分圧回路２１が接続されて
いる。抵抗１９，２０間の接続点はNPNトラン
ジスタ２２のベースに接続されている。トランジ
スタ２２のエミツタはアースされ、コレクタには
電流源２３が接続されている。また、そのコレク
タはNPNトランジスタ２４のベースに接続され、
トランジスタ２４のコレクタには電圧Vccが供給
され、エミツタは抵抗１６，１７間の接続点に接
続されると共に抵抗２５を介してアースされてい
る。このトランジスタ２２，２４、電流源２３及
び抵抗２５がフイードバツク回路を形成してい
る。
なお、トランジスタ１１のコレクタ負荷を抵抗
１６及び２５が担い、トランジスタ１２のコレク
タ負荷を抵抗１７及び２５が担つている。従つ
て、抵抗１６及び２５を主電流路としてトランジ
スタ１１のコレクタ電流が流れ、抵抗１７及び２
５を主電流路としてトランジスタ１２のコレクタ
電流が流れるのである。更に、トランジスタ１１
のコレクタ、すなわち分圧回路１８，２１の一端
はNPNトランジスタ２６のベースに接続され、
またトランジスタ１２のコレクタ、すなわち分圧
回路１８，２１の他端はNPNトランジスタ２７
のベースに接続されている。トランジスタ２６，
２７各々のコレクタには抵抗２８，２９を介して
電圧VBが供給され、トランジスタ２６，２７
各々のベース電位に応じたコレクタ電流I1，I2が
出力電流として流れるようにされている。
１６及び２５が担い、トランジスタ１２のコレク
タ負荷を抵抗１７及び２５が担つている。従つ
て、抵抗１６及び２５を主電流路としてトランジ
スタ１１のコレクタ電流が流れ、抵抗１７及び２
５を主電流路としてトランジスタ１２のコレクタ
電流が流れるのである。更に、トランジスタ１１
のコレクタ、すなわち分圧回路１８，２１の一端
はNPNトランジスタ２６のベースに接続され、
またトランジスタ１２のコレクタ、すなわち分圧
回路１８，２１の他端はNPNトランジスタ２７
のベースに接続されている。トランジスタ２６，
２７各々のコレクタには抵抗２８，２９を介して
電圧VBが供給され、トランジスタ２６，２７
各々のベース電位に応じたコレクタ電流I1，I2が
出力電流として流れるようにされている。
かかる構成において、先ず、抵抗１６，１７，
１９，２０各々の抵抗値がＲに等しいとし、トラ
ンジスタ１１のコレクタ側の電位をVa、抵抗１
９，２０間の接続点の電位をVb、トランジスタ
１２のコレクタ側の電位をVc、抵抗１６，１７
間の接続点の電位をVdとする。また抵抗１６に
流れる電流をIa、抵抗１７に流れる電流をIbとす
ると、 Va＝Vd＋Ｒ・Ia …(1) Vc＝Vd＋Ｒ・Ib …(2) の如く表わすことができる。
１９，２０各々の抵抗値がＲに等しいとし、トラ
ンジスタ１１のコレクタ側の電位をVa、抵抗１
９，２０間の接続点の電位をVb、トランジスタ
１２のコレクタ側の電位をVc、抵抗１６，１７
間の接続点の電位をVdとする。また抵抗１６に
流れる電流をIa、抵抗１７に流れる電流をIbとす
ると、 Va＝Vd＋Ｒ・Ia …(1) Vc＝Vd＋Ｒ・Ib …(2) の如く表わすことができる。
トランジスタ１１，１２のベースへの入力電圧
が一定の状態で、電位Vbが上昇すると、トラン
ジスタ２２のコレクタ電流I4が増加する。電流源
２３によつて供給される電流I0は一定であるので
トランジスタ２４のベース電流I3はI0−I4のため
減少し、これがトランジスタ２４のコレクタ電流
を減少せしめ、そして、抵抗２５の両端電圧、す
なわち電位Vdが低下する。よつて、式(1)，(2)か
ら分るように電位Vdが低下すれば電位Va，Vc
が低下するので電位Vbも低下する。一方、電位
Vbが低下すると、かかるフイードバツク動作が
逆の状態に作用して電位Vbを上昇させるので電
位Vbは一定に保持される。
が一定の状態で、電位Vbが上昇すると、トラン
ジスタ２２のコレクタ電流I4が増加する。電流源
２３によつて供給される電流I0は一定であるので
トランジスタ２４のベース電流I3はI0−I4のため
減少し、これがトランジスタ２４のコレクタ電流
を減少せしめ、そして、抵抗２５の両端電圧、す
なわち電位Vdが低下する。よつて、式(1)，(2)か
ら分るように電位Vdが低下すれば電位Va，Vc
が低下するので電位Vbも低下する。一方、電位
Vbが低下すると、かかるフイードバツク動作が
逆の状態に作用して電位Vbを上昇させるので電
位Vbは一定に保持される。
今、入力DC信号が供給されない場合にはトラ
ンジスタ２２，２６，２７のベース電流は極小で
あるのでトランジスタ２２，２６，２７の特性が
一致していればベース・エミツタ間電圧により
Va＝Vb＝Vcが成立する。よつて、トランジス
タ２２，２６，２７に流れるコレクタ電流I4，
I1，I2は等しくなる。一方、入力DC信号が供給さ
れる場合にはその信号電圧レベルに応じてトラン
ジスタ１１，１２のコレクタ電流が変化し、電位
Va，Vcが変化する。しかしながら、上記したよ
うにフイードバツク動作により電位Vbは一定に
保持されてトランジスタ２２のコレクタ電流I4が
一定となる。よつて、Va−Vb＝Vb−Vcの関係
が成立する。
ンジスタ２２，２６，２７のベース電流は極小で
あるのでトランジスタ２２，２６，２７の特性が
一致していればベース・エミツタ間電圧により
Va＝Vb＝Vcが成立する。よつて、トランジス
タ２２，２６，２７に流れるコレクタ電流I4，
I1，I2は等しくなる。一方、入力DC信号が供給さ
れる場合にはその信号電圧レベルに応じてトラン
ジスタ１１，１２のコレクタ電流が変化し、電位
Va，Vcが変化する。しかしながら、上記したよ
うにフイードバツク動作により電位Vbは一定に
保持されてトランジスタ２２のコレクタ電流I4が
一定となる。よつて、Va−Vb＝Vb−Vcの関係
が成立する。
トランジスタ２２，２６，２７各々のベース電
圧VBEとコレクタ電流Icとの関係は、hfeが十分に
高いとして、 VBE＝（ｑ／KT）log（IC／IS） …(3) の如くである。ここで、ｑは電子の電荷、Ｋはボ
ルツマン定数、Ｔは絶対温度、ISは飽和コレクタ
電流である。よつて、電位Va，Vb，Vcは式(3)
により次式の如く表わすことができる。
圧VBEとコレクタ電流Icとの関係は、hfeが十分に
高いとして、 VBE＝（ｑ／KT）log（IC／IS） …(3) の如くである。ここで、ｑは電子の電荷、Ｋはボ
ルツマン定数、Ｔは絶対温度、ISは飽和コレクタ
電流である。よつて、電位Va，Vb，Vcは式(3)
により次式の如く表わすことができる。
Va＝（ｑ／KT）log（I1／IS） …(4)
Vb＝（ｑ／KT）log（I4／IS） …(5)
Vc＝（ｑ／KT）log（I2／IS） …(6)
先ず、Va＝Vb＝Vcの場合、式(4)ないし(6)に
よつてI1＝I4＝I2であるので、I1×I2＝I4 2が成立す
る。
よつてI1＝I4＝I2であるので、I1×I2＝I4 2が成立す
る。
次に、Va−Vb＝Vb−Vcの場合、式(4)ないし
(6)によつて、 log（I1／IS）−log（I4／IS） ＝log（I4／IS）−log（I2／IS） …(7) となり、更に、 log｛（I1／IS）（IS／I4）｝ −log｛（I4／IS）（IS／I2）｝ ＝log（I1／I4）−log（I4／I2） ＝log（I1・I2／I4 2）＝０ …(8) となる。また、Va＋Vc＝2Vbはトランジスタ１
１，１２の差動アンプがどんな状態でも成立する
ものであり、 I4＝exp（Vb・KT／ｑ）×IS …(9) I1＝exp（Va・KT／ｑ）×IS …(10) I2＝exp（Vc・KT／ｑ）×IS …(11) により、 I1×I2 ＝exp（Va・KT／ｑ＋Vc・KT／ｑ）×IS 2 ＝exp｛（Va＋Vc）・KT／ｑ｝×IS 2 ＝exp（2Vb・KT／ｑ）×IS 2 ＝｛exp（Vb・KT／ｑ）×IS｝ ×｛exp（Vb・KT／ｑ）×IS｝ ＝I4 2 …(12) となる。但し、トランジスタ２２，２６，２７の
ベース電流は無視している。従つて、入力DC信
号電圧に関係なくI1×I2＝I4 2が成立するのでトラ
ンジスタ２６，２７のコレクタ電流値の乗算値は
一定となる。
(6)によつて、 log（I1／IS）−log（I4／IS） ＝log（I4／IS）−log（I2／IS） …(7) となり、更に、 log｛（I1／IS）（IS／I4）｝ −log｛（I4／IS）（IS／I2）｝ ＝log（I1／I4）−log（I4／I2） ＝log（I1・I2／I4 2）＝０ …(8) となる。また、Va＋Vc＝2Vbはトランジスタ１
１，１２の差動アンプがどんな状態でも成立する
ものであり、 I4＝exp（Vb・KT／ｑ）×IS …(9) I1＝exp（Va・KT／ｑ）×IS …(10) I2＝exp（Vc・KT／ｑ）×IS …(11) により、 I1×I2 ＝exp（Va・KT／ｑ＋Vc・KT／ｑ）×IS 2 ＝exp｛（Va＋Vc）・KT／ｑ｝×IS 2 ＝exp（2Vb・KT／ｑ）×IS 2 ＝｛exp（Vb・KT／ｑ）×IS｝ ×｛exp（Vb・KT／ｑ）×IS｝ ＝I4 2 …(12) となる。但し、トランジスタ２２，２６，２７の
ベース電流は無視している。従つて、入力DC信
号電圧に関係なくI1×I2＝I4 2が成立するのでトラ
ンジスタ２６，２７のコレクタ電流値の乗算値は
一定となる。
考案の効果
このように、本考案の反比例出力回路において
は、差動接続された２つのトランジスタの各コレ
クタ間に各々接続された２つの分圧回路の一方の
分圧電位を一定するように他方の分圧回路の電位
を変化させることにより、２つのトランジスタの
各コレクタ電位に応じた電流値の乗算値を一定に
させることができる。よつて、トランジスタ及び
抵抗等の素子だけの簡単な構成になるので低コス
トになると共にIC化に適したものとなる。
は、差動接続された２つのトランジスタの各コレ
クタ間に各々接続された２つの分圧回路の一方の
分圧電位を一定するように他方の分圧回路の電位
を変化させることにより、２つのトランジスタの
各コレクタ電位に応じた電流値の乗算値を一定に
させることができる。よつて、トランジスタ及び
抵抗等の素子だけの簡単な構成になるので低コス
トになると共にIC化に適したものとなる。
また第２図に示すように差動増幅回路３１，３
２が２段接続されたアンプにおいて本考案による
反比例出力回路３３のトランジスタ２６を差動増
幅回路３１に電流I1を供給する電流源として、ま
たトランジスタ２７を差動増幅回路３２に電流I2
を供給する電流源として用いれば、反比例出力回
路３３の入力DC電圧を変化させてもアンプのゲ
インを常に一定に保つことができる。よつて、直
流分伝送が必要なテレビ信号処理において入力
AC信号に交流分を、入力DC信号に直流分を入力
してノイズキヤンセラ回路等に実施すれば、交流
分及び直流分レベルを各々一定に保持できて有効
である。
２が２段接続されたアンプにおいて本考案による
反比例出力回路３３のトランジスタ２６を差動増
幅回路３１に電流I1を供給する電流源として、ま
たトランジスタ２７を差動増幅回路３２に電流I2
を供給する電流源として用いれば、反比例出力回
路３３の入力DC電圧を変化させてもアンプのゲ
インを常に一定に保つことができる。よつて、直
流分伝送が必要なテレビ信号処理において入力
AC信号に交流分を、入力DC信号に直流分を入力
してノイズキヤンセラ回路等に実施すれば、交流
分及び直流分レベルを各々一定に保持できて有効
である。
第１図は本考案の実施例を示す回路図、第２図
は第１図の回路を用いたアンプを示す回路図、第
３図は反比例出力回路の従来例を示す回路図であ
る。 主要部分の符号の説明、１，２……対数アン
プ、１３，１４，２３……電流源、１８，２１…
…分圧回路。
は第１図の回路を用いたアンプを示す回路図、第
３図は反比例出力回路の従来例を示す回路図であ
る。 主要部分の符号の説明、１，２……対数アン
プ、１３，１４，２３……電流源、１８，２１…
…分圧回路。
Claims (1)
- それぞれコレクタ負荷を有して互いに差動接続
された２つの差動トランジスタと、前記２つの差
動トランジスタの各コレクタ間に各々接続された
２つの分圧回路と、前記２つの分圧回路の一方の
分圧電位の変化に応じて他方の分圧回路の分圧電
位を逆位相で変化させるフイードバツク回路と、
前記２つの差動トランジスタの各コレクタ電位を
ベース入力とする互いに同等な特性の２つの出力
トランジスタとを含み、前記２つの出力トランジ
スタに流れる各電流の乗算結果が一定値となるよ
うにしたことを特徴とする反比例出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3543187U JPH0513051Y2 (ja) | 1987-03-10 | 1987-03-10 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3543187U JPH0513051Y2 (ja) | 1987-03-10 | 1987-03-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63142907U JPS63142907U (ja) | 1988-09-20 |
| JPH0513051Y2 true JPH0513051Y2 (ja) | 1993-04-06 |
Family
ID=30844918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3543187U Expired - Lifetime JPH0513051Y2 (ja) | 1987-03-10 | 1987-03-10 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0513051Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101398586B1 (ko) * | 2012-12-18 | 2014-05-23 | 충북대학교 산학협력단 | 커패시터 충전 시간을 이용한 입력전압에 반비례하는 출력전압 회로 |
-
1987
- 1987-03-10 JP JP3543187U patent/JPH0513051Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63142907U (ja) | 1988-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6155288B2 (ja) | ||
| US4451800A (en) | Input bias adjustment circuit for amplifier | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH0513051Y2 (ja) | ||
| JPH0346581Y2 (ja) | ||
| JPS6154286B2 (ja) | ||
| JPH0220164B2 (ja) | ||
| JPH0462608B2 (ja) | ||
| JP3129071B2 (ja) | 電圧制御増幅器 | |
| JPH0363847B2 (ja) | ||
| JPH0145766B2 (ja) | ||
| JP2588164B2 (ja) | 反転増幅器 | |
| JPH0113453Y2 (ja) | ||
| JP2532900Y2 (ja) | リミッタ回路 | |
| JPH0546792A (ja) | 掛算回路 | |
| JPS6121857Y2 (ja) | ||
| JPH037161B2 (ja) | ||
| JPS6216015Y2 (ja) | ||
| JPH066612Y2 (ja) | 可変利得回路 | |
| JPH0229450Y2 (ja) | ||
| JPH077894B2 (ja) | 電圧制御増幅器 | |
| JPH0630425B2 (ja) | 広帯域可変利得増幅回路 | |
| JPH0215130B2 (ja) | ||
| JPS6332286B2 (ja) | ||
| JPH0754893B2 (ja) | レベルシフト回路 |