JPS6332286B2

JPS6332286B2 -

Info

Publication number: JPS6332286B2
Application number: JP6596081A
Authority: JP
Inventors: Hisashi Yamada
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1981-04-30
Filing date: 1981-04-30
Publication date: 1988-06-29
Also published as: JPS57181215A

Description

【発明の詳細な説明】この発明は、集積回路化に適した可変利得回路
に関する。

従来、比較的広範囲の利得変化が得られる可変
利得回路として、第１図に示す構成のものが知ら
れている。この回路は入力信号V_ioを抵抗R₁で電
圧−電流変換した後、増幅器A₁とトランジスタ
Q₁〜Q₄からなる回路で利得制御電圧V_cに応じた
電流利得を付与し、増幅器A₂および抵抗R₂で電
流−電圧変換して出力信号V_putを得るものであ
る。すなわち、トランジスタQ₁，Q₂のコレクタ
は増幅器A₁の反転入力端子に接続され、両コレ
クタ電流と入力信号V_ioを抵抗R₁で電圧−電流変
換した電流（入力信号電流）I_ioとがちようど相殺
されるように増幅器A₁、トランジスタQ₁，Q₂が
動作する。ここでトランジスタQ₁，Q₂のエミツ
タには、入力信号電流I_ioを対数変換した電圧が現
れる。例えばトランジスタQ₁のベース・エミツ
タ間電圧をV_BE1とすれば I_io＝I_s（expV_BE1／V_T−１） ………(1) より、 V_BE1V_T・ln I_io／I_s ………(2) 但し、 V_T＝kT／ｑ25ｍＶ（常温）ｋ：ボルツマン定数Ｔ：絶対温度ｑ：電子電荷 I_s：飽和電流であり、またexp V_BE1／V_T≫１とする。

ここで、トランジスタQ₁とQ₃に注目すれば、
Q₃のベース・エミツタ間にはQ₁のベース・エミ
ツタ間電圧V_BE1と利得制御電圧V_Cだけ異なる電
圧が加わつているから、そのコレクタ電流I_C3は I_C3＝I_s｛exp（V_BE1＋V_C／V_T）−１｝ ………(3) I_s exp V_BE1／V_T・exp V_C／V_T I_io・exp V_C／V_T ………(4) となる。トランジスタQ₂とQ₄の関係も同様で、
Q₄のコレクタ電流I_C4はやはりI_ioをexp V_C／V_T倍
した電流となる。なお、トランジスタQ₁，Q₃は
V_ioが負の期間、トランジスタQ₂，Q₄はV_ioが正
の期間にそれぞれ動作する。従つてトランジスタ
Q₂，Q₄のコレクタ電流を増幅器A₂と抵抗R₂によ
る電流−電圧変換回路を通して出力信号V_putとし
て取出せば、V_Cの変化に指数関数的に追随して
V_put／V_io、すなわち利得が変化することになり、
可変利得回路としての動作が実現される。

この回路は利得の可変範囲が非常に広いという
利点を有する。しかしながら反面、利得制御素子
に周波数特性が良く、電圧−電流特性の優れた
NPN、PNPトランジスタペアを必要とするため
集積回路化に適さない欠点があつた。

この点を解決するため、第２図に示すような可
変利得回路も提案されている。この回路では２組
の差動トランジスタ対を構成するNPNトランジ
スタQ₁₁，Q₁₂，Q₂₁，Q₂₂を利得制御素子として
用いている。Q₁₃，Q₁₄およびQ₂₃，Q₂₄はカレン
トミラー回路を構成している。１０，２０は定電
流源である。この回路においては、抵抗R₁を流
れる入力信号電流I_ioとトランジスタQ₁₁，Q₁₃のコ
レクタ電流とが打消し合う。今、トランジスタ
Q₁₁，Q₁₂のコレクタ電流をI_C11，I_C12とし、Q₁₁，
Q₁₂のベース間の電圧をV_x、定電流源１０の電流
をI₁₀とすれば、 I_C11＋I_C12＝I₁₀ ………(5) V_T・ln I_C11／I_C12＝V_x ………(6) より、(6)式を(5)式に代入して次式が得られる。

V_x＝V_TlnI₁₀−I_C11／I_C11＝V_Tln（I₁₀／I_C11−１）…(7
) トランジスタQ₁₂のコレクタ電流I_C12はトラン
ジスタQ₁₃，Q₁₄を通してトランジスタQ₁₁のコレ
クタ電流I_C11に加わることになるから、 I_io＝I_C11−I_C12 ………(8) となる、一方、V_io≫V_xとすればI_io＝V_io／R₁と
なるから(6)式より I_C12＝I_C11・exp V_x／V_T ………(9) また(7)式より I_C11＝I₁₀／（１＋exp V_x／V_T） ………(10) となる。そして(8)式に(9)、(10)式を代入して、 I_io＝I₁₀（１＋exp V_x／V_T） −I₁₀（１＋exp V_x／V_T）・exp V_x／V_T ＝I₁₀（１−exp V_x／V_T）／（１＋exp V_x／
V_T） ………(11) となる。次に電圧V_xがトランジスタQ₂₁，Q₂₂の
ベース間に加わつたとき、定電流源２０の電流を
I₂₀とし、トランジスタQ₁₁，Q₁₂，Q₂₁，Q₂₂の特
性がすべて等しいとすると、抵抗R₂を流れる出
力信号電流I_putはトランジスタQ₁₁とQ₂₂のコレク
タ電流の差となり、このI_putとV_xとの関係は(1)式
と同様にして I_put＝I₂₀（１−exp V_x／V_T）／（１＋exp V_x／V_T） ………(12) となる。従つて I_put／I_io＝I₂₀／I₁₀ ………（13）となり、これよりI₂₀とI₁₀の比を変化させること
によつてV_put／V_ioを変化させることができる。

この回路では利得制御素子であるトランジスタ
Q₁₁，Q₁₂，Q₂₁，Q₂₂が全てNPNトランジスタで
よいため、集積回路化に有利である。しかしこの
回路はI_io＜I₁₀の条件が成立している範囲では、
正常な動作を行なうが、I_io≫I₁₀の範囲では正常
な動作は得られない。従つて、I₁₀の値はI_ioの最
大値より大きくする必要がある。この結果、トラ
ンジスタQ₁₁とQ₁₂の不平衡に起因して信号出力
端子２に生じるオフセツト電圧が増大するという
欠点がある。

この発明は上記の点に鑑みてなされたもので、
その目的は利得制御素子にNPNトランジスタの
みを用い、しかも出力のオフセツト電圧を小さく
できる可変利得回路を提供するにある。

この発明の原理を第３図を用いて説明する。

第３図はこの発明による可変利得回路の概略的
構成を示したもので、入力端子１には電圧−電流
変換用のインピーダンス素子である抵抗R₁の一
端が接続され、この抵抗R₁の他端は増幅器A₁の
非反転入力端子に接続されている。この増幅器
A₁の出力端子は第１、第３のレベルシフト回路
S₁，S₃をそれぞれ介して第１、第３のトランジス
タQ₃₁，Q₃₃のベースに接続されるとともに、利
得１の反転増幅器A₃の入力端子に接続され、反
転増幅器A₃の出力端子は第２、第４のレベルシ
フト回路S₂，S₄を介して第２、第４のトランジス
タQ₃₂，Q₃₄のベースに接続される。

ここで、第１〜第４のレベルシフト回路S₁〜S₄
は第１〜第４のトランジスタＱ〜Ｑのベースへの
入力信号の直流電圧レベルを各々シフトするもの
で、そのシフト量が外部から与えられる利得制動
信号に応じてS₁，S₂とS₃，S₄間で差動的に変化す
ることにより、第１、第２のトランジスタQ₃₁，
Q₃₂のバイアス電流と第３、第４のトランジスタ
Q₃₃，Q₃₄のバイアス電流とを差動的に変化させ
る形で、両バイアス電流の比を変化させるもので
ある。なお、レベルシフト回路S₁〜S₄は必らずし
も全部必要ではなく、S₁，S₂あるいはS₃，S₄のい
ずれか２つを省略してもよい。また、反転増幅器
A₃は第１、第３のトランジスタQ₃₁，Q₃₂のベー
スと増幅器A₁の出力端子との間に介在されてい
てもよい。

第１、第３のトランジスタQ₁，Q₃のエミツタ
は電位V₁なる第１の定電位点３に接続され、第
２、第４のトランジスタQ₂，Q₄のコレクタはV₁
より高電位のV₂なる電位の第２の定電位点４に
接続されている。第１のトランジスタQ₃₁のコレ
クタと第２のトランジスタQ₃₂のエミツタとは結
合され、この結合点は増幅器A₂の非反転入力端
子に接続されている。

一方、第３のトランジスタQ₃₃のコレクタと第
４のトランジスタQ₃₄のエミツタとは結合され、
この結合点は増幅器A₂とその負帰還路に接続さ
れた抵抗R₂とからなる電流−電圧変換回路を介
して出力端子２に接続されている。なお、増幅器
A₁の反転入力端子および増幅器A₂の非反転入力
端子は電位V₃なる第３の定電位点５に接続され
ている。

この可変利得回路においては、入力信号V_ioを
抵抗R₁により電圧−電流変換した入力信号電流
I_ioと、第１のトランジスタQ₃₁のコレクタ電流お
よび第２のトランジスタQ₃₂のエミツタ電流とが
打消し合う。すなわち、入力信号V_ioが正の期間
では信号入力端子１から抵抗R₁を通して流入す
る入力信号電流I_ioが第１のトランジスタQ₃₁のコ
レクタに流れ込み、V_ioが負の期間ではI_ioは第２
のトランジスタQ₃₂のエミツタから抵抗R₁を通し
て信号入力端子１に流れ込む。このとき増幅器
A₁の非反転入力端子は仮想接地状態である。こ
の結果、トランジスタQ₃₁，Q₃₂のベースには(2)
式と同時に入力信号電流I_ioを対数変換した電圧が
現れる。但し、このときトランジスタQ₃₁，Q₃₂
のベースへの入力信号は、トランジスタQ₃₂のベ
ース側に反転増幅器A₃があるため、その位相は
互いに逆相である。

一方、第３、第４のトランジスタQ₃₃，Q₃₄の
ベースには、それぞれ第１、第２のトランジスタ
Q₃₁，Q₃₂のベースへの入力信号と交流的に同じ
信号が加えられるが、これらの信号は直流的には
Q₃₁，Q₃₂のベースへの入力信号に対し、レベル
シフト回路S₁とS₃，S₂とS₄の各々のシフト量の差
に相当する電位差を持つている。この場合、レベ
ルシフト回路S₁とS₃，S₂とS₄の各々のシフト量の
差をV_xとすると、第３のトランジスタQ₃₃のコレ
クタおよび第４のトランジスタQ₃₄のエミツタに
は、(4)式と同様にして第１のトランジスタQ₃₁の
コレクタ電流および第２のトランジスタQ₃₂のエ
ミツタ電流、つまり入力信号電流I_ioをexp
V_x／／V_T倍した電流が流れることになる。従つ
て、これらの電流を増幅器A₂と抵抗R₂からなる
電流−電圧変換回路を通して信号出力端子２に出
力信号V_putとして取出せば、V_x、つまりレベルシ
フトS₁〜S₄のシフト量の制御によつて利得V_put／
V_ioの変化する可変利得回路が実現されることに
なる。

上記の原理説明からわかるように、この発明に
よる可変利得回路は利得制御素子である第１〜第
４のトランジスタQ₃₁〜Q₃₄に全てNPNトランジ
スタを用いることができるため、集積回路化に適
している。すなわち、トランジスタQ₃₁〜Q₃₄と
しては周波数特性が良く、電圧−電流特性の揃つ
たものが必要であるが、集積回路内ではNPNト
ランジスタであればこれらの特性を容易に満足す
ることができる。（PNPトランジスタは、集積回
路内では周波数特性の良好なものが実現困難であ
る）また、トランジスタQ₃₁，Q₃₂はＢ級動作でよ
く、そのバイアス電流は入力信号電流I_ioより小さ
くとも十分動作するから、信号出力端子２に現れ
るオフセツト電圧を小さく押えることができる。

さらに、第３図の構成では第１、第２のトラン
ジスタQ₃₁，Q₃₂のベース側と、第３、第４のト
ランジスタQ₃₃，Q₃₄のベース側との双方にレベ
ルシフト回路S₁，S₂とS₃，S₄とをそれぞれ設け
て、利得制御信号に応じてQ₃₁，Q₃₂のバイアス
電流とQ₃₃，Q₃₄のバイアス電流とを差動的に変
化させるようにしたことにより、これらのバイア
ス電流の比の変化範囲（V_xの変化範囲）、すなわ
ち利得の可変範囲を非常に広くとることが可能で
ある。

次に、この発明の具体的な実施例を第４図を用
いて説明する。増幅器A₁はエミツタ結合差動ト
ランジスタ対Q₄₁，Q₄₂、と、そのエミツタ結合
点に接続された定電流源トランジスタQ₄₃、およ
びQ₄₁，Q₄₂のコレクタ負荷となるトランジスタ
Q₄₄，Q₄₅によるカレントミラー回路とからなる
差動増幅器によつて構成され、Q₄₁のベースが非
反転入力端子、Q₄₂のベースが反転入力端子、
Q₄₂のコレクタ出力端子となつている。第１〜第
４のレベルシフト回路S₁〜S₄は、S₁がトランジス
タQ₄₆，Q₄₇，S₂がトランジスタQ₄₈，Q₄₉，Q₅₁，
S₃がトランジスタQ₅₂，Q₅₃，S₄がトランジスタ
Q₅₄，Q₅₅，Q₅₇によつてそれぞれ構成されてい
る。また、反転増幅器A₃は、この例ではトラン
ジスタQ₅₀，Q₅₆が第２、第４のトランジスタ
Q₃₂，Q₃₄のベース側にそれぞれ個々に設けられ
ている。

今、トランジスタQ₃₁，Q₄₆，Q₄₇に注目する
と、Q₄₆のベース電位を一定と仮定すれば、その
エミツタ電位はQ₄₆のコレクタ電流の変化に応じ
て変化するから、Q₃₁の電流も変化する。このと
き全てのトランジスタの特性が同一とすれば、
Q₄₆とQ₄₇のV_BE（ベース・エミツタ間電圧）は等
しく、Q₃₁のV_BEとの和が一定であることから、
Q₃₁，Q₄₆の各々のV_BE、コレクタ電流をV_BE31、
V_BE46、I_C31、I_C46とおくと、Q₃₁のベース電位V_B31
は V_B31＝V_BE31＋V_BE46 ＝V_Tln I_C31／I_s＋V_Tln I_C46／I_s ＝V_Tln（I_C31・I_C46／I² _s） ………（14）となる。ここでV_B31、V_T、I_Sは一定であるから
I_C31・I_C46＝一定となつて、Q₄₇の電流を変化させ
ると、それに反比例してQ₃₁の電流が変化するこ
とになる。

同様な関係はトランジスタQ₄₉とQ₅₀，Q₅₅と
Q₅₆，Q₅₃とQ₃₃の間にも成立する。ここでトラン
ジスタQ₅₀のコレクタ電流はトランジスタQ₅₁の
エミツタバイアス電流となり、Q₅₁のエミツタに
はトランジスタQ₃₂のベースが接続され、Q₃₂の
エミツタは仮想接地点である増幅器A₁の非反転
入力端子に接続されていることから、Q₅₀，Q₃₂
の両エミツタ電流は反比例の関係にある。同様に
トランジスタQ₃₃，Q₃₄の電流もそれぞれトラン
ジスタQ₅₃，Q₅₆の電流と反比例関係にある。

従つて、制御端子７ａ，７ｂに利得制御電圧
V_Cを加え、V_CによつてトランジスタQ₄₇，Q₅₅の
電流とトランジスタQ₄₄，Q₅₃の電流とを差動的
に、換言すれば両電流の積が一定となるように変
化させると、第１、第２のトランジスタQ₃₁，
Q₃₂のバイアス電流と第３、第４のバイアス電流
とが差動的に変化する。この結果、入力信号電流
I_ioは第１、第２のトランジスタQ₃₁，Q₃₂のバイア
ス電流と第３、第４のトランジスタQ₃₃，Q₃₄の
バイアス電流との比に比例した出力信号電流とし
て第３のトランジスタQ₃₃のコレクタと第４のト
ランジスタQ₃₄のエミツタとの結合点から出力さ
れ、さらに増幅器A₂と抵抗R₂からなる電流−電
圧変換回路で電圧に変換されて、信号出力端子２
に出力信号V_putとして取出されることになる。な
お、増幅器A₂はこの例では増幅器A₁と同様なト
ランジスタQ₆₁〜Q₆₅からなる差動増幅器と、そ
の出力値にトランジスタQ₆₆，Q₆₇からなるバイ
アス回路を介して接続されたトランジスタQ₆₈，
Q₆₉によるSEPP回路とから構成されている。ま
た、第２図においてトランジスタQ₅₁，Q₅₇のベ
ースはV₄＝V₃＋2V_BEなる電位の第４の定電位点
６に接続されている。また、８は増幅器A₁，A₂
のバイアス電流を設定するための電位V₅を与え
る端子である。

以上説明したように、この発明の可変利得回路
は集積回路化に適し、出力のオフセツト電圧が小
さいという利点を有する。

【図面の簡単な説明】

第１図および第２図は従来の可変利得回路の回
路図、第３図はこの発明の原理を説明するための
回路図、第４図はこの発明の一実施例を示す回路
図である。１……信号入力端子、２……信号出力端子、３
……第１の定電位点、４……第２の定電位点、
Q₃₁〜Q₃₄……第１〜第４のトランジスタ、R₁…
…電圧−電流変換用抵抗、R₂……電流−電圧変
換用抵抗、A₁，A₂……増幅器、A₃……反転増幅
器、S₁〜S₄……第１〜第４のレベルシフト回路。

Claims

【特許請求の範囲】１信号入力端子に一端が接続され、入力信号を
電圧−電流変換するインピーダンス素子と、この
インピーダンス素子の他端に非反転入力端子が接
続された増幅器と、この増幅器の出力信号がベー
スに供給される、コレクタが前記増幅器の非反転
入力端子に接続され、エミツタが第１の定電位点
に接続された第１のトランジスタと、この第１の
トランジスタのベースへの入力信号と逆相の信号
がベースに供給される、エミツタが前記増幅器の
非反転入力端子に接続され、コレクタが第２の定
電位点に接続された第２のトランジスタと、第１
のトランジスタのベースへの入力信号と交流的に
同じ信号がベースに供給される、エミツタが第１
の定電位点に接続された第３のトランジスタと、
第２のトランジスタのベースへの入力信号と交流
的に同じ信号が供給される、コレクタが第２の定
電位点に接続され、エミツタが第３のトランジス
タのコレクタと結合された第４のトランジスタ
と、第１、第２のトランジスタのバイアス電流と
第３、第４のトランジスタのバイアス電流との比
を外部から与えられる利得制御信号に応じて変化
させるバイアス制御手段と、第３のトランジスタ
のコレクタと第４のトランジスタのエミツタとの
結合点からの出力信号電流を電流−電圧変換して
信号出力端子に導く回路とを具備してなることを
特徴とする可変利得回路。２バイアス制御手段は、第１、第２のトランジ
スタのバイアス電流と第３、第４のトランジスタ
のバイアス電流とを利得制御信号に応じて差動的
に変化させるものであることを特徴とする特許請
求の範囲第１項記載の可変利得回路。３バイアス制御手段は、第１〜第４のトランジ
スタのベースへの入力信号の直流電圧レベルを
各々シフトするシフト量可変の第１〜第４のレベ
ルシフト回路からなり、第１、第２のレベルシフ
ト回路のシフト量と第３、第４のレベルシフト回
路のシフト量とが利得制御信号に応じて差動的に
変化するものであることを特徴とする特許請求の
範囲第２項記載の可変利得回路。