JPH0462608B2 - - Google Patents
Info
- Publication number
- JPH0462608B2 JPH0462608B2 JP60241900A JP24190085A JPH0462608B2 JP H0462608 B2 JPH0462608 B2 JP H0462608B2 JP 60241900 A JP60241900 A JP 60241900A JP 24190085 A JP24190085 A JP 24190085A JP H0462608 B2 JPH0462608 B2 JP H0462608B2
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- transistor
- transistors
- current
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000007423 decrease Effects 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 6
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G7/00—Volume compression or expansion in amplifiers
- H03G7/001—Volume compression or expansion in amplifiers without controlling loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/02—Manually-operated control
- H03G3/14—Manually-operated control in frequency-selective amplifiers
- H03G3/18—Manually-operated control in frequency-selective amplifiers having semiconductor devices
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明は、同一導電性のトランジスタを用い
て構成される利得制御回路に関する。
て構成される利得制御回路に関する。
「従来の技術」
第４図に示す回路は、導電性の異なるトランジ
スタペアを用いて構成された利得制御回路であ
り、一般に広く用いられている回路である。この
図において、１は２個のPNPトランジスタから
るトランジスタペア、２は２個のNPNトランジ
スタかなるトランジスタペアであり、３，４は
各々演算増幅器である。上記回路においては、そ
の利得が制御電圧Vcの指数関数特性をもつて変
化するようになつており、その原理を簡単に説明
すると、以下の通りである。
スタペアを用いて構成された利得制御回路であ
り、一般に広く用いられている回路である。この
図において、１は２個のPNPトランジスタから
るトランジスタペア、２は２個のNPNトランジ
スタかなるトランジスタペアであり、３，４は
各々演算増幅器である。上記回路においては、そ
の利得が制御電圧Vcの指数関数特性をもつて変
化するようになつており、その原理を簡単に説明
すると、以下の通りである。
まず、回路の接続状態から
ii＝Vi／Ri ……(1a)
ip＝Vo／Ro ……(1b)
ii＋i1＝i4 ……(1c)
i2＝ip＋i3 ……(1d)
V2＝V1−VB ……(1e)
なる関係が成り立つことが明らかであり、また、
isを飽和電流とすると、半導体のPN接合特性か
ら i1＝is・exp｛（ｑ／kT）・V1｝ ……(2a) i2＝is・exp｛（ｑ／kT）・（V1−Vc）｝ ……(2b) i3＝is・exp｛（ｑ／kT）・V2｝ ……(2c) i4＝is・exp｛（ｑ／kT）・（V2＋Vc）｝ ……(2d) ただし、ｑ：単位電荷 ｋ：ボルツマン定数 Ｔ：絶対温度 なる関係が成り立つ。そして、上記各式をまとめ
整理して電圧利得Vo／Viを求めると、 Vo／Vi＝（−Ro／Ri）exp｛（ｑ／kT）・Vc｝
……(3) なる関係が導き出され、この(3)式から制御電圧
Vcの対数特性にしたがつて電圧利得が変化する
ことが判る。
isを飽和電流とすると、半導体のPN接合特性か
ら i1＝is・exp｛（ｑ／kT）・V1｝ ……(2a) i2＝is・exp｛（ｑ／kT）・（V1−Vc）｝ ……(2b) i3＝is・exp｛（ｑ／kT）・V2｝ ……(2c) i4＝is・exp｛（ｑ／kT）・（V2＋Vc）｝ ……(2d) ただし、ｑ：単位電荷 ｋ：ボルツマン定数 Ｔ：絶対温度 なる関係が成り立つ。そして、上記各式をまとめ
整理して電圧利得Vo／Viを求めると、 Vo／Vi＝（−Ro／Ri）exp｛（ｑ／kT）・Vc｝
……(3) なる関係が導き出され、この(3)式から制御電圧
Vcの対数特性にしたがつて電圧利得が変化する
ことが判る。
ところで、第４図に示す利得制御回路において
は、導電性の異なるトランジスタペアを用いて回
路が構成されているため、PNPとNPNとで特性
が揃わず、この結果、歪率が大きいという問題が
あつた。そこで、同一導電性のトランジスタペア
を用いて回路を構成し、上記問題点を除去した利
得制御回路が開発された。
は、導電性の異なるトランジスタペアを用いて回
路が構成されているため、PNPとNPNとで特性
が揃わず、この結果、歪率が大きいという問題が
あつた。そこで、同一導電性のトランジスタペア
を用いて回路を構成し、上記問題点を除去した利
得制御回路が開発された。
第５図はこの種の利得制御回路の構成例を示す
回路図であり、以下この図に示す回路について説
明する。
回路図であり、以下この図に示す回路について説
明する。
第５図において、６および７は、各々逆相の入
力信号（Viおよび−Vi）が供給される入力端子
であり、抵抗８，９（値は各々Ri）を介して演
算増幅器１０，１１の反転入力端子に接続されて
いる。１２はNPNトランジスタ１２ａ，１２ｂ
のエミツタを共通接続してるトランジスタペア、
１３はNPNトランジスタ１３ａ，１３ｂのエミ
ツタを共通接続してなるトランジスタペアであ
り、各トランジスタペア１２，１３の共通エミツ
タは各々演算増幅器１０，１１の出力端に接続さ
れている。また、トランジスタ１２ａは、コレク
タが定電流源１４の出力端と演算増幅器１０の反
転入力端に接続され、ベースが接地されている。
同様に、トランジスタ１３ａは、コレクタが定電
流源１５の出力端と演算増幅器１１の反転入力端
に接続され、ベースが接地されている。次に、１
６は制御電圧Vcを出力する可変電圧源であり、
その制御電圧Vcはトランジスタ１２ｂ，１３ｂ
の各ベースに供給される。１７は抵抗１８（値
RL）と演算増幅器１９とからなる電流電圧変換
回路であり、２０は抵抗２１（値RL）と演算増
幅器２２とからなる電流電圧変換回路である。こ
の電流電圧変換回路１７，２０は各々トランジス
タ１２ｂ，１３ｂの各コレクタ電流を対応する値
の電圧値に変換する。２５は抵抗２６〜２９（値
は各々Ｒ）と演算増幅器３０とからなる減算回路
であり、電流電圧変換回路２０の出力信号から電
流電圧変換回路１７の出力信号を減算して出力信
号Voとして出力する。
力信号（Viおよび−Vi）が供給される入力端子
であり、抵抗８，９（値は各々Ri）を介して演
算増幅器１０，１１の反転入力端子に接続されて
いる。１２はNPNトランジスタ１２ａ，１２ｂ
のエミツタを共通接続してるトランジスタペア、
１３はNPNトランジスタ１３ａ，１３ｂのエミ
ツタを共通接続してなるトランジスタペアであ
り、各トランジスタペア１２，１３の共通エミツ
タは各々演算増幅器１０，１１の出力端に接続さ
れている。また、トランジスタ１２ａは、コレク
タが定電流源１４の出力端と演算増幅器１０の反
転入力端に接続され、ベースが接地されている。
同様に、トランジスタ１３ａは、コレクタが定電
流源１５の出力端と演算増幅器１１の反転入力端
に接続され、ベースが接地されている。次に、１
６は制御電圧Vcを出力する可変電圧源であり、
その制御電圧Vcはトランジスタ１２ｂ，１３ｂ
の各ベースに供給される。１７は抵抗１８（値
RL）と演算増幅器１９とからなる電流電圧変換
回路であり、２０は抵抗２１（値RL）と演算増
幅器２２とからなる電流電圧変換回路である。こ
の電流電圧変換回路１７，２０は各々トランジス
タ１２ｂ，１３ｂの各コレクタ電流を対応する値
の電圧値に変換する。２５は抵抗２６〜２９（値
は各々Ｒ）と演算増幅器３０とからなる減算回路
であり、電流電圧変換回路２０の出力信号から電
流電圧変換回路１７の出力信号を減算して出力信
号Voとして出力する。
次に、上記回路の動作を説明する。まず、第５
図に示すように電流i1〜i4を定めると、回路の接
続状態およびトランジスタのPN接合の特性から
上記電流i1〜i4には各々次式に示す関係が成り立
つことが判る。
図に示すように電流i1〜i4を定めると、回路の接
続状態およびトランジスタのPN接合の特性から
上記電流i1〜i4には各々次式に示す関係が成り立
つことが判る。
i0＝Vi／Ri＋IB ……(4a)
i2＝i1・exp（Ｋ・Vc） ……(4b)
i3＝IB−Vi／Ri ……(4c)
i4＝i3・exp（Ｋ・Vc） ……(4d)
ただし、Ｋ＝ｑ／kT）
また、出力電圧Voは
Vo＝i4RL−i2RL ……(5)
と表すことができるから、この(5)式に上記（4a）
〜（4d）式を代入すると、出力電圧Voは次式の
ように表すことができる。
〜（4d）式を代入すると、出力電圧Voは次式の
ように表すことができる。
Vo＝RL・i3・exp（Ｋ・Vc）−RL・i1・exp
（Ｋ・Vc） ＝（−2RL・Vi／Ri）・exp（Ｋ・Vc）
……(6) となる。そして、この(6)式を変形して第５図に示
す回路の電圧利得（Vo／Vi）を求めると、 （Vo／Vi）＝（−２・RL／Ri）・exp（Ｋ・Vc）
……(7) となり、この(7)式から上記回路において制御電圧
Vcによつて電圧利得が制御されることが判る。
（Ｋ・Vc） ＝（−2RL・Vi／Ri）・exp（Ｋ・Vc）
……(6) となる。そして、この(6)式を変形して第５図に示
す回路の電圧利得（Vo／Vi）を求めると、 （Vo／Vi）＝（−２・RL／Ri）・exp（Ｋ・Vc）
……(7) となり、この(7)式から上記回路において制御電圧
Vcによつて電圧利得が制御されることが判る。
「発明が解決しようとする問題点」
ここで、第５図に示す回路におけるａ点のバイ
アス電圧について考えてみる。
アス電圧について考えてみる。
まず、入力信号Viを０とすると、電流i2は前述
した（4a），（4b）式から i2＝IB・exp（Ｋ・Vc） ……(8) と表せる。したがつて、１点の電圧Vaは Va＝i2・RL ＝IB・exp（Ｋ・Vc）・RL ……(9) となる。また、上述の場合と同様にしてｂ点の電
圧Vbは Vb＝IB・exp（Ｋ・Vc）・RL ……(10) となる。そして、上記(9)，(10)式から判るように、
ａ点、ｂ点におけるバイアスは、制御電圧Vcに
依存する。この結果、第５図に示す従来の利得制
御回路においては、利得を上げるべく制御電圧
Vcを大きくすると、ａ点、ｂ点の電位が上昇し
て演算増幅器１９，２２が飽和し易い状態とな
る。したがつて、この状態においては、ダイナミ
ツクレンジが狭くなつてしまい、入力信号Viの
許容入力値は著しく制限されてしまう。
した（4a），（4b）式から i2＝IB・exp（Ｋ・Vc） ……(8) と表せる。したがつて、１点の電圧Vaは Va＝i2・RL ＝IB・exp（Ｋ・Vc）・RL ……(9) となる。また、上述の場合と同様にしてｂ点の電
圧Vbは Vb＝IB・exp（Ｋ・Vc）・RL ……(10) となる。そして、上記(9)，(10)式から判るように、
ａ点、ｂ点におけるバイアスは、制御電圧Vcに
依存する。この結果、第５図に示す従来の利得制
御回路においては、利得を上げるべく制御電圧
Vcを大きくすると、ａ点、ｂ点の電位が上昇し
て演算増幅器１９，２２が飽和し易い状態とな
る。したがつて、この状態においては、ダイナミ
ツクレンジが狭くなつてしまい、入力信号Viの
許容入力値は著しく制限されてしまう。
このように、第５図に示す従来の利得制御回路
においては、同一導電性のトランジスタを用いて
低歪率の回路を実現することができる反面、制御
電圧Vcを大きくして利得を大とした場合におい
てもダイナミツクレンジが狭くなつてしまうとい
う欠点があつた。
においては、同一導電性のトランジスタを用いて
低歪率の回路を実現することができる反面、制御
電圧Vcを大きくして利得を大とした場合におい
てもダイナミツクレンジが狭くなつてしまうとい
う欠点があつた。
この発明は上述した事情に鑑みてなされたもの
で、同一導電性のトランジスタを用いて低歪率の
回路を構成することができるとともに、制御電圧
が大きい場合においてもダイナミツクレンジが小
さくならない利得制御回路を提供することを目的
としている。
で、同一導電性のトランジスタを用いて低歪率の
回路を構成することができるとともに、制御電圧
が大きい場合においてもダイナミツクレンジが小
さくならない利得制御回路を提供することを目的
としている。
「問題点を解決するための手段」
この発明の利得制御回路は、正相の入力信号が
反転入力端に供給され、非反転入力端が接地され
る第１演算増幅器と、逆相の入力信号が反転入力
端に供給され、非反転入力端が接地される第２演
算増幅器と、エミツタが共通接続された同一導電
性の第１，第２トランジスタからなり、その共通
エミツタが前記第１演算増幅器の出力端に接続さ
れ、第１トランジスタのコレクタが前記第１演算
増幅器の反転入力端に接続される第１トランジス
タペアと、前記第１，第２トランジスタと同一導
電性であつてエミツタが共通接続された第３，第
４トランジスタからなり、その共通エミツタが前
記第２演算増幅器の出力端に接続され、第３トラ
ンジスタのコレクタが前記第２演算増幅器の反転
入力端に接続される第２トランジスタペアと、前
記第２，第４トランジスタのコレクタ出力信号の
差を出力する演算手段と、前記第２，第４トラン
ジスタのベースに印加される制御電圧の増加に応
じて電流値が減少し、該制御電圧の減少に応じて
電流値が増加する電流を出力する可変定電流源
と、前記可変定電流源が出力する電流を前記第
１，第２演算増幅器の各反転入力端に各々供給す
る分配回路とで構成している。
反転入力端に供給され、非反転入力端が接地され
る第１演算増幅器と、逆相の入力信号が反転入力
端に供給され、非反転入力端が接地される第２演
算増幅器と、エミツタが共通接続された同一導電
性の第１，第２トランジスタからなり、その共通
エミツタが前記第１演算増幅器の出力端に接続さ
れ、第１トランジスタのコレクタが前記第１演算
増幅器の反転入力端に接続される第１トランジス
タペアと、前記第１，第２トランジスタと同一導
電性であつてエミツタが共通接続された第３，第
４トランジスタからなり、その共通エミツタが前
記第２演算増幅器の出力端に接続され、第３トラ
ンジスタのコレクタが前記第２演算増幅器の反転
入力端に接続される第２トランジスタペアと、前
記第２，第４トランジスタのコレクタ出力信号の
差を出力する演算手段と、前記第２，第４トラン
ジスタのベースに印加される制御電圧の増加に応
じて電流値が減少し、該制御電圧の減少に応じて
電流値が増加する電流を出力する可変定電流源
と、前記可変定電流源が出力する電流を前記第
１，第２演算増幅器の各反転入力端に各々供給す
る分配回路とで構成している。
「作 用」
第１，第２演算増幅器の各反転入力端に供給さ
れる各電流が、制御電圧の増加に応じて減少し、
制御電圧の減少に応じて増加するので、第２、第
４トランジスタの出力信号のバイアスが制御電圧
によらず一定化される。
れる各電流が、制御電圧の増加に応じて減少し、
制御電圧の減少に応じて増加するので、第２、第
４トランジスタの出力信号のバイアスが制御電圧
によらず一定化される。
「実施例」
以下、図面を参照してこの発明の実施例につい
て説明する。
て説明する。
第１図は、この発明の一実施例の構成を示す回
路図である。なお、この図において前述した第５
図の各部と対応する部分については同一の符号を
付しその説明を省略する。
路図である。なお、この図において前述した第５
図の各部と対応する部分については同一の符号を
付しその説明を省略する。
３５は可変定電流源であり、制御電圧Vcの対
数特性に応じて出力電流源Ibbを変化させるもの
である。この可変定電流源３５は、エミツタが共
通接続されたNPNトランジスタ３６ａ，３６ｂ
と定電流源３７（電流値IE）とからなつており、
トランジスタ３６ａのベースは接地され、また、
トランジスタ３６ｂのベースには制御電圧Vcが
供給されるようになつている。次に、４０はカレ
ントミラー回路であり、電流制御側となるダイオ
ード接続トランジスタ４１、被制御側となるトラ
ンジスタ４２，４３およびこれら各トランジスタ
のエミツタ抵抗４４，４５，４６（値は各々ｒ）
とからなつている。そして、ダイオード接続され
たトランジスタ４１のコレクタがトランジスタ３
６ａのコレクタに接続されている。この場合、ト
ランジスタ４２，４３の各出力電流Ibは、図から
明らかなように、電流Ibbに等しい。また、第１
図に示す１６′は制御電圧Vcの極性を反転する時
に用いられる可変電圧源である。
数特性に応じて出力電流源Ibbを変化させるもの
である。この可変定電流源３５は、エミツタが共
通接続されたNPNトランジスタ３６ａ，３６ｂ
と定電流源３７（電流値IE）とからなつており、
トランジスタ３６ａのベースは接地され、また、
トランジスタ３６ｂのベースには制御電圧Vcが
供給されるようになつている。次に、４０はカレ
ントミラー回路であり、電流制御側となるダイオ
ード接続トランジスタ４１、被制御側となるトラ
ンジスタ４２，４３およびこれら各トランジスタ
のエミツタ抵抗４４，４５，４６（値は各々ｒ）
とからなつている。そして、ダイオード接続され
たトランジスタ４１のコレクタがトランジスタ３
６ａのコレクタに接続されている。この場合、ト
ランジスタ４２，４３の各出力電流Ibは、図から
明らかなように、電流Ibbに等しい。また、第１
図に示す１６′は制御電圧Vcの極性を反転する時
に用いられる可変電圧源である。
次に、上記構成によるこの実施例の動作を説明
する。
する。
まず、この実施例における電圧利得を、回路の
接続状態とトランジスタのPN接合特性から求め
ると、前述した第５図の場合と全く同様になり、
(7)式に示す通りとなる。したがつて、この実施例
における電圧利得と制御電圧との関係は、第５図
に示す回路と同様である。
接続状態とトランジスタのPN接合特性から求め
ると、前述した第５図の場合と全く同様になり、
(7)式に示す通りとなる。したがつて、この実施例
における電圧利得と制御電圧との関係は、第５図
に示す回路と同様である。
次に、この実施例におけるａ点のバイアスにつ
いて説明する。始めに、トランジスタ３６ｂのコ
レクタ−エミツタ間を流れる電流をiaとすると、
この電流iaと電流Ibbとの間には以下に示す関係
が成り立つ。
いて説明する。始めに、トランジスタ３６ｂのコ
レクタ−エミツタ間を流れる電流をiaとすると、
この電流iaと電流Ibbとの間には以下に示す関係
が成り立つ。
ia＝Ibb・exp（Ｋ・Vc） ……(10a)
ia＝IE−Ibb ……(10b)
そして、上記（10a），（10b）式から
Ibb＝IE／｛１＋exp（Ｋ・Vc）｝ ……(11)
なる関係が導かれ、さらに上記(11)式において、
Ｋ・Vc≫１であるから、上記(11)式は
Ibb＝IE／exp（Ｋ・Vc） ……(12)
と表すことができる。また一方、電流i2は
i2＝Ib・exp（Ｋ・Vc） ……(13)
と表され、さらに、Ibb＝Ibであるから、ａ点に
おける電圧Vaは、 Va＝RL・i2 ＝RL・Ib・exp（Ｋ・Vc） ＝RL・｛IE／exp（Ｋ・Vc）｝・qxp（Ｋ・
Vc） ＝RL・IE ………(14) と表される。この(14)式の右辺におけるRLおよび
IEは共に定数であるから、この実施例における
ａ点のバイアスは、制御電圧Vcによらず一定と
なる。また、ｂ点のバイアスも上述の場合と全く
同様にして、制御電圧Vcによらず一定であるこ
とが導かれる。
おける電圧Vaは、 Va＝RL・i2 ＝RL・Ib・exp（Ｋ・Vc） ＝RL・｛IE／exp（Ｋ・Vc）｝・qxp（Ｋ・
Vc） ＝RL・IE ………(14) と表される。この(14)式の右辺におけるRLおよび
IEは共に定数であるから、この実施例における
ａ点のバイアスは、制御電圧Vcによらず一定と
なる。また、ｂ点のバイアスも上述の場合と全く
同様にして、制御電圧Vcによらず一定であるこ
とが導かれる。
したがつて、この実施例においては、RLの値
とIEの値とを適切に選んでａ，ｂ点のバイアス
を設定した後は、制御電圧Vcの値によらず前記
バイアス値が保持される。この結果、制御電圧
Vcの値が大きい場合でも、これによつて演算増
幅器１９，２２が飽和し易くなるといることがな
く、ダイナミツクレンジは広いまま維持される。
とIEの値とを適切に選んでａ，ｂ点のバイアス
を設定した後は、制御電圧Vcの値によらず前記
バイアス値が保持される。この結果、制御電圧
Vcの値が大きい場合でも、これによつて演算増
幅器１９，２２が飽和し易くなるといることがな
く、ダイナミツクレンジは広いまま維持される。
なお、本実施例においては、可変定電流源３５
が制御電圧Vcの指数関数に反比例する値の定電
流を第１演算増幅器１０および第２演算増幅器１
３の各反転入力端に供給するようにしてａ点のバ
イアスを制御電圧Vcによらず一定としたが、第
１演算増幅器１０および第２演算増幅器１３の各
反転入力端に供給される電流を制御電圧Vcの増
加に応じて減少させ、制御電圧Vcの減少に応じ
て増加させるようにしてａ点のバイアスを略一定
にすれば、本願の目的であるところのダイナミツ
クレンジが小さくならない利得制御回路を提供す
ることができる。
が制御電圧Vcの指数関数に反比例する値の定電
流を第１演算増幅器１０および第２演算増幅器１
３の各反転入力端に供給するようにしてａ点のバ
イアスを制御電圧Vcによらず一定としたが、第
１演算増幅器１０および第２演算増幅器１３の各
反転入力端に供給される電流を制御電圧Vcの増
加に応じて減少させ、制御電圧Vcの減少に応じ
て増加させるようにしてａ点のバイアスを略一定
にすれば、本願の目的であるところのダイナミツ
クレンジが小さくならない利得制御回路を提供す
ることができる。
ここで、第２図イ，ロに各々第５図に示す回路
と、第１図に示すこの実施例との制御電圧−利得
特性を示す。この図から判るように、第５図に示
す回路において、制御電圧Vcを大きくしていく
と演算増幅器１９，２２の飽和により利得が頭打
ちになつてしてしまうが、この実施例によれば制
御電圧Vcと演算増幅器１９，２２の飽和とは関
係がないから、制御電圧Vcが大きい場合でも利
得が頭打ちになることなく、より高い値へと延ば
すことができる。
と、第１図に示すこの実施例との制御電圧−利得
特性を示す。この図から判るように、第５図に示
す回路において、制御電圧Vcを大きくしていく
と演算増幅器１９，２２の飽和により利得が頭打
ちになつてしてしまうが、この実施例によれば制
御電圧Vcと演算増幅器１９，２２の飽和とは関
係がないから、制御電圧Vcが大きい場合でも利
得が頭打ちになることなく、より高い値へと延ば
すことができる。
次に、第３図は、前述した実施例をより具体化
した回路例であり、第１図に示す各部に対応する
部分には同一の符号が付してある。
した回路例であり、第１図に示す各部に対応する
部分には同一の符号が付してある。
この図に示す回路の動作は、第１図に示す回路
と同様であるので、その説明を省略し、各部の対
応関係のみを説明する。まず、図に示すｃ点、ｄ
点は各々第１図に示す入力端子６，７に対応する
入力点であり、逆極性の入力信号Vi、−Viが入力
される。次に、５０，５１は、第１図の演算増幅
器１０，１１に対応する演算増幅器であり、Ｑ
１，Ｑ２，Ｑ３，Ｑ４は、各トランジスタ１２
ａ，１２ｂ，１３ａ，１３ｂに対応するトランジ
スタである。また、５２は第１図のカレントミラ
ー回路４０に対応するカレントミラー回路であ
り、電流IbbとIbとは所定の比例関係に設定され
ている。次いで、ベース接地されたトランジスタ
ペア５３は、第１図に示す電流電圧変換回路１
７，２０に対応するもので、電圧i2，i4に対応す
る電圧を発生する。この場合、第３図に示すよう
なベース接地のトランジスタを用いて電流電圧変
換を行うと、動作速度が高速となる利点が得られ
る。演算増幅器５４は、制御電流Ic1，Ic2を制御
電圧Vcに変換するものであり、トランジスタペ
ア５５は第１図に示すトランジスタ３６ａ，３６
ｂに対応するもので可変定電流源を構成するもの
である。トランジスタ５６およびツエナーダイオ
ード５７は、第１図における定電流源３７に対応
する定電流源であり、これらも可変定電流源を構
成している。また、５８は減算回路を構成する演
算増幅器であり、第１図に示す減算回路２５に対
応する。上述した第３図に示す回路においては、
制御電圧Vcの値に応じてトランジスタペア５３
のベース電位をシフトさせ、これにより、VCB
を０に保つようにしており、理想的な対数特性が
確保されるようになつている。
と同様であるので、その説明を省略し、各部の対
応関係のみを説明する。まず、図に示すｃ点、ｄ
点は各々第１図に示す入力端子６，７に対応する
入力点であり、逆極性の入力信号Vi、−Viが入力
される。次に、５０，５１は、第１図の演算増幅
器１０，１１に対応する演算増幅器であり、Ｑ
１，Ｑ２，Ｑ３，Ｑ４は、各トランジスタ１２
ａ，１２ｂ，１３ａ，１３ｂに対応するトランジ
スタである。また、５２は第１図のカレントミラ
ー回路４０に対応するカレントミラー回路であ
り、電流IbbとIbとは所定の比例関係に設定され
ている。次いで、ベース接地されたトランジスタ
ペア５３は、第１図に示す電流電圧変換回路１
７，２０に対応するもので、電圧i2，i4に対応す
る電圧を発生する。この場合、第３図に示すよう
なベース接地のトランジスタを用いて電流電圧変
換を行うと、動作速度が高速となる利点が得られ
る。演算増幅器５４は、制御電流Ic1，Ic2を制御
電圧Vcに変換するものであり、トランジスタペ
ア５５は第１図に示すトランジスタ３６ａ，３６
ｂに対応するもので可変定電流源を構成するもの
である。トランジスタ５６およびツエナーダイオ
ード５７は、第１図における定電流源３７に対応
する定電流源であり、これらも可変定電流源を構
成している。また、５８は減算回路を構成する演
算増幅器であり、第１図に示す減算回路２５に対
応する。上述した第３図に示す回路においては、
制御電圧Vcの値に応じてトランジスタペア５３
のベース電位をシフトさせ、これにより、VCB
を０に保つようにしており、理想的な対数特性が
確保されるようになつている。
「発明の効果」
以上説明したように、この発明によれば、正相
の入力信号が反転入力端に供給され、非反転入力
端が接地される第１演算増幅器と、逆相の入力信
号が反転入力端に供給され、非反転入力端が接地
される第２演算増幅器と、エミツタが共通接続さ
れた同一導電性の第１，第２トランジスタからな
り、その共通エミツタが前記第１演算増幅器の出
力端に接続され、第１トランジスタのコレクタが
前記第１演算増幅器の反転入力端に接続される第
１トランジスタペアと、前記第１，第２トランジ
スタと同一導電性であつてエミツタが共通接続さ
れた第３，第４トランジスタからなり、その共通
エミツタが前記第２演算増幅器の出力端に接続さ
れ、第３トランジスタのコレクタが前記第２演算
増幅器の反転入力端に接続される第２トランジス
タペアと、前記第２，第４トランジスタのコレク
タ出力信号の差を出力する演算手段と、前記第
２，第４トランジスタのベースに印加される制御
電圧の増加に応じて電流値が減少し、該制御電圧
の減少に応じて電流値が増加する電流を出力する
可変定電流源と、前記可変定電流源が出力する電
流を前記第１，第２演算増幅器の各反転入力端に
各々供給する分配回路とを具備したので、同一導
電性のトランジスタを用いて低歪率の回路を構成
することができるとともに、制御電圧を大きくし
て利得を大とした場合においてもダイナミツクレ
ンジが小さくならない利点を得ることができる。
の入力信号が反転入力端に供給され、非反転入力
端が接地される第１演算増幅器と、逆相の入力信
号が反転入力端に供給され、非反転入力端が接地
される第２演算増幅器と、エミツタが共通接続さ
れた同一導電性の第１，第２トランジスタからな
り、その共通エミツタが前記第１演算増幅器の出
力端に接続され、第１トランジスタのコレクタが
前記第１演算増幅器の反転入力端に接続される第
１トランジスタペアと、前記第１，第２トランジ
スタと同一導電性であつてエミツタが共通接続さ
れた第３，第４トランジスタからなり、その共通
エミツタが前記第２演算増幅器の出力端に接続さ
れ、第３トランジスタのコレクタが前記第２演算
増幅器の反転入力端に接続される第２トランジス
タペアと、前記第２，第４トランジスタのコレク
タ出力信号の差を出力する演算手段と、前記第
２，第４トランジスタのベースに印加される制御
電圧の増加に応じて電流値が減少し、該制御電圧
の減少に応じて電流値が増加する電流を出力する
可変定電流源と、前記可変定電流源が出力する電
流を前記第１，第２演算増幅器の各反転入力端に
各々供給する分配回路とを具備したので、同一導
電性のトランジスタを用いて低歪率の回路を構成
することができるとともに、制御電圧を大きくし
て利得を大とした場合においてもダイナミツクレ
ンジが小さくならない利点を得ることができる。
第１図はこの発明の一実施例の構成を示す回路
図、第２図は同実施例と従来回路との利点制御特
性とを比較するための特性図、第３図はこの発明
のより具体的な実施例の構成を示す回路図、第４
図は導電性の異なるトランジスタを用いる従来の
利得制御回路の回路図、第５図は同一導電性のト
ランジスタを用いて構成される従来の利得制御回
路の構成を示す回路図である。 １０，１１……演算増幅器（第１、第２演算増
幅器）、１２，１３……トランジスタペア（第１、
第２トランジスタペア）、２５……減算回路、３
５……可変定電流源（バイアス電流制御回路）、
４０……カレントミラー回路（バイアス電流制御
回路）。
図、第２図は同実施例と従来回路との利点制御特
性とを比較するための特性図、第３図はこの発明
のより具体的な実施例の構成を示す回路図、第４
図は導電性の異なるトランジスタを用いる従来の
利得制御回路の回路図、第５図は同一導電性のト
ランジスタを用いて構成される従来の利得制御回
路の構成を示す回路図である。 １０，１１……演算増幅器（第１、第２演算増
幅器）、１２，１３……トランジスタペア（第１、
第２トランジスタペア）、２５……減算回路、３
５……可変定電流源（バイアス電流制御回路）、
４０……カレントミラー回路（バイアス電流制御
回路）。
Claims (1)
- 【特許請求の範囲】 １ 正相の入力信号が反転入力端に供給され、非
反転入力端が接地される第１演算増幅器と、 逆相の入力信号が反転入力端に供給され、非反
転入力端が接地される第２演算増幅器と、 エミツタが共通接続された同一導電性の第１，
第２トランジスタからなり、その共通エミツタが
前記第１演算増幅器の出力端に接続され、第１ト
ランジスタのコレクタが前記第１演算増幅器の反
転入力端に接続される第１トランジスタペアと、 前記第１，第２トランジスタと同一導電性であ
つてエミツタが共通接続された第３，第４トラン
ジスタからなり、その共通エミツタが前記第２演
算増幅器の出力端に接続され、第３トランジスタ
のコレクタが前記第２演算増幅器の反転入力端に
接続される第２トランジスタペアと、 前記第２，第４トランジスタのコレクタ出力信
号の差を出力する演算手段と、 前記第２，第４トランジスタのベースに印加さ
れる制御電圧の増加に応じて電流値が減少し、該
制御電圧の減少に応じて電流値が増加する電流を
出力する可変定電流源と、 前記可変定電流源が出力する電流を前記第１，
第２演算増幅器の各反転入力端に各々供給する分
配回路とを具備することを特徴とする利得制御回
路。 ２ 特許請求の範囲第１項記載の利得制御回路に
おいて、前記可変定電流源はエミツタが共通接続
された同一導電性の第５，第６トランジスタから
なり、該第６トランジスタのベースに前記制御電
圧が印加され、その共通エミツタに定電流が供給
されるものであり、前記分配回路は前記可変電流
源の第５トランジスタから供給される電流と等し
い電流を前記第１，第２演算増幅器の各反転入力
端に各々出力するカレントミラー回路によつて構
成されることを特徴とする利得制御回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60241900A JPS62102612A (ja) | 1985-10-29 | 1985-10-29 | 利得制御回路 |
| US06/921,948 US4724398A (en) | 1985-10-29 | 1986-10-22 | Gain-controlled amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60241900A JPS62102612A (ja) | 1985-10-29 | 1985-10-29 | 利得制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62102612A JPS62102612A (ja) | 1987-05-13 |
| JPH0462608B2 true JPH0462608B2 (ja) | 1992-10-07 |
Family
ID=17081222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60241900A Granted JPS62102612A (ja) | 1985-10-29 | 1985-10-29 | 利得制御回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4724398A (ja) |
| JP (1) | JPS62102612A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3811947A1 (de) * | 1988-04-11 | 1989-10-19 | Telefunken Electronic Gmbh | Steuerbare verstaerkerschaltung |
| JPH01314431A (ja) * | 1988-06-15 | 1989-12-19 | Mitsubishi Electric Corp | 送信電力制御回路 |
| US5804969A (en) * | 1995-07-28 | 1998-09-08 | Advanced Mammography Systems, Inc. | MRI RF coil |
| US5838807A (en) * | 1995-10-19 | 1998-11-17 | Mitel Semiconductor, Inc. | Trimmable variable compression amplifier for hearing aid |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3007715A1 (de) * | 1980-02-29 | 1981-09-17 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Verstaerkerschaltung mit durch eine steuerspannung steuerbarer gesamtverstaerkung |
-
1985
- 1985-10-29 JP JP60241900A patent/JPS62102612A/ja active Granted
-
1986
- 1986-10-22 US US06/921,948 patent/US4724398A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US4724398A (en) | 1988-02-09 |
| JPS62102612A (ja) | 1987-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4456887A (en) | Differential amplifier | |
| US4647839A (en) | High precision voltage-to-current converter, particularly for low supply voltages | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| US4429284A (en) | Operational amplifier | |
| JPH0462608B2 (ja) | ||
| JPS6144409B2 (ja) | ||
| JPH0257372B2 (ja) | ||
| JPS5920201B2 (ja) | 高平衡回路 | |
| JP2504075B2 (ja) | トランジスタ増幅器 | |
| JPH0513051Y2 (ja) | ||
| JPH04290B2 (ja) | ||
| KR930007795B1 (ko) | 저전압동작형 증폭회로 | |
| JP3129071B2 (ja) | 電圧制御増幅器 | |
| US4859966A (en) | Current amplifier circuit and a current amplifying type differential current converter circuit | |
| JPH0145766B2 (ja) | ||
| JPH0229450Y2 (ja) | ||
| JPH0546792A (ja) | 掛算回路 | |
| JPH0754893B2 (ja) | レベルシフト回路 | |
| JP2900688B2 (ja) | リミッタ回路 | |
| JPS5829621Y2 (ja) | 信号変換回路 | |
| JPH0744410B2 (ja) | 利得制御回路 | |
| JPH07101825B2 (ja) | 利得安定化差動増幅器 | |
| JPH0215130B2 (ja) | ||
| JPH0363847B2 (ja) | ||
| JPS61247111A (ja) | 増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |