JPH0452645B2 - - Google Patents
Info
- Publication number
- JPH0452645B2 JPH0452645B2 JP57109753A JP10975382A JPH0452645B2 JP H0452645 B2 JPH0452645 B2 JP H0452645B2 JP 57109753 A JP57109753 A JP 57109753A JP 10975382 A JP10975382 A JP 10975382A JP H0452645 B2 JPH0452645 B2 JP H0452645B2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- current
- emitter
- base
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003321 amplification Effects 0.000 claims 1
- 238000003199 nucleic acid amplification method Methods 0.000 claims 1
- 238000006243 chemical reaction Methods 0.000 description 17
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- BTCSSZJGUNDROE-UHFFFAOYSA-N gamma-aminobutyric acid Chemical compound NCCCC(O)=O BTCSSZJGUNDROE-UHFFFAOYSA-N 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45197—Pl types
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45098—PI types
- H03F3/45103—Non-folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45144—At least one follower being added at the input of a dif amp
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45612—Indexing scheme relating to differential amplifiers the IC comprising one or more input source followers as input stages in the IC
Description
【発明の詳細な説明】
本発明は、一対の差動入力端子に印加された入
力信号の差電圧に対応する出力電流を得る電流増
幅器に関するものである。
力信号の差電圧に対応する出力電流を得る電流増
幅器に関するものである。
たとえば、平衡信号として伝送された信号から
同相成分を除去し不平衡信号に変換する計測用増
幅器や、利得を電気的に制御可能な電圧−電流変
換器、電圧増幅器、又は可変インピーダンス回路
等を実現する手段として、差動入力−作動出力の
電圧−電流変換回路と乗算回路とを組み合わせて
電流出力を得る手段が必要とされる。
同相成分を除去し不平衡信号に変換する計測用増
幅器や、利得を電気的に制御可能な電圧−電流変
換器、電圧増幅器、又は可変インピーダンス回路
等を実現する手段として、差動入力−作動出力の
電圧−電流変換回路と乗算回路とを組み合わせて
電流出力を得る手段が必要とされる。
第１図は、このような電流増幅器の一例を示す
回路図である。この第１図において、１は正電源
供給端子、２は負電源供給端子である。差動入力
−差動出力の電圧電流変換回路３は、一対の互い
に等しい電流IXをそれぞれ供給する電源源４の各
出力端子間に接続された抵抗値R0の抵抗５と、
これらの電流源４と抵抗５とのそれぞれの接続点
にエミツタが接続されたPNP形トランジスタ６，
７により成る。これらのトランジスタ６，７のそ
れぞれのベースである差動入力端子８，９に供給
された差動入力電圧が電流に変換され、これらの
トランジスタ６，７のそれぞれのコレクタである
差動入力端子１０，１１から電流I1，I2となつて
出力される。これらの出力電流I1，I2は、PN接
合対１２を構成するNPN形トランジスタ１３，
１４にはそれぞれ供給される。トランジスタ１
３，１４は、ベースがそれぞれコレクタに接続さ
れてPN接合のアノードを形成しており、これら
のダイオード接続されたトランジスタ１３，１４
のカソードとなる各エミツタが共通接続されて定
電流源に接続されている。さらに、PN接合対１
２を構成する各トランジスタ１４，１３の上記各
アノードは、エミツタ共通トランジスタ対１５を
構成するNPN型トランジスタ１６，１７の各ベ
ースにそれぞれ接続されている。これらのPN接
合対１２とエミツタ共通トランジスタ対１５とは
乗算器１８を構成する。エミツタ共通トランジス
タ対１５の共通エミツタに接続された電流源１９
は、電流２IYを流し、上記乗算器１８の乗算係数
を定めるものである。乗算器１８の出力端子２
０，２１には電流反転（カレントミラー）回路２
２が接続され、エミツタ共通トランジスタ対１５
の各トランジスタ１６，１７のそれぞれのコレク
タ出力電流I3，I4の差電流が出力電流i0として出
力端子２３に取り出される。すなわち、端子２０
の出力電流I4は電流反転回路２２により極性が反
転され、端子２１，２０の出力電流I4，I3の差成
分が出力電流i0となつて、出力端子２３に表われ
る。なお、電流反転（カレントミラー）回路２２
はPNPトランジスタ２４，２５により構成され
ている。
回路図である。この第１図において、１は正電源
供給端子、２は負電源供給端子である。差動入力
−差動出力の電圧電流変換回路３は、一対の互い
に等しい電流IXをそれぞれ供給する電源源４の各
出力端子間に接続された抵抗値R0の抵抗５と、
これらの電流源４と抵抗５とのそれぞれの接続点
にエミツタが接続されたPNP形トランジスタ６，
７により成る。これらのトランジスタ６，７のそ
れぞれのベースである差動入力端子８，９に供給
された差動入力電圧が電流に変換され、これらの
トランジスタ６，７のそれぞれのコレクタである
差動入力端子１０，１１から電流I1，I2となつて
出力される。これらの出力電流I1，I2は、PN接
合対１２を構成するNPN形トランジスタ１３，
１４にはそれぞれ供給される。トランジスタ１
３，１４は、ベースがそれぞれコレクタに接続さ
れてPN接合のアノードを形成しており、これら
のダイオード接続されたトランジスタ１３，１４
のカソードとなる各エミツタが共通接続されて定
電流源に接続されている。さらに、PN接合対１
２を構成する各トランジスタ１４，１３の上記各
アノードは、エミツタ共通トランジスタ対１５を
構成するNPN型トランジスタ１６，１７の各ベ
ースにそれぞれ接続されている。これらのPN接
合対１２とエミツタ共通トランジスタ対１５とは
乗算器１８を構成する。エミツタ共通トランジス
タ対１５の共通エミツタに接続された電流源１９
は、電流２IYを流し、上記乗算器１８の乗算係数
を定めるものである。乗算器１８の出力端子２
０，２１には電流反転（カレントミラー）回路２
２が接続され、エミツタ共通トランジスタ対１５
の各トランジスタ１６，１７のそれぞれのコレク
タ出力電流I3，I4の差電流が出力電流i0として出
力端子２３に取り出される。すなわち、端子２０
の出力電流I4は電流反転回路２２により極性が反
転され、端子２１，２０の出力電流I4，I3の差成
分が出力電流i0となつて、出力端子２３に表われ
る。なお、電流反転（カレントミラー）回路２２
はPNPトランジスタ２４，２５により構成され
ている。
このような第１図の構成において、電圧−電流
反転回路３の出力電流I1，I2は I1≒IX−ｖ／R0 …… I2≒IY＋ｖ／R0 …… となり、乗算器１８の出力電流I3，I4は、 I3−I1（IY／IX） …… I4−I2（IY／IX） …… となる。これら〜式より、出力電流i0は、 i0＝I4−I3−2vIY／IXR0 となる。したがつて、この回路は、端子８，９間
の電位差を電流に変換し、その出力電流への変換
係数は電流源１９の電流値IYによつて制御し得
る。すなわち、この回路は、2IY／IXＲ＝0のトラ
ンスコンダクタンスを持ち、このトランスコンダ
クタンスは電流比IY／IXと抵抗値R0とで決定され
る。
反転回路３の出力電流I1，I2は I1≒IX−ｖ／R0 …… I2≒IY＋ｖ／R0 …… となり、乗算器１８の出力電流I3，I4は、 I3−I1（IY／IX） …… I4−I2（IY／IX） …… となる。これら〜式より、出力電流i0は、 i0＝I4−I3−2vIY／IXR0 となる。したがつて、この回路は、端子８，９間
の電位差を電流に変換し、その出力電流への変換
係数は電流源１９の電流値IYによつて制御し得
る。すなわち、この回路は、2IY／IXＲ＝0のトラ
ンスコンダクタンスを持ち、このトランスコンダ
クタンスは電流比IY／IXと抵抗値R0とで決定され
る。
ところが、この第１図に示した電流増幅器によ
れば、次のような欠点が残存し、性能的に十分満
足し得るものではない。
れば、次のような欠点が残存し、性能的に十分満
足し得るものではない。
すなわち、まず、上記、式における電流
I1，I2は、厳密にはトランジスタ６，７のコレク
タ電流変化によるベース−エミツタ間電圧の変化
を考慮に入れなければならず、I1，I2は単純にｖ
とR0のみで定まらない。したがつて、変換係数
に差異を生じ、かつ非線形成分を生ずる。
I1，I2は、厳密にはトランジスタ６，７のコレク
タ電流変化によるベース−エミツタ間電圧の変化
を考慮に入れなければならず、I1，I2は単純にｖ
とR0のみで定まらない。したがつて、変換係数
に差異を生じ、かつ非線形成分を生ずる。
次に、上記電流I1，I2は、全てトランジスタ１
３，１４に流れるのではなく、一部エミツタ共通
トランジスタ対１５を構成するトランジスタ１
６，１７のベース電流となる。このため、IY≫IX
のように変換係数を大きく設定すると、ベース電
流が無視し得なくなる。このベース電流の影響は
変換係数の精度の低下、非線形成分の発生を生
じ、さらにIY／IXがトランジスタ１６，１７のエ
ミツタ接地電流増幅器βの値を超えると回路が正
常動作をなし得なくなる。したがつて動作範囲、
動作温度に厳しい制約を生ずる。
３，１４に流れるのではなく、一部エミツタ共通
トランジスタ対１５を構成するトランジスタ１
６，１７のベース電流となる。このため、IY≫IX
のように変換係数を大きく設定すると、ベース電
流が無視し得なくなる。このベース電流の影響は
変換係数の精度の低下、非線形成分の発生を生
じ、さらにIY／IXがトランジスタ１６，１７のエ
ミツタ接地電流増幅器βの値を超えると回路が正
常動作をなし得なくなる。したがつて動作範囲、
動作温度に厳しい制約を生ずる。
本発明は、このような従来の欠点を除去し、電
圧−電流変換器におけるトランジスタのベース−
エミツタ間電圧の変化が出力電流に影響を及ぼす
ことなく、電圧−電流変換係数が抵抗値のみで定
まり、線形性の良好な特性が得られ、かつ、乗算
器におけるエミツタ共通トランジスタ対のベース
電流の影響が除去され出力電流への変換係数の精
度および線形性が向上し、大きな変換係数を設定
しても良好な動作が得られるような電流増幅器の
提供を目的とする。
圧−電流変換器におけるトランジスタのベース−
エミツタ間電圧の変化が出力電流に影響を及ぼす
ことなく、電圧−電流変換係数が抵抗値のみで定
まり、線形性の良好な特性が得られ、かつ、乗算
器におけるエミツタ共通トランジスタ対のベース
電流の影響が除去され出力電流への変換係数の精
度および線形性が向上し、大きな変換係数を設定
しても良好な動作が得られるような電流増幅器の
提供を目的とする。
すなわち、本発明に係る電流増幅器の特徴は、
第１、第２の入力端子に各ベースがそれぞれ接続
された第１導電形の第１、第２のトランジスタ
と、各ベースが上記第１、第２のトランジスタの
各エミツタにそれぞれ接続され、各エミツタ間に
抵抗が接続された第２導電形の第３、第４のトラ
ンジスタと、上記第３、第４のトランジスタの各
エミツタに電流を供給する第１の定電流源と、各
コレクタが上記第１、第２のトランジスタの各エ
ミツタにそれぞれ接続され、各ベースが上記第
３、第４のトランジスタの各コレクタにそれぞれ
接続された第１導電型の第５、第６のトランジス
タと、各コレクタが上記第５、第６のトランジス
タの各ベースにそれぞれ接続され、各ベースが上
記第５、第６のトランジスタの各エミツタにそれ
ぞれ接続され、各エミツタが共通接続された第１
導電型の第７、第８のトランジスタと、各ベー
ス、コレクタが上記第７、第８のトランジスタの
各ベースにそれぞれ接続され、各エミツタが上記
第７、第８のトランジスタの各エミツタにそれぞ
れ接続された第１導電型の第９、第10のトランジ
スタと、各ベースが上記第７、第８のトランジス
タのベースにそれぞれ接続された少なくとも１組
のエミツタ共通トランジスタ対と、上記エミツタ
共通トランジスタ対の共通エミツタに接続された
第２の定電流源と、上記エミツタ共通トランジス
タ対の少なくとも一方のコレクタに接続された出
力端子とを具備して成ることである。
第１、第２の入力端子に各ベースがそれぞれ接続
された第１導電形の第１、第２のトランジスタ
と、各ベースが上記第１、第２のトランジスタの
各エミツタにそれぞれ接続され、各エミツタ間に
抵抗が接続された第２導電形の第３、第４のトラ
ンジスタと、上記第３、第４のトランジスタの各
エミツタに電流を供給する第１の定電流源と、各
コレクタが上記第１、第２のトランジスタの各エ
ミツタにそれぞれ接続され、各ベースが上記第
３、第４のトランジスタの各コレクタにそれぞれ
接続された第１導電型の第５、第６のトランジス
タと、各コレクタが上記第５、第６のトランジス
タの各ベースにそれぞれ接続され、各ベースが上
記第５、第６のトランジスタの各エミツタにそれ
ぞれ接続され、各エミツタが共通接続された第１
導電型の第７、第８のトランジスタと、各ベー
ス、コレクタが上記第７、第８のトランジスタの
各ベースにそれぞれ接続され、各エミツタが上記
第７、第８のトランジスタの各エミツタにそれぞ
れ接続された第１導電型の第９、第10のトランジ
スタと、各ベースが上記第７、第８のトランジス
タのベースにそれぞれ接続された少なくとも１組
のエミツタ共通トランジスタ対と、上記エミツタ
共通トランジスタ対の共通エミツタに接続された
第２の定電流源と、上記エミツタ共通トランジス
タ対の少なくとも一方のコレクタに接続された出
力端子とを具備して成ることである。
以下、本発明の好ましい実施例について図面を
参照しながら説明する。
参照しながら説明する。
第２図は本発明の第１の実施例としての電流増
幅器を示す回路図である。この第２図において、
１は正電源供給端子、２は負電源供給端子であ
り、差動入力−差動出力の電圧電流変換回路３
は、電源供給端子１から一対の互いに等しい電流
IXをそれぞれ供給する電流源４を有している。こ
の電圧電流変換回路３は、上記電流源４の一対の
出力端子間に接続された抵抗値R0の抵抗５と、
これらの出力端子と抵抗５とのそれぞれの接続点
にエミツタが接続された電圧−電流変換を行なう
PNP形トランジスタ６，７とを有し、第１、第
２の入力端子８，９にそれぞれのベースが接続さ
れたNPN形トランジスタ３１，３２の各エミツ
タが、上記PNP形トランジスタ６，７の各ベー
スにそれぞれ接続されている。NPN形トランジ
スタ３１，３２はエミツタフオロワとして動作
し、PNP形トランジスタ６，７をそれぞれ駆動
する。これらのトランジスタ６，７のコレクタ出
力電流I1，I2は、乗算器１８のPN接合対１２の
NPN形トランジスタ１３，１４の各コレクタに
それぞれ供給されている。これらのトランジスタ
１３，１４は、第１図のようなダイオード接続が
なされておらず、それぞれのベース−エミツタ間
にダイオード接続されたNPN形トランジスタ３
３，３４が接続されることによつて、それぞれ電
流反転（カレントミラー）回路を構成している。
さらに、トラジスタ１３，１４の各ベースは、ト
ランジスタ３５，３６の各エミツタにそれぞれ接
続され、トランジスタ３５，３６の各ベースは、
トランジスタ１３，１４の各コレクタに接続され
ている。また、トランジスタ３５，３６の各コレ
クタはトランジスタ３１，３２の各エミツタにそ
れぞれ接続されている。
幅器を示す回路図である。この第２図において、
１は正電源供給端子、２は負電源供給端子であ
り、差動入力−差動出力の電圧電流変換回路３
は、電源供給端子１から一対の互いに等しい電流
IXをそれぞれ供給する電流源４を有している。こ
の電圧電流変換回路３は、上記電流源４の一対の
出力端子間に接続された抵抗値R0の抵抗５と、
これらの出力端子と抵抗５とのそれぞれの接続点
にエミツタが接続された電圧−電流変換を行なう
PNP形トランジスタ６，７とを有し、第１、第
２の入力端子８，９にそれぞれのベースが接続さ
れたNPN形トランジスタ３１，３２の各エミツ
タが、上記PNP形トランジスタ６，７の各ベー
スにそれぞれ接続されている。NPN形トランジ
スタ３１，３２はエミツタフオロワとして動作
し、PNP形トランジスタ６，７をそれぞれ駆動
する。これらのトランジスタ６，７のコレクタ出
力電流I1，I2は、乗算器１８のPN接合対１２の
NPN形トランジスタ１３，１４の各コレクタに
それぞれ供給されている。これらのトランジスタ
１３，１４は、第１図のようなダイオード接続が
なされておらず、それぞれのベース−エミツタ間
にダイオード接続されたNPN形トランジスタ３
３，３４が接続されることによつて、それぞれ電
流反転（カレントミラー）回路を構成している。
さらに、トラジスタ１３，１４の各ベースは、ト
ランジスタ３５，３６の各エミツタにそれぞれ接
続され、トランジスタ３５，３６の各ベースは、
トランジスタ１３，１４の各コレクタに接続され
ている。また、トランジスタ３５，３６の各コレ
クタはトランジスタ３１，３２の各エミツタにそ
れぞれ接続されている。
さらに、トランジスタ３６，３５の各エミツタ
は、エミツタ共通トランジスタ対１５を構成する
トランジスタ１６，１７の各ベースにそれぞれ接
続されており、各トランジスタ１６，１７の共通
エミツタには電流２IYを流す定電流源１９が接続
されている。トランジスタ１６，１７の各コレク
タは、乗算器１８の乗算出力端子２０，２１とな
つており、これらの出力端子２０，２１が電流反
転（カレントミラー）回路２２に接続されること
によつて、それぞれの出力電流I3，I4の差電流が
出力電流i0として端子２３から取り出される。
は、エミツタ共通トランジスタ対１５を構成する
トランジスタ１６，１７の各ベースにそれぞれ接
続されており、各トランジスタ１６，１７の共通
エミツタには電流２IYを流す定電流源１９が接続
されている。トランジスタ１６，１７の各コレク
タは、乗算器１８の乗算出力端子２０，２１とな
つており、これらの出力端子２０，２１が電流反
転（カレントミラー）回路２２に接続されること
によつて、それぞれの出力電流I3，I4の差電流が
出力電流i0として端子２３から取り出される。
ここで、トランジスタ３５，３６は、トランジ
スタ６，７のコレクタ電流I1，I2とトランジスタ
１３，１４のコレクタ電流が平衡を保つための帰
還回路を形成し、さらにトランジスタ３１，３２
の動作電流を定めている。また、上述のように、
トランジスタ１３，３３、および１４，３４は、
それぞれ電流反転（カレントミラー）回路を構成
しているから、トランジスタ６と３１、およびト
ランジスタ７と３２には、それぞれ常に一定比に
保たれた電流が流れる。この電流比は、トランジ
スタ１３と３３、および１４と３４についてのベ
ース−エミツタ間飽和電流比、すなわちエミツタ
面積比によつて設定される。たとえば、この電流
比が１の場合には、トランジスタ６と３１、およ
び７と３２は概略等しい電流で動作する。その結
果、入力信号ｖに基くI1，I2の変化によつて生じ
たトランジスタ６，７のベース−エミツタ間電圧
の変化と同じ変化がトランジスタ３１，３２のベ
ース−エミツタ間電圧にも、これらがそれぞれ互
いに相殺する。したがつて、入力端子８，９の電
圧変化が忠実に抵抗５の両端に伝達され、上記
、式で表わされた電流I1，I2は、より精度の
高いものとなる。
スタ６，７のコレクタ電流I1，I2とトランジスタ
１３，１４のコレクタ電流が平衡を保つための帰
還回路を形成し、さらにトランジスタ３１，３２
の動作電流を定めている。また、上述のように、
トランジスタ１３，３３、および１４，３４は、
それぞれ電流反転（カレントミラー）回路を構成
しているから、トランジスタ６と３１、およびト
ランジスタ７と３２には、それぞれ常に一定比に
保たれた電流が流れる。この電流比は、トランジ
スタ１３と３３、および１４と３４についてのベ
ース−エミツタ間飽和電流比、すなわちエミツタ
面積比によつて設定される。たとえば、この電流
比が１の場合には、トランジスタ６と３１、およ
び７と３２は概略等しい電流で動作する。その結
果、入力信号ｖに基くI1，I2の変化によつて生じ
たトランジスタ６，７のベース−エミツタ間電圧
の変化と同じ変化がトランジスタ３１，３２のベ
ース−エミツタ間電圧にも、これらがそれぞれ互
いに相殺する。したがつて、入力端子８，９の電
圧変化が忠実に抵抗５の両端に伝達され、上記
、式で表わされた電流I1，I2は、より精度の
高いものとなる。
なお、トランジスタのベース−エミツタ間電圧
は、エミツタ電流の対数関数として定まるため、
上記の効果はトランジスタ１３，３３、および１
４，３４の飽和電流比が１であることは限定され
ない。
は、エミツタ電流の対数関数として定まるため、
上記の効果はトランジスタ１３，３３、および１
４，３４の飽和電流比が１であることは限定され
ない。
さらに、エミツタ共通トランジスタ対１５のベ
ース電流は、トランジスタ１３，１４，３３，３
４の電流には何ら影響を与えない。ベース電流は
トランジスタ３５，３６によつて供給される。し
たがつて、IY≫IXのような変換係数の設定によつ
て変換係数の精度低下、非線形成分の発生、異常
動作等が起こらなくなる。
ース電流は、トランジスタ１３，１４，３３，３
４の電流には何ら影響を与えない。ベース電流は
トランジスタ３５，３６によつて供給される。し
たがつて、IY≫IXのような変換係数の設定によつ
て変換係数の精度低下、非線形成分の発生、異常
動作等が起こらなくなる。
以上説明した本発明の第１の実施例の電流増幅
器は、動作継続中には正常に動作するが、電源投
入時（パワーオン時）等には起動が円滑に行なえ
ない場合がある。このため、たとえば第３図に示
す第２の実施例のように、起動回路を付加した構
成が実用回路として好ましい。この第３図におい
て、第２図と対応する部分には同じ参照番号を付
し、乗算器の出力段部分については、第２図と同
様に構成すれば良いため、図示を省略している。
器は、動作継続中には正常に動作するが、電源投
入時（パワーオン時）等には起動が円滑に行なえ
ない場合がある。このため、たとえば第３図に示
す第２の実施例のように、起動回路を付加した構
成が実用回路として好ましい。この第３図におい
て、第２図と対応する部分には同じ参照番号を付
し、乗算器の出力段部分については、第２図と同
様に構成すれば良いため、図示を省略している。
この第３図に示す本発明の第２の実施例におい
ては、入力端子８，９にそれぞれのベースが接続
されたPNP形トランジスタ４１，４２が第１の
起動回路を構成しており、これらのトランジスタ
４１，４２の各エミツタは、抵抗５とトランジス
タ６，７の各エミツタとの接続点にそれぞれ接続
され、各コレクタは、トランジスタ６，７の各コ
レクタにそれぞれ接続されている。これらのトラ
ンジスタ４１，４２は、電源投入時等の起動時に
のみ動作し、起動後の定常的な回路動作には動作
しない。次に、トランジスタ６，７の各ベースと
トランジスタ３１，３２の各エミツタとの接続点
にそれぞれ接続された電流源４３，４４が第２の
起動回路を構成している。これらの電流源４３，
４４は、トランジスタ６，７が遮断状態にある場
合にトランジスタ３１，３２が完全に遮断しない
ようにするために付加されるものである。この起
動電流は通常10〜100nA程度で充分起動条件を満
足し、動作状態では全く無視し得る。
ては、入力端子８，９にそれぞれのベースが接続
されたPNP形トランジスタ４１，４２が第１の
起動回路を構成しており、これらのトランジスタ
４１，４２の各エミツタは、抵抗５とトランジス
タ６，７の各エミツタとの接続点にそれぞれ接続
され、各コレクタは、トランジスタ６，７の各コ
レクタにそれぞれ接続されている。これらのトラ
ンジスタ４１，４２は、電源投入時等の起動時に
のみ動作し、起動後の定常的な回路動作には動作
しない。次に、トランジスタ６，７の各ベースと
トランジスタ３１，３２の各エミツタとの接続点
にそれぞれ接続された電流源４３，４４が第２の
起動回路を構成している。これらの電流源４３，
４４は、トランジスタ６，７が遮断状態にある場
合にトランジスタ３１，３２が完全に遮断しない
ようにするために付加されるものである。この起
動電流は通常10〜100nA程度で充分起動条件を満
足し、動作状態では全く無視し得る。
この第２の実施例の場合にも、前述した第１の
実施例と同様な効果が得られることは勿論であ
る。
実施例と同様な効果が得られることは勿論であ
る。
以上のような構成の電流増幅器は、種々の応用
が考えられるが、たとえば第４図のような構成と
することにより可変抵抗回路を得ることができ
る。
が考えられるが、たとえば第４図のような構成と
することにより可変抵抗回路を得ることができ
る。
すなわち、第４図の回路ブロツク５１は本発明
に係る電流増幅器を示しており、第２図、第３図
における入力端子９と出力端子２３との間を接続
して帰還路を形成ることにより、可変抵抗回路が
構成できる。このとき、可変抵抗回路の入力端子
５２および出力端子５３は、電流増幅器の入力端
子８および出力端子２３に対応し、この回路の入
出力端子５２，５３から見た等価回路は、第５図
に示すようなバツフアアンプ５４と抵抗５５との
直列接続回路とみなすことができる。この場合の
等価抵抗は、電流源の電流によつて抵抗値を制御
し得ることより、非接地形の可変抵抗回路が実現
できることになる。
に係る電流増幅器を示しており、第２図、第３図
における入力端子９と出力端子２３との間を接続
して帰還路を形成ることにより、可変抵抗回路が
構成できる。このとき、可変抵抗回路の入力端子
５２および出力端子５３は、電流増幅器の入力端
子８および出力端子２３に対応し、この回路の入
出力端子５２，５３から見た等価回路は、第５図
に示すようなバツフアアンプ５４と抵抗５５との
直列接続回路とみなすことができる。この場合の
等価抵抗は、電流源の電流によつて抵抗値を制御
し得ることより、非接地形の可変抵抗回路が実現
できることになる。
なお、本発明は上記実施例のみに限定されるも
のではなく、たとえば、乗算器のPN接合対に複
数個のエミツタ共通トランジスタを接続して複数
出力を得るような電流増幅器に本発明を適用する
ことも容易に行なえる。さらに、上記各トランジ
スタの導電形のPNP形とNPN形とを互いに変換
してもよく、また、２個の並列的な電流源を用い
る代わりに１個の電流源出力を分流して用いても
よい。
のではなく、たとえば、乗算器のPN接合対に複
数個のエミツタ共通トランジスタを接続して複数
出力を得るような電流増幅器に本発明を適用する
ことも容易に行なえる。さらに、上記各トランジ
スタの導電形のPNP形とNPN形とを互いに変換
してもよく、また、２個の並列的な電流源を用い
る代わりに１個の電流源出力を分流して用いても
よい。
以上の説明からも明らかなように、本発明に係
る電流変換器によれば、電圧−電流変換器におけ
るトランジスタのベース−エミツタ間電圧の変化
が、特性に影響を及ぼさなくなり、変換係数が抵
抗値のみで定まり、かつ線形性が向上する。ま
た、エミツタ共通トランジスタ対のベース電流の
影響が除去され、変換係数の精度が向上し、線形
性も向上する。さらに、大きなIY／IXを設定して
も良好な動作が得られる。
る電流変換器によれば、電圧−電流変換器におけ
るトランジスタのベース−エミツタ間電圧の変化
が、特性に影響を及ぼさなくなり、変換係数が抵
抗値のみで定まり、かつ線形性が向上する。ま
た、エミツタ共通トランジスタ対のベース電流の
影響が除去され、変換係数の精度が向上し、線形
性も向上する。さらに、大きなIY／IXを設定して
も良好な動作が得られる。
すなわち、第２図に示す実施例において、トラ
ンジスタ３５，３６は、トランジスタ６，７のコ
レクタ電流I1，I2とトランジスタ１３，１４のコ
レクタ電流が平衡を保つための帰還回路を形成
し、更に、トランジスタ３１，３２の動作電流を
定めているのみならず、エミツタ共通トランジス
タ対１５の各トランジスタ１６，１７へのベース
電流供給も行つている。これは、変換係数IY／IX
が大きく設定されたとき、トランジスタ１６，１
７のベース電流が無視できなくなり、上記第１図
の構成では電流I1，I2に直接影響を与えてしまう
が、第２図の構成により、トランジスタ１６，１
７のベース電流がトランジスタ１３，１４，３
３，３４の電流に何らの影響を与えなくすること
ができる。このように、変換係数IY／IXが大きく
なつても、精度低下や非線型成分の発生等の悪影
響なく、良好な動作が可能となるため、特性の良
好な計測用増幅器や、プログラマブル電圧−電流
変換器、可変インピーダンス回路等を提供するこ
とが可能となる。さらには、例えばオーデイオ信
号のコンプレツサ（圧縮器）やエキスパンダ（伸
長器）に応用することにより、最終的に、広いダ
イナミツクレンジで優れた音質のコンパンダを実
現することができる。
ンジスタ３５，３６は、トランジスタ６，７のコ
レクタ電流I1，I2とトランジスタ１３，１４のコ
レクタ電流が平衡を保つための帰還回路を形成
し、更に、トランジスタ３１，３２の動作電流を
定めているのみならず、エミツタ共通トランジス
タ対１５の各トランジスタ１６，１７へのベース
電流供給も行つている。これは、変換係数IY／IX
が大きく設定されたとき、トランジスタ１６，１
７のベース電流が無視できなくなり、上記第１図
の構成では電流I1，I2に直接影響を与えてしまう
が、第２図の構成により、トランジスタ１６，１
７のベース電流がトランジスタ１３，１４，３
３，３４の電流に何らの影響を与えなくすること
ができる。このように、変換係数IY／IXが大きく
なつても、精度低下や非線型成分の発生等の悪影
響なく、良好な動作が可能となるため、特性の良
好な計測用増幅器や、プログラマブル電圧−電流
変換器、可変インピーダンス回路等を提供するこ
とが可能となる。さらには、例えばオーデイオ信
号のコンプレツサ（圧縮器）やエキスパンダ（伸
長器）に応用することにより、最終的に、広いダ
イナミツクレンジで優れた音質のコンパンダを実
現することができる。
第１図は本発明の電流増幅器の先行技術を示す
回路図、第２図は本発明に係る電流増幅器の第１
の実施例を示す回路図、第３図は第２の実施例の
要部を示す回路図、第４図は本発明の応用例を示
すブロツク回路図、第５図は第４図の等価回路を
示す回路図である。 ３……電圧−電流変換回路、５……抵抗、６，
７……第３、第４のトランジスタ、８，９……第
１、第２の入力端子、１３，１４……第７、第８
のトランジスタ、１５……エミツタ共通トランジ
スタ対、３１，３２……第１、第２のトランジス
タ、３３，３４……第９、第10のトランジスタ、
３５，３６……第５、第６のトランジスタ。
回路図、第２図は本発明に係る電流増幅器の第１
の実施例を示す回路図、第３図は第２の実施例の
要部を示す回路図、第４図は本発明の応用例を示
すブロツク回路図、第５図は第４図の等価回路を
示す回路図である。 ３……電圧−電流変換回路、５……抵抗、６，
７……第３、第４のトランジスタ、８，９……第
１、第２の入力端子、１３，１４……第７、第８
のトランジスタ、１５……エミツタ共通トランジ
スタ対、３１，３２……第１、第２のトランジス
タ、３３，３４……第９、第10のトランジスタ、
３５，３６……第５、第６のトランジスタ。
Claims (1)
- 【特許請求の範囲】 １ 第１、第２の入力端子に各ベースがそれぞれ
接続された第１導電型の第１、第２のトランジス
タと、 各ベースが上記第１、第２のトランジスタの各
エミツタにそれぞれ接続され、各エミツタ間に抵
抗が接続された第２導電型の第３、第４のトラン
ジスタと、 上記第３、第４のトランジスタの各エミツタに
電流を供給する第１の定電流源と、 各コレクタが上記第１、第２のトランジスタの
各エミツタにそれぞれ接続され、各ベースが上記
第３、第４のトランジスタの各コレクタにそれぞ
れ接続された第１導電型の第５、第６のトランジ
スタと、 各コレクタが上記第５、第６のトランジスタの
各ベースにそれぞれ接続され、各ベースが上記第
５、第６のトランジスタの各エミツタにそれぞれ
接続され、各エミツタが共通接続された第１導電
型の第７、第８のトランジスタと、 各ベース、コレクタが上記第７、第８のトラン
ジスタの各ベースにそれぞれ接続され、各エミツ
タが上記第７、第８のトランジスタの各エミツタ
にそれぞれ接続された第１導電型の第９、第10の
トランジスタと、 各ベースが上記第７、第８のトランジスタのベ
ースにそれぞれ接続された少なくとも１組のエミ
ツタ共通トランジスタ対と、 上記エミツタ共通トランジスタ対の共通エミツ
タに接続された第２の定電流源と、 上記エミツタ共通トランジスタ対の少なくとも
一方のコレクタに接続された出力端子と を具備して成る電流増幅回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57109753A JPS592410A (ja) | 1982-06-28 | 1982-06-28 | 電流増幅器 |
| US06/506,700 US4498053A (en) | 1982-06-28 | 1983-06-22 | Current amplifier |
| CA000430993A CA1192274A (en) | 1982-06-28 | 1983-06-22 | Current amplifier |
| GB08317423A GB2122831B (en) | 1982-06-28 | 1983-06-27 | Voltage to current converting amplifiers |
| FR838310692A FR2529411B1 (fr) | 1982-06-28 | 1983-06-28 | Amplificateur de courant a circuit integre avec amelioration de la linearite et la precision du coefficient de multiplication du circuit |
| DE19833323277 DE3323277A1 (de) | 1982-06-28 | 1983-06-28 | Stromverstaerker |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57109753A JPS592410A (ja) | 1982-06-28 | 1982-06-28 | 電流増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS592410A JPS592410A (ja) | 1984-01-09 |
| JPH0452645B2 true JPH0452645B2 (ja) | 1992-08-24 |
Family
ID=14518373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57109753A Granted JPS592410A (ja) | 1982-06-28 | 1982-06-28 | 電流増幅器 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4498053A (ja) |
| JP (1) | JPS592410A (ja) |
| CA (1) | CA1192274A (ja) |
| DE (1) | DE3323277A1 (ja) |
| FR (1) | FR2529411B1 (ja) |
| GB (1) | GB2122831B (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3408220A1 (de) * | 1984-03-07 | 1985-09-12 | Telefunken electronic GmbH, 7100 Heilbronn | Steuerbarer integrator |
| JPH0720040B2 (ja) * | 1986-11-21 | 1995-03-06 | ソニー株式会社 | 電圧−電流変換回路 |
| GB2222497A (en) * | 1988-09-05 | 1990-03-07 | Philips Electronic Associated | Operational amplifier |
| US5043674A (en) * | 1990-04-30 | 1991-08-27 | International Business Machines Corporation | Differential receiver with high common-mode range |
| US5191234A (en) * | 1990-12-10 | 1993-03-02 | Sony Corporation | Pulse signal generator and cascode differential amplifier |
| JPH04348671A (ja) * | 1991-05-27 | 1992-12-03 | Nec Yamagata Ltd | 輪郭補正回路 |
| DE69228609T2 (de) * | 1991-10-30 | 1999-07-22 | Harris Corp | Analog/digitalwanlder und herstellungsverfahren |
| US5325070A (en) * | 1993-01-25 | 1994-06-28 | Motorola, Inc. | Stabilization circuit and method for second order tunable active filters |
| US5608314A (en) * | 1994-04-11 | 1997-03-04 | Advanced Micro Devices, Inc. | Incremental output current generation circuit |
| GB2297447A (en) * | 1995-01-27 | 1996-07-31 | Seagate Microelectron Ltd | Amplifier |
| JPH08279718A (ja) * | 1995-04-07 | 1996-10-22 | Nec Corp | オフセット除去増幅回路 |
| JPH09238032A (ja) * | 1996-02-29 | 1997-09-09 | Nec Corp | Ｏｔａおよびバイポーラマルチプライヤ |
| CN1079611C (zh) * | 1996-03-05 | 2002-02-20 | 皇家菲利浦电子有限公司 | 运算放大器 |
| WO1999022445A1 (en) * | 1997-10-23 | 1999-05-06 | Telefonaktiebolaget Lm Ericsson | Differential voltage-to-current converter |
| JP4210873B2 (ja) * | 1998-01-14 | 2009-01-21 | ソニー株式会社 | インピーダンス変換回路、映像機器、オーディオ機器及び通信装置 |
| DE10137434A1 (de) * | 2001-07-31 | 2003-01-23 | Infineon Technologies Ag | Schaltungsanordnung zur Spannungs-/Stromwandlung |
| GB0121216D0 (en) * | 2001-09-01 | 2001-10-24 | Zarlink Semiconductor Ltd | "Radio frequency amplifier and television tuner" |
| US10243526B1 (en) * | 2018-02-13 | 2019-03-26 | Xilinx, Inc. | Self-biased operational transconductance amplifier-based reference circuit |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56132006A (en) * | 1980-03-21 | 1981-10-16 | Nec Corp | Differential amplifier |
| JPS5760413B2 (ja) * | 1974-02-05 | 1982-12-20 | Deito Imetaru Sa |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3641450A (en) * | 1970-12-15 | 1972-02-08 | Motorola Inc | Gain controlled differential amplifier circuit |
| JPS5823011B2 (ja) * | 1977-05-19 | 1983-05-12 | 株式会社東芝 | 差動増幅器 |
| JPS6117621Y2 (ja) * | 1980-09-25 | 1986-05-29 | ||
| US4456887A (en) * | 1980-09-25 | 1984-06-26 | Pioneer Electronic Corporation | Differential amplifier |
| JPS6117622Y2 (ja) * | 1980-11-10 | 1986-05-29 |
-
1982
- 1982-06-28 JP JP57109753A patent/JPS592410A/ja active Granted
-
1983
- 1983-06-22 CA CA000430993A patent/CA1192274A/en not_active Expired
- 1983-06-22 US US06/506,700 patent/US4498053A/en not_active Expired - Lifetime
- 1983-06-27 GB GB08317423A patent/GB2122831B/en not_active Expired
- 1983-06-28 FR FR838310692A patent/FR2529411B1/fr not_active Expired - Lifetime
- 1983-06-28 DE DE19833323277 patent/DE3323277A1/de active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5760413B2 (ja) * | 1974-02-05 | 1982-12-20 | Deito Imetaru Sa | |
| JPS56132006A (en) * | 1980-03-21 | 1981-10-16 | Nec Corp | Differential amplifier |
Also Published As
| Publication number | Publication date |
|---|---|
| GB8317423D0 (en) | 1983-07-27 |
| US4498053A (en) | 1985-02-05 |
| CA1192274A (en) | 1985-08-20 |
| FR2529411B1 (fr) | 1990-11-23 |
| JPS592410A (ja) | 1984-01-09 |
| DE3323277C2 (ja) | 1992-02-13 |
| DE3323277A1 (de) | 1983-12-29 |
| GB2122831B (en) | 1985-11-13 |
| GB2122831A (en) | 1984-01-18 |
| FR2529411A1 (fr) | 1983-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0452645B2 (ja) | ||
| US4647839A (en) | High precision voltage-to-current converter, particularly for low supply voltages | |
| US5587689A (en) | Voltage controlled amplifier with a negative resistance circuit for reducing non-linearity distortion | |
| US4442400A (en) | Voltage-to-current converting circuit | |
| JPH0322723B2 (ja) | ||
| US4357578A (en) | Complementary differential amplifier | |
| EP0156410A1 (en) | Amplifier arrangement | |
| EP0051362B1 (en) | Electronic gain control circuit | |
| JP4674947B2 (ja) | 定電圧出力回路 | |
| JPH04227306A (ja) | 歪み補償付き差動回路 | |
| JPH0478044B2 (ja) | ||
| JPS6154286B2 (ja) | ||
| US5977760A (en) | Bipolar operational transconductance amplifier and output circuit used therefor | |
| JPH04369105A (ja) | 増幅器 | |
| JPS6315766B2 (ja) | ||
| JPH0546792A (ja) | 掛算回路 | |
| JPH0229461Y2 (ja) | ||
| JPS6259926B2 (ja) | ||
| JPH066612Y2 (ja) | 可変利得回路 | |
| JPH05121971A (ja) | 差動増幅器 | |
| JPH0680997B2 (ja) | 掛算回路 | |
| JPH0452646B2 (ja) | ||
| JPH07336161A (ja) | 差動増幅器 | |
| JPH10161760A (ja) | 定電圧発生回路 | |
| JPH07135432A (ja) | 利得可変増幅器 |