JPS6216015Y2 - - Google Patents
Info
- Publication number
- JPS6216015Y2 JPS6216015Y2 JP1979159514U JP15951479U JPS6216015Y2 JP S6216015 Y2 JPS6216015 Y2 JP S6216015Y2 JP 1979159514 U JP1979159514 U JP 1979159514U JP 15951479 U JP15951479 U JP 15951479U JP S6216015 Y2 JPS6216015 Y2 JP S6216015Y2
- Authority
- JP
- Japan
- Prior art keywords
- constant current
- transistor
- current
- transistors
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 9
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
Description
【考案の詳細な説明】
本考案は、差動アンプを用いた利得制御回路に
関し、特に利得を変えたときに出力信号の直流レ
ベルが変動することを防止するようにしたもので
ある。
関し、特に利得を変えたときに出力信号の直流レ
ベルが変動することを防止するようにしたもので
ある。
以下、第１図を参照して本考案の一実施例につ
いて説明する。第１図において、１は入力信号源
を示し、トランジスタ２及び３のベースに対して
逆相の入力信号が加えられる。トランジスタ２，
３のエミツタ共通接続点に２I1なる定電流４が接
続される。トランジスタ２，３の各コレクタがト
ランジスタ５，６のエミツタに夫々接続される。
トランジスタ５，６のベースには、共通に直流電
圧源７が接続され、そのコレクタが電源端子８
（電源電圧＋Vcc）に接続される。これと共に、
トランジスタ２，３のコレクタに一対のトランジ
スタ９，１０のベースが接続される。トランジス
タ９，１０のエミツタには、定電流源１１ａが接
続され、トランジスタ９のコレクタが動作電源端
子１２に接続され、トランジスタ１０のコレクタ
が出力端子１３として導出されると共に、負荷抵
抗ＲLを介して動作電源端子１２に接続される。
定電流源１１による定電流２I2は、利得制御のた
めに可変される。
いて説明する。第１図において、１は入力信号源
を示し、トランジスタ２及び３のベースに対して
逆相の入力信号が加えられる。トランジスタ２，
３のエミツタ共通接続点に２I1なる定電流４が接
続される。トランジスタ２，３の各コレクタがト
ランジスタ５，６のエミツタに夫々接続される。
トランジスタ５，６のベースには、共通に直流電
圧源７が接続され、そのコレクタが電源端子８
（電源電圧＋Vcc）に接続される。これと共に、
トランジスタ２，３のコレクタに一対のトランジ
スタ９，１０のベースが接続される。トランジス
タ９，１０のエミツタには、定電流源１１ａが接
続され、トランジスタ９のコレクタが動作電源端
子１２に接続され、トランジスタ１０のコレクタ
が出力端子１３として導出されると共に、負荷抵
抗ＲLを介して動作電源端子１２に接続される。
定電流源１１による定電流２I2は、利得制御のた
めに可変される。
基本的には、以上の構成によつて利得制御回路
が構成される。つまり、入力信号源１によつてト
ランジスタ２及び３のコレクタに差動的な信号電
流（I1−１／２is）及び（I1＋１／２is）が流れ、これ
がト ランジスタ５，６のベース・エミツタ間PN接合
を流れるときに、トランジスタ９，１０の夫々の
コレクタ電流が（I2＋ｉx）及び（I2−ｉx）に変
化したものと仮定する。このとき、トランジスタ
５，６，９，１０のベース・エミツタ間電圧降下
ＶBE5，ＶBE6，ＶBE9，ＶBE10の夫々は ＶBE9＝ｋＴ／ｑｌo（Ｉ２＋ｉｘ）／Ｉｓ ＶBE10＝ｋＴ／ｑｌo（Ｉ２−ｉｘ）／Ｉｓ となる。但し、Is：逆方向飽和電流、ｑ：電子の
電荷、ｋ：ボルツマン定数、Ｔ：絶対温度 ここで、トランジスタ５，６のベース電位が等
しく、トランジスタ９，１０のエミツタが共通接
続されているので、（ＶBE5＋ＶBE9）＝（ＶBE6＋Ｖ
BE10）の関係が成立する。したがつて となり、出力端子１３に取り出される出力電圧ｖ
pは vo＝Vr−（I2−Ｉ２／２Ｉ１is）ＲL となる。したがつて、定電流２I1を固定してお
き、定電流I2を変えれば、これと比例した振幅の
出力信号を取り出すことができる。ところで、定
電流I2を変えると、出力信号の直流レベル（Vr−
I2RL）も、変化してしまう。これを補償するため
に、本例では、直流レベルの変化を打ち消すよう
な動作電圧を動作電源端子１２に発生させてい
る。
が構成される。つまり、入力信号源１によつてト
ランジスタ２及び３のコレクタに差動的な信号電
流（I1−１／２is）及び（I1＋１／２is）が流れ、これ
がト ランジスタ５，６のベース・エミツタ間PN接合
を流れるときに、トランジスタ９，１０の夫々の
コレクタ電流が（I2＋ｉx）及び（I2−ｉx）に変
化したものと仮定する。このとき、トランジスタ
５，６，９，１０のベース・エミツタ間電圧降下
ＶBE5，ＶBE6，ＶBE9，ＶBE10の夫々は ＶBE9＝ｋＴ／ｑｌo（Ｉ２＋ｉｘ）／Ｉｓ ＶBE10＝ｋＴ／ｑｌo（Ｉ２−ｉｘ）／Ｉｓ となる。但し、Is：逆方向飽和電流、ｑ：電子の
電荷、ｋ：ボルツマン定数、Ｔ：絶対温度 ここで、トランジスタ５，６のベース電位が等
しく、トランジスタ９，１０のエミツタが共通接
続されているので、（ＶBE5＋ＶBE9）＝（ＶBE6＋Ｖ
BE10）の関係が成立する。したがつて となり、出力端子１３に取り出される出力電圧ｖ
pは vo＝Vr−（I2−Ｉ２／２Ｉ１is）ＲL となる。したがつて、定電流２I1を固定してお
き、定電流I2を変えれば、これと比例した振幅の
出力信号を取り出すことができる。ところで、定
電流I2を変えると、出力信号の直流レベル（Vr−
I2RL）も、変化してしまう。これを補償するため
に、本例では、直流レベルの変化を打ち消すよう
な動作電圧を動作電源端子１２に発生させてい
る。
トランジスタ１４のコレクタが電源端子８に接
続され、そのエミツタが動作電源端子１２とされ
ている。このトランジスタ１４のベースが検出抵
抗１５を介してトランジスタ１６のエミツタに接
続されている。トランジスタ１６は、エミツタ抵
抗１７を有するエミツタホロワ形に構成されたも
ので、抵抗１８，１９で電源電圧＋Vccを分割し
た基準電圧Vrがトランジスタ１６のベースに供
給される。この検出抵抗１５及びトランジスタ１
６のエミツタの接続点に定電流源１１ｂが接続さ
れる。定電流源１１ａによるものと等しい定電流
２I2を定電流源１１ｂは流すようにされている。
また、トランジスタ９，１０とエミツタ及びベー
スを共通とするトランジスタ２０，２１が設けら
れ、そのコレクタ共通接続点と電源端子８との間
にダイオード２２が挿入される。このダイオード
２２に生じる電圧降下がトランジスタ２３のベー
ス・エミツタ間に加わる構成（カレントミラー構
成）とされ、トランジスタ２３のコレクタがトラ
ンジスタ１４のベース及び抵抗１５の接続点に接
続される。
続され、そのエミツタが動作電源端子１２とされ
ている。このトランジスタ１４のベースが検出抵
抗１５を介してトランジスタ１６のエミツタに接
続されている。トランジスタ１６は、エミツタ抵
抗１７を有するエミツタホロワ形に構成されたも
ので、抵抗１８，１９で電源電圧＋Vccを分割し
た基準電圧Vrがトランジスタ１６のベースに供
給される。この検出抵抗１５及びトランジスタ１
６のエミツタの接続点に定電流源１１ｂが接続さ
れる。定電流源１１ａによるものと等しい定電流
２I2を定電流源１１ｂは流すようにされている。
また、トランジスタ９，１０とエミツタ及びベー
スを共通とするトランジスタ２０，２１が設けら
れ、そのコレクタ共通接続点と電源端子８との間
にダイオード２２が挿入される。このダイオード
２２に生じる電圧降下がトランジスタ２３のベー
ス・エミツタ間に加わる構成（カレントミラー構
成）とされ、トランジスタ２３のコレクタがトラ
ンジスタ１４のベース及び抵抗１５の接続点に接
続される。
かかる構成において、トランジスタ２０，２１
を流れるコレクタ電流の和２I2がダイオード２２
を通じて流れ、これと等しい電流２I2がトランジ
スタ２３と検出抵抗１５とを介して定電流源１１
ｂに流れ込む。したがつてエミツタ抵抗１７に
は、トランジスタ１６のエミツタ電流以外は、流
れず、トランジスタ１６のベース・エミツタ間電
圧をＶBE16とし、検出抵抗１５の値をR15とすれ
ば、動作電源端子１２に現れる動作電圧Vtは Vt＝Vr−ＶBE16＋2I2R15 となる。ここで、（R15＝ＲＬ／２）と選んでおくと、 Vt＝Vr−ＶBE16＋I2RL となる。つまり、本例における出力信号の直流レ
ベルは、（Vt−I2RL）＝（Vr−ＶBE16）となり、定
電流I2を変えることによつて何等変動しないもの
となる。
を流れるコレクタ電流の和２I2がダイオード２２
を通じて流れ、これと等しい電流２I2がトランジ
スタ２３と検出抵抗１５とを介して定電流源１１
ｂに流れ込む。したがつてエミツタ抵抗１７に
は、トランジスタ１６のエミツタ電流以外は、流
れず、トランジスタ１６のベース・エミツタ間電
圧をＶBE16とし、検出抵抗１５の値をR15とすれ
ば、動作電源端子１２に現れる動作電圧Vtは Vt＝Vr−ＶBE16＋2I2R15 となる。ここで、（R15＝ＲＬ／２）と選んでおくと、 Vt＝Vr−ＶBE16＋I2RL となる。つまり、本例における出力信号の直流レ
ベルは、（Vt−I2RL）＝（Vr−ＶBE16）となり、定
電流I2を変えることによつて何等変動しないもの
となる。
上述のように、本考案に依れば、差動アンプの
定電流源の定電流を変えて利得制御を行なう場合
に、出力信号の直流レベルが変動することを防止
できる。なお、定電流２I2を所定値として定電流
２I1を変えれば、出力信号の直流レベルの変動し
ない利得制御回路を実現することができる。しか
し、（ｒe＝ｋＴ／ｑＩ１）の関係から、利得を大きく
しよ うとしてI1を小さくした場合、トランジスタ９，
１０のエミツタ抵抗ｒeも減少し、そのため信号
電流ｉsも小さくなり、利得を上げにくい欠点が
あり、好ましくない。
定電流源の定電流を変えて利得制御を行なう場合
に、出力信号の直流レベルが変動することを防止
できる。なお、定電流２I2を所定値として定電流
２I1を変えれば、出力信号の直流レベルの変動し
ない利得制御回路を実現することができる。しか
し、（ｒe＝ｋＴ／ｑＩ１）の関係から、利得を大きく
しよ うとしてI1を小さくした場合、トランジスタ９，
１０のエミツタ抵抗ｒeも減少し、そのため信号
電流ｉsも小さくなり、利得を上げにくい欠点が
あり、好ましくない。
第２図は、本考案の他の実施例の要部の接続を
示す。第１図に示す構成と異なる点は、トランジ
スタ２０，２１を接続せずに、トランジスタ１２
のコレクタ電流が定電流源１１ａによる定電流２
I2となることを利用し、ダイオード２２及びトラ
ンジスタ２３からなるカレントミラー回路でこの
定電流２I2を検出抵抗１５に供給するようにした
ものである。この第２図に示す構成によつても、
前述と同様に動作電源端子１２の一定の動作電圧
Vtを発生させることができる。
示す。第１図に示す構成と異なる点は、トランジ
スタ２０，２１を接続せずに、トランジスタ１２
のコレクタ電流が定電流源１１ａによる定電流２
I2となることを利用し、ダイオード２２及びトラ
ンジスタ２３からなるカレントミラー回路でこの
定電流２I2を検出抵抗１５に供給するようにした
ものである。この第２図に示す構成によつても、
前述と同様に動作電源端子１２の一定の動作電圧
Vtを発生させることができる。
なお、基準電圧源としては、エミツタホロワ形
トランジスタを省略した抵抗分割の構成でもよ
い。
トランジスタを省略した抵抗分割の構成でもよ
い。
第１図は本考案の一実施例の接続図、第２図は
本考案の他の実施例の要部の接続図である。 １は入力信号源、４，１１ａ，１１ｂは定電流
源、１２は動作電源端子、１３は出力端子、１５
は検出抵抗である。
本考案の他の実施例の要部の接続図である。 １は入力信号源、４，１１ａ，１１ｂは定電流
源、１２は動作電源端子、１３は出力端子、１５
は検出抵抗である。
Claims (1)
- 一対の差動信号源の負荷として夫々PN接合の
一端が接続され、上記差動信号源と上記PN接合
の接続点が夫々差動アンプを構成する第１及び第
２のトランジスタのベースに接続され、上記PN
接合の他端が共通の固定電位に接続され、上記差
動アンプの定電流源を可変し、上記第１及び第２
のトランジスタの少くとも一方のコレクタから第
１の抵抗値を有する抵抗器を介して利得制御され
た出力信号を得るようにした利得制御回路におい
て、上記可変される定電流と実質的に等しい電流
を上記第１の抵抗値の略半分の抵抗値を有する検
出抵抗に供給し、この検出抵抗と基準電圧源との
間に上記可変される定電流と等しい電流を流す電
流路を設け、上記検出抵抗の電圧降下を上記基準
電圧に加えて上記差動アンプの動作電圧とし、利
得制御された出力信号の直流レベルを一定とする
ようにした利得制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1979159514U JPS6216015Y2 (ja) | 1979-11-16 | 1979-11-16 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1979159514U JPS6216015Y2 (ja) | 1979-11-16 | 1979-11-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5677124U JPS5677124U (ja) | 1981-06-23 |
| JPS6216015Y2 true JPS6216015Y2 (ja) | 1987-04-23 |
Family
ID=29670716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1979159514U Expired JPS6216015Y2 (ja) | 1979-11-16 | 1979-11-16 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6216015Y2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54128654A (en) * | 1978-03-30 | 1979-10-05 | Hitachi Ltd | Intermediate frequency amplifier |
-
1979
- 1979-11-16 JP JP1979159514U patent/JPS6216015Y2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54128654A (en) * | 1978-03-30 | 1979-10-05 | Hitachi Ltd | Intermediate frequency amplifier |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5677124U (ja) | 1981-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6142965B2 (ja) | ||
| JPS61230411A (ja) | 電気回路 | |
| JPS6155288B2 (ja) | ||
| JP2733962B2 (ja) | 利得制御増幅器 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| JPS6216015Y2 (ja) | ||
| JP2778781B2 (ja) | 閾値電圧生成回路 | |
| JPS6154286B2 (ja) | ||
| JPS6343923B2 (ja) | ||
| JPS5914816Y2 (ja) | 定電流回路 | |
| JPS6236337Y2 (ja) | ||
| JPH0145766B2 (ja) | ||
| JPH0513051Y2 (ja) | ||
| JPS6323573B2 (ja) | ||
| JPS6121857Y2 (ja) | ||
| JPS6117622Y2 (ja) | ||
| JPH0330828B2 (ja) | ||
| JPH0434567Y2 (ja) | ||
| JPS6325769Y2 (ja) | ||
| JPH0347010B2 (ja) | ||
| JPH021608Y2 (ja) | ||
| JPH066607Y2 (ja) | 利得制御回路 | |
| KR830001932B1 (ko) | 증폭회로 | |
| JPH0680997B2 (ja) | 掛算回路 |