JPS6323573B2 - - Google Patents
Info
- Publication number
- JPS6323573B2 JPS6323573B2 JP55083969A JP8396980A JPS6323573B2 JP S6323573 B2 JPS6323573 B2 JP S6323573B2 JP 55083969 A JP55083969 A JP 55083969A JP 8396980 A JP8396980 A JP 8396980A JP S6323573 B2 JPS6323573 B2 JP S6323573B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- collector
- base
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は、改良されたバイアス回路に関するも
のである。 従来、この種の回路は第１図に示したように構
成されている。第１図において、トランジスタ１
のコレクタは抵抗器２を介して電源（図示せず）
と接続し、エミツタは抵抗器３を介して接地し、
トランジスタ４のコレクタは電源に、ベースはト
ランジスタ１のコレクタにそれぞれ接続し、トラ
ンジスタ４のエミツタはトランジスタ１のベース
に接続するとともに抵抗器５を介して接地してお
り、出力はトランジスタ４のエミツタから取り出
している。 以上のように構成された従来例の動作原理を以
下説明する。トランジスタ１のベースには基準バ
イアスVaが印加されているので、エミツタの電
圧VE(1)は、ベース、エミツタ間の電圧をVBE(1)と
すると VE(1)＝Va−VBE(1) …(1) となり、コレクタの電圧VC(1)は電源電圧をVCC、
抵抗器２，３の抵抗値をそれぞれR2，R3とする
と VC(1)＝VCC−VE(1)R2／R3 …(2) となる。また基準バイアスVaは、トランジスタ
４のベース、エミツタ間の電圧をVBE(4)とすると Va＝VC(1)−VBE(4) …(3) となる。(1)、(2)、(3)式からVaは Va＝VCC−R2／R3（Va−VBE(1)）−VBE(4) …(4) ここでR2とR3を１：１にすれば(4)式は Va＝１／２VCC＋１／２（VBE(1)−VBE(4)）…(5) となる。よつてこの回路が出力する基準バイアス
VaはVBE(1)＝VBE(4)であれば一定の値1/2VCCとな
る。しかしながらVBE(1)およびVBE(4)は温度変化に
より値がそれぞれ変動するために、基準バイアス
Vaが温度によつて変化する欠点があつた。 本発明は、出力する基準バイアスが、回路を構
成するトランジスタのベース、エミツタ間電圧と
無関係となるように回路を構成することにより、
温度が変化しても基準バイアスが変化しないバイ
アス回路を提供するものである。以下、図面によ
り本発明の実施例を詳細に説明する。 第２図は、本発明の一実施例を示した回路図で
あり、トランジスタはすべてnpn型トランジスタ
である。第２図において、トランジスタ６のベー
スとコレクタは電源（図示せず）に接続し、エミ
ツタは抵抗器７を介してトランジスタ８のコレク
タと接続し、トランジスタ８のエミツタは抵抗器
９を介してトランジスタ１０のコレクタに接続
し、トランジスタ１０のエミツタは接地する。ま
たトランジスタ１１のコレクタは電源と接続し、
エミツタはトランジスタ１２のコレクタと接続
し、ベースはトランジスタ８のコレクタに接続
し、トランジスタ１２のエミツタは接地する。こ
こでトランジスタ１０のコレクタをトランジスタ
１０，１２のベースと接続してカレントミラーを
構成し、トランジスタ８のベースをトランジスタ
１１のエミツタに接続し、その接続点を出力点と
する。次に本実施例の動作原理について説明す
る。先ず、トランジスタ１０，１２のベース電流
の値は等しいのでその値をIBとし、各トランジス
タのエミツタ接地の場合の電流増幅率hFEがすべ
て同一な値ｈであるとして、トランジスタ６，
８，１０，１１，１２のエミツタ電流IE(6)、IE(8)、
IE(10)、IE(11)、IE(12)の値を求める。トランジスタ１
０，１２のベースは接続されているので、そのエ
ミツタ電流は等しく、 IE(10)＝IE(12)＝（ｈ＋１）IB …(6) 次に、トランジスタ８のエミツタ電流IE(8)はトラ
ンジスタ１０のコレクタ電流とトランジスタ１０
および１２のベース電流との和であるから、 IE(8)＝hIB＋2IB＝（ｈ＋２）IB …(7) である。またトランジスタ１１のエミツタ電流
IE(11)は、トランジスタ１２のコレクタ電流とトラ
ンジスタ８のベース電流との和であるから IE(11)＝hIB＋１／ｈ＋１IE(8)＝hIB＋１／ｈ＋１・（
ｈ＋２）IB＝（ｈ＋１＋１／ｈ＋１）IB…(8) である。さらに、トランジスタ６のエミツタ電流
IE(6)はトランジスタ８のコレクタ電流とトランジ
スタ１１のベース電流の和であるから、 IE(6)＝ｈ／ｈ＋１IE(8)＋１／ｈ＋１IE(11)＝ｈ／ｈ＋
１（ｈ＋２）IB＋１／ｈ＋１（ｈ＋１＋１／ｈ＋１）IB
＝（ｈ＋２−１／ｈ＋２＋１／ｈ）IB …(9) である。 ここでｈは非常に大きい値なのでIE(11)とIE(6)は
(8)、(9)式から IE(11)≒（ｈ＋１）IB IE(6)≒（ｈ＋２）IB となり IE(11)≒IE(10) …(10) IE(6)≒IE(8) …(11) となる。次に基準バイアスVaを求める。 先ず、トランジスタ６，８，１０，１１，１２
のベース、エミツタ間電圧をそれぞれVBE(6)、
VBE(8)、VBE(10)、VBE(11)、VBE(12)とし、電源電圧を
VCCとし、抵抗器７，９の値をそれぞれR7、R9と
すると、 Va＝VCC−VBE(11)−VBE(6)−R7IE(6) …(12) Va＝VBE(8)＋VBE(10)＋R9IE(8) …（13） である。(11)、(12)、（13）式より Va＝VCC−VBE(11)−VBE(6)−R7／R9（Va−VBE(8)−VBE(
10)）…（14） となる。R7：R9＝１：１とすると （14）式は、 Va＝１／２VCC−１／２（VBE(11)＋VBE(6)−VBE(8)−VB
E(10)）…（15） となる。ここで、一般にトランジスタのエミツタ
電流IEは飽和電流をIS、電子の電荷をｑ、ボルツ
マン定数をＫ、絶対温度をＴとし、ベース、エミ
ツタ間の電圧をVBEとすると となるので、 VBE＝KT／ｑ・loIE／IS …（16） となる。 （15）式を（16）式を用いて書き換えると Va＝１／２VCC−１／２ KT／ｑ（loIE(11)／IS＋loIE(6
)／IS−loIE(8)／IS−IE(10)／IS） ＝１／２VCC−１／２ KT／ｑloIE(11)IE(6)／IE(10)I
E(8)…（17） となる。（10）、（11）式から IE(11)IE(6)／IE(10)IE(8)＝１ …（18） となる。（18）式を（17）式に代入すると Va＝１／２VCC …（19） となる。 次に、pnp型トランジスタを用いた本発明の一
実施例を第３図に示す。第３図において第２図と
同一符号のものは、同一のものを示しており、１
３，１４，１５，１６，１７はPNP型トランジ
スタである。以上のように構成された本実施例の
動作原理は、第２図に示した実施例の動作原理と
同様であり、トランジスタ１３，１４，１５，１
６，１７は第２図のトランジスタ６，８，１０，
１１，１２にそれぞれ対応している。 以上説明したように、本発明によれば、温度が
変化しても出力する基準バイアスVaが変動しな
いという従来例にない著しい利点がある。
のである。 従来、この種の回路は第１図に示したように構
成されている。第１図において、トランジスタ１
のコレクタは抵抗器２を介して電源（図示せず）
と接続し、エミツタは抵抗器３を介して接地し、
トランジスタ４のコレクタは電源に、ベースはト
ランジスタ１のコレクタにそれぞれ接続し、トラ
ンジスタ４のエミツタはトランジスタ１のベース
に接続するとともに抵抗器５を介して接地してお
り、出力はトランジスタ４のエミツタから取り出
している。 以上のように構成された従来例の動作原理を以
下説明する。トランジスタ１のベースには基準バ
イアスVaが印加されているので、エミツタの電
圧VE(1)は、ベース、エミツタ間の電圧をVBE(1)と
すると VE(1)＝Va−VBE(1) …(1) となり、コレクタの電圧VC(1)は電源電圧をVCC、
抵抗器２，３の抵抗値をそれぞれR2，R3とする
と VC(1)＝VCC−VE(1)R2／R3 …(2) となる。また基準バイアスVaは、トランジスタ
４のベース、エミツタ間の電圧をVBE(4)とすると Va＝VC(1)−VBE(4) …(3) となる。(1)、(2)、(3)式からVaは Va＝VCC−R2／R3（Va−VBE(1)）−VBE(4) …(4) ここでR2とR3を１：１にすれば(4)式は Va＝１／２VCC＋１／２（VBE(1)−VBE(4)）…(5) となる。よつてこの回路が出力する基準バイアス
VaはVBE(1)＝VBE(4)であれば一定の値1/2VCCとな
る。しかしながらVBE(1)およびVBE(4)は温度変化に
より値がそれぞれ変動するために、基準バイアス
Vaが温度によつて変化する欠点があつた。 本発明は、出力する基準バイアスが、回路を構
成するトランジスタのベース、エミツタ間電圧と
無関係となるように回路を構成することにより、
温度が変化しても基準バイアスが変化しないバイ
アス回路を提供するものである。以下、図面によ
り本発明の実施例を詳細に説明する。 第２図は、本発明の一実施例を示した回路図で
あり、トランジスタはすべてnpn型トランジスタ
である。第２図において、トランジスタ６のベー
スとコレクタは電源（図示せず）に接続し、エミ
ツタは抵抗器７を介してトランジスタ８のコレク
タと接続し、トランジスタ８のエミツタは抵抗器
９を介してトランジスタ１０のコレクタに接続
し、トランジスタ１０のエミツタは接地する。ま
たトランジスタ１１のコレクタは電源と接続し、
エミツタはトランジスタ１２のコレクタと接続
し、ベースはトランジスタ８のコレクタに接続
し、トランジスタ１２のエミツタは接地する。こ
こでトランジスタ１０のコレクタをトランジスタ
１０，１２のベースと接続してカレントミラーを
構成し、トランジスタ８のベースをトランジスタ
１１のエミツタに接続し、その接続点を出力点と
する。次に本実施例の動作原理について説明す
る。先ず、トランジスタ１０，１２のベース電流
の値は等しいのでその値をIBとし、各トランジス
タのエミツタ接地の場合の電流増幅率hFEがすべ
て同一な値ｈであるとして、トランジスタ６，
８，１０，１１，１２のエミツタ電流IE(6)、IE(8)、
IE(10)、IE(11)、IE(12)の値を求める。トランジスタ１
０，１２のベースは接続されているので、そのエ
ミツタ電流は等しく、 IE(10)＝IE(12)＝（ｈ＋１）IB …(6) 次に、トランジスタ８のエミツタ電流IE(8)はトラ
ンジスタ１０のコレクタ電流とトランジスタ１０
および１２のベース電流との和であるから、 IE(8)＝hIB＋2IB＝（ｈ＋２）IB …(7) である。またトランジスタ１１のエミツタ電流
IE(11)は、トランジスタ１２のコレクタ電流とトラ
ンジスタ８のベース電流との和であるから IE(11)＝hIB＋１／ｈ＋１IE(8)＝hIB＋１／ｈ＋１・（
ｈ＋２）IB＝（ｈ＋１＋１／ｈ＋１）IB…(8) である。さらに、トランジスタ６のエミツタ電流
IE(6)はトランジスタ８のコレクタ電流とトランジ
スタ１１のベース電流の和であるから、 IE(6)＝ｈ／ｈ＋１IE(8)＋１／ｈ＋１IE(11)＝ｈ／ｈ＋
１（ｈ＋２）IB＋１／ｈ＋１（ｈ＋１＋１／ｈ＋１）IB
＝（ｈ＋２−１／ｈ＋２＋１／ｈ）IB …(9) である。 ここでｈは非常に大きい値なのでIE(11)とIE(6)は
(8)、(9)式から IE(11)≒（ｈ＋１）IB IE(6)≒（ｈ＋２）IB となり IE(11)≒IE(10) …(10) IE(6)≒IE(8) …(11) となる。次に基準バイアスVaを求める。 先ず、トランジスタ６，８，１０，１１，１２
のベース、エミツタ間電圧をそれぞれVBE(6)、
VBE(8)、VBE(10)、VBE(11)、VBE(12)とし、電源電圧を
VCCとし、抵抗器７，９の値をそれぞれR7、R9と
すると、 Va＝VCC−VBE(11)−VBE(6)−R7IE(6) …(12) Va＝VBE(8)＋VBE(10)＋R9IE(8) …（13） である。(11)、(12)、（13）式より Va＝VCC−VBE(11)−VBE(6)−R7／R9（Va−VBE(8)−VBE(
10)）…（14） となる。R7：R9＝１：１とすると （14）式は、 Va＝１／２VCC−１／２（VBE(11)＋VBE(6)−VBE(8)−VB
E(10)）…（15） となる。ここで、一般にトランジスタのエミツタ
電流IEは飽和電流をIS、電子の電荷をｑ、ボルツ
マン定数をＫ、絶対温度をＴとし、ベース、エミ
ツタ間の電圧をVBEとすると となるので、 VBE＝KT／ｑ・loIE／IS …（16） となる。 （15）式を（16）式を用いて書き換えると Va＝１／２VCC−１／２ KT／ｑ（loIE(11)／IS＋loIE(6
)／IS−loIE(8)／IS−IE(10)／IS） ＝１／２VCC−１／２ KT／ｑloIE(11)IE(6)／IE(10)I
E(8)…（17） となる。（10）、（11）式から IE(11)IE(6)／IE(10)IE(8)＝１ …（18） となる。（18）式を（17）式に代入すると Va＝１／２VCC …（19） となる。 次に、pnp型トランジスタを用いた本発明の一
実施例を第３図に示す。第３図において第２図と
同一符号のものは、同一のものを示しており、１
３，１４，１５，１６，１７はPNP型トランジ
スタである。以上のように構成された本実施例の
動作原理は、第２図に示した実施例の動作原理と
同様であり、トランジスタ１３，１４，１５，１
６，１７は第２図のトランジスタ６，８，１０，
１１，１２にそれぞれ対応している。 以上説明したように、本発明によれば、温度が
変化しても出力する基準バイアスVaが変動しな
いという従来例にない著しい利点がある。
第１図は従来のバイアス回路の構成を示す回路
図、第２図および第３図は本発明の実施例を示す
回路図である。 ６，８，１０，１１，１２，１３，１４，１
５，１６，１７……トランジスタ、７，９……抵
抗器。
図、第２図および第３図は本発明の実施例を示す
回路図である。 ６，８，１０，１１，１２，１３，１４，１
５，１６，１７……トランジスタ、７，９……抵
抗器。
Claims (1)
- １ 第１のトランジスタのエミツタと第２のトラ
ンジスタのコレクタとを第１の抵抗器を介して接
続し、第２のトランジスタのエミツタと第３のト
ランジスタのコレクタとを第２の抵抗器を介して
接続した回路と、第４のトランジスタのエミツタ
と第５のトランジスタのコレクタとを接続した回
路とを電源に対して互いに並列接続し、第１のト
ランジスタのコレクタとベースとを互いに接続
し、第２のトランジスタのコレクタを第４のトラ
ンジスタのベースに、第２のトランジスタのベー
スを第４のトランジスタのエミツタにそれぞれ接
続し、第３のトランジスタのコレクタを第３およ
び第５のトランジスタのベースに接続し、前記第
４のトランジスタのエミツタから出力を取り出す
ことを特徴とするバイアス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8396980A JPS5710815A (en) | 1980-06-23 | 1980-06-23 | Biasing circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8396980A JPS5710815A (en) | 1980-06-23 | 1980-06-23 | Biasing circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5710815A JPS5710815A (en) | 1982-01-20 |
| JPS6323573B2 true JPS6323573B2 (ja) | 1988-05-17 |
Family
ID=13817362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8396980A Granted JPS5710815A (en) | 1980-06-23 | 1980-06-23 | Biasing circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5710815A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6052513U (ja) * | 1983-09-12 | 1985-04-13 | 三洋電機株式会社 | 直流安定化回路 |
| JPS6343408A (ja) * | 1986-08-09 | 1988-02-24 | Sanyo Electric Co Ltd | バイアス電圧発生回路 |
| JPH0819828B2 (ja) * | 1988-09-29 | 1996-02-28 | 純一 都築 | コンクリートセグメント |
-
1980
- 1980-06-23 JP JP8396980A patent/JPS5710815A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5710815A (en) | 1982-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05206755A (ja) | 基準電圧発生回路 | |
| JPH0671186B2 (ja) | 対数増幅回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPS6323573B2 (ja) | ||
| JP2778781B2 (ja) | 閾値電圧生成回路 | |
| JPS6357808B2 (ja) | ||
| JPS6230324Y2 (ja) | ||
| JP2897515B2 (ja) | 電圧電流変換回路 | |
| JPH0145766B2 (ja) | ||
| JPH0624298B2 (ja) | 電流増幅回路 | |
| JPS6216015Y2 (ja) | ||
| JP3165738B2 (ja) | 電圧−電流変換回路 | |
| JPS645369Y2 (ja) | ||
| JPH0330828B2 (ja) | ||
| JPH073690Y2 (ja) | 電流ミラー回路 | |
| JP2579932B2 (ja) | ヒステリシスコンパレ−タ | |
| JP2859461B2 (ja) | 温度補償用回路 | |
| JPH0680997B2 (ja) | 掛算回路 | |
| JP3087352B2 (ja) | 非反転増幅器 | |
| JP2805618B2 (ja) | エミッタ結合型非安定マルチバイブレータ | |
| JPH0363847B2 (ja) | ||
| JPH0771005B2 (ja) | Ｄ／ａ変換器 | |
| JPS60238917A (ja) | 定電流回路 | |
| JPH06236219A (ja) | 定電流回路 | |
| JPS62158933U (ja) |