JPS6230324Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は、利得制御回路に使用して好適な差動
アンプの出力回路に関する。

第１図は、従来から知られている利得制御回路
を示す。同図において１及び２は、差動アンプを
構成するトランジスタを示し、トランジスタ１，
２のベースに共通のバイアス電圧源３が接続され
ると共に、入力信号電圧源４が接続され、両トラ
ンジスタのエミツタに抵抗Ｒ_Eを介して共通の定
電流源５が接続され、更にトランジスタ１，２の
コレクタには、共通のバイアス電圧源６がベース
に接続されたトランジスタ７及び８のコレクタ・
エミツタ通路が挿入されている。このトランジス
タ１，２のコレクタに対してやはり差動アンプを
構成するトランジスタ９，１０のベースが接続さ
れ、この両トランジスタのエミツタ共通接続点に
定電流源１１が接続され、一方のトランジスタ１
０のコレクタに負荷抵抗Ｒ_Lが接続されると共
に、出力端子１２が導出される。

かかる従来の利得制御回路は、入力信号電圧を
Ｖ_iとし、出力信号電圧をVoとし、トランジスタ
１，２のエミツタ抵抗をｒ_eとし、定電流源５，
１１による定電流を夫々2I₁及び2I₂とすると、利
得Ｇは、下式で示すものとなる。

Ｇ＝｜Ｖｏ／Ｖｉ｜＝Ｒ_Ｌ／２（Ｒ_Ｅ＋ｒ_ｅ）・Ｉ_２
／Ｉ_１ 上式から明かなように、定電流I₁又はI₂の何れ
か一方を変えることで利得制御を行なうことがで
きる。しかし、定電流I₂を変えると、出力信号の
直流電圧レベルも変化してしまうので、定電流I₁
を変えて利得制御を行なうのが実際的である。と
ころが、（ｒ_e＝ｋＴ／ｑＩ_１）（ｑ：電子の電荷，ｋ
：ボル ツマン定数，Ｔ：絶対温度）であるから、利得を
大きくしようとしてI₁を小さくした場合、エミツ
タ抵抗ｒ_eも減少し、利得を上げにくい欠点があ
る。

このような問題点を解決するものとして第２図
に示す回路構成が提案されている。つまり、トラ
ンジスタ９のコレクタ電流通路中にダイオード１
３を挿入すると共に、トランジスタ１０のコレク
タ電流通路中にPNP形トランジスタ１４のコレク
タ・エミツタ通路を挿入し、トランジスタ９のコ
レクタ及びダイオード１３の接続点をトランジス
タ１４のベースに接続し、トランジスタ１４のコ
レクタより出力電流を取り出すようになされる。
ダイオード１３及びトランジスタ１４は、カレン
トミラー回路を構成し、図示のように、トランジ
スタ９，１０に（I₁−i₂）及び（I₁＋i₂）のコレクタ
電流が夫々流れると（i₁及びi₂は、入力信号によ
る電流変化分を表わしている）、2i₂なる出力電流
が得られる。一方、ダイオード１５及びI₀の定電
流源１６の直列接続が電源端子及び接地間に挿入
され、このダイオード１５の電圧降下がそのベー
ス・エミツタ間に与えられるPNPトランジスタ１
７が設けられ、トランジスタ１７のコレクタに負
荷抵抗Ｒ_Lが接続され、このコレクタから出力端
子１２が導出される。

かかる構成において、ダイオード１５及び定電
流源１６の接続点にカレントミラー回路で取り出
された信号電流2i₂を供給すると、ダイオード１
５を流れる電流が（I₀＋2i₂）に変化し、トランジ
スタ１７のコレクタ電流も（I₀＋2i₂）となる。こ
の第２図に示す回路構成においては、２倍のレベ
ルの出力信号電流が得られるので、前述と同様に
して、利得Ｇは Ｇ＝Ｒ_Ｌ／Ｒ_Ｅ＋ｒ_ｅ・Ｉ_２／Ｉ_１ となる。そして出力端子１２の直流レベルは、定
電流I₁又はI₂と無関係に定電流I₀によつて決めら
れるので、定電流I₂を変えることで良好な利得制
御を行なうことができる。

ところで、実際には、第３図に示すように、ダ
イオード１３及びトランジスタ１４よりなるカレ
ントミラー回路のバランスをとる必要から、抵抗
１８，１９を接続し、同様の意味でダイオード１
５及びトランジスタ１７の夫々に対して抵抗２
０，２１を接続するようにしている。したがつて
出力端子１２に得られる出力電圧ｖ_Oは、抵抗２
１の電圧降下とトランジスタ１７のベース・エミ
ツタ間電圧降下Ｖ_BE17との和だけ電源電圧（＋Ｖ
_CC）から下がつたレベルより上昇することができ
ず、ダイナミツクレンジが狭くなる。また、トラ
ンジスタ１７がPNP形であるため、NPN形トラ
ンジスタに比してコレクタ容量Ｃ_Cが大きくな
り、負荷抵抗Ｒ_Lを大きくすると、周波数特性が
悪化しやすい欠点がある。更に、IC回路化した
ときに、PNP形トランジスタは、NPN形トラン
ジスタに比べて一般にアーリー効果（Early
effect）が大きいので、PNP形トランジスタ１７
を用いるときに、歪が発生しやすい欠点がある。

本考案は、これらの欠点が除去された差動アン
プの出力回路の実現を目的とするものである。

第４図に示すように本考案では、ベースに所定
のバイアス電圧源２２が接続され、エミツタにI₃
なる定電流源２３が接続され、コレクタに負荷抵
抗Ｒ_Lが接続されたベース接地形のトランジスタ
２４を設け、前段のカレントミラー回路のトラン
ジスタ１４のコレクタをトランジスタ２４のエミ
ツタに接続するようにしたものである。バイアス
電圧源２２は、トランジスタ２４のエミツタ電位
即ちトランジスタ１０及び１４のコレクタ共通接
続点の電位を規定しており、このトランジスタ１
０，１４が飽和しないようにバイアス電圧源２２
の大きさが選定されている。

例えばカレントミラー回路から前述と同様に
2i₂なる信号電流が得られたとすると、トランジ
スタ２４のベース電流を無視すれば、トランジス
タ２４のコレクタ電流が（I₃＋2i₂）となる。つま
り、本考案の構成は、基本的には、第２図の回路
構成と同様に２倍のレベルの出力信号電流が得ら
れ、しかもその直流レベルを前段の構成とは独立
に定電流I₃によつて決定できる特徴を備えてい
る。

本考案では、第２図の回路構成と異なり、カレ
ントミラー回路の構成を用いていないので、出力
電圧ｖ_Oの上側のダイナミツクレンジを電源電圧
（＋Ｖ_CCC）まで拡大でき、またPNP形トランジス
タを用いないので、コレクタ容量を比較的小さく
でき、アーリー効果も少なくすることができ、し
たがつて周波数特性が良好で且つ歪の少ない出力
回路を実現することができる。更に、周波数特性
を第２図の回路構成と同様とするときには、抵抗
Ｒ_Lの値をより大きくすることができ、そのため
にバイアス電流を少なくすることができ、消費電
力の低減を図ることができる。

以下、本考案を利得制御回路に適用した一実施
例について第５図を参照して説明する。トランジ
スタ１，２から構成された差動アンプと、その出
力電流が供給されるトランジスタ７，８と、トラ
ンジスタ９，１０からなる差動アンプとによつて
利得制御回路が実現されることは、前述の説明と
同様である。また、トランジスタ９，１０のコレ
クタに接続されたカレントミラー回路には、電流
バランス補正用の抵抗１８，１９が設けられてい
る。このトランジスタ１０のコレクタと出力取出
用のトランジスタ１４のコレクタとの接続点がベ
ース接地形のトランジスタ２４のエミツタに接続
される。トランジスタ２４のエミツタ及び接地間
には、近似的には定電流源とみなせる抵抗２５が
挿入されている。このトランジスタ２４のコレク
タに現れる出力電圧Voがエミツタホロワ形トラ
ンジスタ２６を介して取り出される。

上述の本考案の一実施例の利得Ｇは Ｇ＝Ｒ_Ｌ／Ｒ_Ｅ＋ｒ_ｅ・Ｉ_２／Ｉ_１ となる。

第６図は、本考案の適用された利得制御回路の
他の例を示す。この例では、2I₄の定電流源２７
と、この定電流の供給点及び接地間に挿入された
ダイオード２８，２９の直列接続と、同様の定電
流の供給点及び接地間に挿入されたダイオード３
０及びトランジスタ３１のコレクタ・エミツタ通
路の直列接続とからなり、ダイオード２８，２９
の接続点とトランジスタ３１のベースとを接続す
ると共に、この接続点に信号電流ｉ_Sを供給する
構成によつて差動信号電流（I₄−１／２ｉ_S）及び（I₄ ＋１／２ｉ_S）を発生させ、更に、この差動信号電流が 現れるダイオード２８，３０の出力側をエミツタ
接地形トランジスタ３２，３３のベースに接続
し、このトランジスタ３２，３３の夫々のコレク
タに差動信号電流を発生させている。他の構成
は、第５図と同様である。

かかる第６図の回路構成に依れば、入力信号電
圧ｖ_iが抵抗R₁及び信号源からみた入力インピー
ダンスによつて信号電流ｉ_Sに変換される。そし
てＧは となり、定電流I₄又はI₂の少なくとも一方によつ
て利得を変えることができる。ダイオード２８，
２９，３０及びトランジスタ３１，３２によつて
差動信号電流を発生させているので、差動アンプ
を用いる場合に比して歪が少なく、バイアス回路
を必要としない利点がある。

第７図は、本考案の適用された利得制御回路の
更に他の例を示す。前述の第６図におけるダイオ
ード２９及びトランジスタ３１のエミツタ側を接
地せずに、ダイオード２９と接地間にトランジス
タ３４のコレクタ・エミツタ通路を挿入し、トラ
ンジスタ３１のエミツタ及びトランジスタ３４の
ベースを接続し、この接続点と接地間にダイオー
ド３５を挿入している。かかる構成によつても差
動信号電流を発生することができる。然も、トラ
ンジスタ３１のベースと接地間にトランジスタ３
１とダイオード３５とによる2V_BEの電圧降下を
発生させることができるので、定電流源１１を動
作させることが可能となり、差動アンプのトラン
ジスタ９，１０のベースに対してダイオード２
８，２９の接続点及びトランジスタ３１のコレク
タを夫々直結することができる。この第７図の回
路構成の利得制御動作は、第６図の場合と同様で
ある。

なお、図示せずも第６図におけるダイオード２
９及びトランジスタ３１のエミツタと接地間にバ
イアス電圧源を挿入しても良く、第７図における
ダイオード３５及びトランジスタ３４のエミツタ
と接地間にバイアス電圧源を挿入しても良い。

以上の第５図、第６図及び第７図の夫々に示さ
れる本考案が適用された可変利得制御回路は、ベ
ース接地形のトランジスタ２４を介して出力信号
を取り出すもので、前述したように周波数特性が
良好で且つ歪の少ない利点を有するものである。

【図面の簡単な説明】

第１図は従来の利得制御回路の接続図、第２図
は先に提案されている利得制御回路の接続図、第
３図はその説明に用いる部分的接続図、第４図は
本考案の説明に用いる接続図、第５図は本考案の
一実施例の接続図、第６図は本考案の他の実施例
の接続図、第７図は本考案の更に他の実施例の接
続図である。 ４は入力信号電圧源、５，１１，１６，２３，
２７は定電流源、９，１０は差動アンプを構成す
るトランジスタ、１２は出力端子、１４は出力取
出用のトランジスタ、２４はベース接地形のトラ
ンジスタである。

Claims (1)

【実用新案登録請求の範囲】
1. 差動アンプの一方のトランジスタのコレクタ電
   流通路にダイオード素子を挿入すると共に、その
   他方のトランジスタのコレクタ電流通路に出力取
   出用トランジスタのコレクタ・エミツタ通路を挿
   入し、上記一方のトランジスタのコレクタ及びダ
   イオード素子の接続点と上記出力取出用トランジ
   スタのベースとを接続し、上記他方のトランジス
   タ及び出力取出用トランジスタのコレクタ共通接
   続点をベース接地形トランジスタのエミツタに接
   続し、このベース接地形トランジスタのエミツタ
   に定電流源を接続すると共に、そのベースに所定
   のバイアス電圧源を接続し、上記ベース接地形ト
   ランジスタのコレクタより出力を取り出すように
   した差動アンプの出力回路。