JP2741103B2 - フィルタ回路 - Google Patents
フィルタ回路Info
- Publication number
- JP2741103B2 JP2741103B2 JP26800090A JP26800090A JP2741103B2 JP 2741103 B2 JP2741103 B2 JP 2741103B2 JP 26800090 A JP26800090 A JP 26800090A JP 26800090 A JP26800090 A JP 26800090A JP 2741103 B2 JP2741103 B2 JP 2741103B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- current source
- circuit
- transistor
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は、フィルタ回路に関し、詳しくは、IC化に
適したフィルタ回路のGm変換回路部の改良に関する。
適したフィルタ回路のGm変換回路部の改良に関する。
［従来の技術］ フィルタ回路をIC化する場合、内部に設けられたCR回
路等の抵抗値や容量値の精度があまり取れないためにカ
ットオフ周波数等のばらつきが生じ易く、また、あまり
大きな容量がとれないためにカットオフ周波数の低いも
のが作り難いという問題がある。
路等の抵抗値や容量値の精度があまり取れないためにカ
ットオフ周波数等のばらつきが生じ易く、また、あまり
大きな容量がとれないためにカットオフ周波数の低いも
のが作り難いという問題がある。
この問題を解決するための従来技術の一例として、第
４図に示すようなフィルタ回路がある。同図において、
トランジスタQ1,Q2のエミッタは可変定電流源A1に接続
され、トランジスタQ1のベースが入力端子１に接続され
るとともに、そのコレクタが電源端子３に接続されてい
る。また、トランジスタQ2のコレクタに定電流源A2が接
続されるとともに、このコレクタと接地との間に容量Ｃ
のコンデンサ４が接続されている。
４図に示すようなフィルタ回路がある。同図において、
トランジスタQ1,Q2のエミッタは可変定電流源A1に接続
され、トランジスタQ1のベースが入力端子１に接続され
るとともに、そのコレクタが電源端子３に接続されてい
る。また、トランジスタQ2のコレクタに定電流源A2が接
続されるとともに、このコレクタと接地との間に容量Ｃ
のコンデンサ４が接続されている。
さらに、トランジスタQ2のコレクタがトランジスタQ3
のベースに接続され、このトランジスタQ3のコレクタが
電源端子３に接続され、そのエミッタに定電流源A3が接
続されるとともに、このエミッタがトランジスタQ2のベ
ースと出力端子２とに接続されることで、トランジスタ
Q3が出力段のバッファアンプとなっている。
のベースに接続され、このトランジスタQ3のコレクタが
電源端子３に接続され、そのエミッタに定電流源A3が接
続されるとともに、このエミッタがトランジスタQ2のベ
ースと出力端子２とに接続されることで、トランジスタ
Q3が出力段のバッファアンプとなっている。
この構成において、入力端子１の入力電圧をVin、出
力端子２の出力電圧をVout、入力信号によってトランジ
スタQ1からトランジスタQ2、さらにはコンデンサ４へと
図のように流れる信号電流をｉとする。トランジスタQ1
及びQ2のエミッタ・ベース間電圧とエミッタ電流との関
係において、エミッタ・ベース間電圧をエミッタ電流で
微分した値（微分抵抗）をreとすると、 が成立する。
力端子２の出力電圧をVout、入力信号によってトランジ
スタQ1からトランジスタQ2、さらにはコンデンサ４へと
図のように流れる信号電流をｉとする。トランジスタQ1
及びQ2のエミッタ・ベース間電圧とエミッタ電流との関
係において、エミッタ・ベース間電圧をエミッタ電流で
微分した値（微分抵抗）をreとすると、 が成立する。
また、コンデンサ４に信号電流ｉが流れることによっ
て信号電圧を生じ、この信号電圧がエミッタフォロアの
トランジスタQ3（バッファアンプ）によって出力端子２
に取出されて出力電圧Voutが得られることから、コンデ
ンサ４の信号電圧はVoutである。ここで、信号の角周波
数をωとすると、 が成立する。
て信号電圧を生じ、この信号電圧がエミッタフォロアの
トランジスタQ3（バッファアンプ）によって出力端子２
に取出されて出力電圧Voutが得られることから、コンデ
ンサ４の信号電圧はVoutである。ここで、信号の角周波
数をωとすると、 が成立する。
（１），（２）式よりこの回路の伝達関数Ｈ（ω）を
求めると、 となり、これは、カットオフ周波数ωｃが、 ωｃ＝1/（2C・re） …（４） のローパスフィルタであることを示している。
求めると、 となり、これは、カットオフ周波数ωｃが、 ωｃ＝1/（2C・re） …（４） のローパスフィルタであることを示している。
定電流源A1に流れる電流を2Ieとすると、トランジス
タQ1,Q2のエミッタ電流はIeとなるが、このIeとreとの
間には、 の関係が成り立つ。ここで、ｋはボルツマン定数、Ｔは
絶対温度、ｑは電子の電荷である。
タQ1,Q2のエミッタ電流はIeとなるが、このIeとreとの
間には、 の関係が成り立つ。ここで、ｋはボルツマン定数、Ｔは
絶対温度、ｑは電子の電荷である。
（５）を（３），（４）に代入すると、 となる。したがって、このローパスフィルタは、定電流
源A1に流れる電流2Ieを変えることによって、カットオ
フ周波数ωｃを変化させることができる。
源A1に流れる電流2Ieを変えることによって、カットオ
フ周波数ωｃを変化させることができる。
この回路は、容量Ｃの値にばらつきがあっても定電流
源A1を流れる電流値を変えることでカットオフ周波数ω
ｃの調整が可能であること、容量Ｃの値が小さくても電
流Ieを小さくすることでカットオフ周波数を低くでき、
かつ、容量ＣをIC内に内蔵することができること等か
ら、集積回路のフィルタとして用いることができる。
源A1を流れる電流値を変えることでカットオフ周波数ω
ｃの調整が可能であること、容量Ｃの値が小さくても電
流Ieを小さくすることでカットオフ周波数を低くでき、
かつ、容量ＣをIC内に内蔵することができること等か
ら、集積回路のフィルタとして用いることができる。
［解決しようとする課題］ ところが、このような従来のフィルタ回路では、以下
の様な問題点を生じる。
の様な問題点を生じる。
入力端子１に印加する入力信号は、基本的にトランジ
スタQ1,Q2及び定電流源A1で構成される差動増幅器の差
動入力電圧分しか入力できない。すなわち、第５図に示
す差動入力電圧（Vin−Vout）に対するトランジスタQ1
のエミッタ電流Ie1あるいはトランジスタQ2のエミッタ
電流Ie2の特性から理解できるように、差動入力電圧の
変化に応じてIe1及びIe2が直線的に変化する領域（直線
領域）は、０を中心とした2kT/q（≒52mVp_p）の範囲し
かない。したがって、入力のダイナミックレンジが小さ
いという欠点がある。
スタQ1,Q2及び定電流源A1で構成される差動増幅器の差
動入力電圧分しか入力できない。すなわち、第５図に示
す差動入力電圧（Vin−Vout）に対するトランジスタQ1
のエミッタ電流Ie1あるいはトランジスタQ2のエミッタ
電流Ie2の特性から理解できるように、差動入力電圧の
変化に応じてIe1及びIe2が直線的に変化する領域（直線
領域）は、０を中心とした2kT/q（≒52mVp_p）の範囲し
かない。したがって、入力のダイナミックレンジが小さ
いという欠点がある。
入力信号レベルがこの範囲以上になると、入力と出力
との関係が非線形となり、出力信号に歪みが生じる。ま
た、reの値が変化してカットオフ周波数が低くなった
り、S/N比が悪化するという問題もある。
との関係が非線形となり、出力信号に歪みが生じる。ま
た、reの値が変化してカットオフ周波数が低くなった
り、S/N比が悪化するという問題もある。
これらの欠点を解決するための従来技術としては、第
６図に示すような回路が考えられている。これは、トラ
ンジスタQ1及びQ2と図のＰ点との間にそれぞれｎ個の直
列接続されたダイオードD11〜D1n,D21〜D2nを挿入した
ものであり、これらのダイオードはダイオード接続され
たトランジスタにより形成されている。
６図に示すような回路が考えられている。これは、トラ
ンジスタQ1及びQ2と図のＰ点との間にそれぞれｎ個の直
列接続されたダイオードD11〜D1n,D21〜D2nを挿入した
ものであり、これらのダイオードはダイオード接続され
たトランジスタにより形成されている。
このフィルタ回路では、信号電流ｉの電流路に、２
（ｎ＋１）個の抵抗reが存在することになる。したがっ
て、直線領域となる差動入力電圧の範囲が（ｎ＋１）倍
になり、入力のダイナミックレンジが大きくなる。
（ｎ＋１）個の抵抗reが存在することになる。したがっ
て、直線領域となる差動入力電圧の範囲が（ｎ＋１）倍
になり、入力のダイナミックレンジが大きくなる。
ところが、ダイオード１個当たり0.7［Ｖ］程度の電
圧降下を生じるために、電源電圧Vccが低いと動作点が
低くなり過ぎ、正常に動作しないという問題がある。
圧降下を生じるために、電源電圧Vccが低いと動作点が
低くなり過ぎ、正常に動作しないという問題がある。
この発明は、このような従来技術の問題点を解決する
ものであって、入力のダイナミックレンジを大きくで
き、かつ、動作点を適正な値にすることが可能な、IC化
に適したフィルタ回路を提供することを目的とする。
ものであって、入力のダイナミックレンジを大きくで
き、かつ、動作点を適正な値にすることが可能な、IC化
に適したフィルタ回路を提供することを目的とする。
［課題を解決するための手段］ この目的を達成するための、この発明のフィルタ回路
の特徴は、出力側のトランジスタのコレクタ側に負荷と
して挿入された負荷電流源を有する差動増幅回路が設け
られた可変Gm回路の出力側にコンデンサを接続して微分
動作あるいは積分動作をさせるフィルタ回路において、
その差動増幅回路の電流値Ｉの共通の電流源と同じ電流
値Ｉの電流源をこの電流源に並列にｎ（ただしｎは１以
上の整数）個挿入し、これら電流源の差動増幅トランジ
スタ接続側の隣接する電流源の端子の間に2m（ただしｍ
は１以上の整数）個のダイオードをその中点から隣接す
る電流源に対して順方向になるように直列接続して挿入
した回路であって、その中点に電流値Ｉの電流を流入さ
せる電流源をさらに設け、負荷電流源の電流値が電流気
Ｉの1/2に設定されているものである。
の特徴は、出力側のトランジスタのコレクタ側に負荷と
して挿入された負荷電流源を有する差動増幅回路が設け
られた可変Gm回路の出力側にコンデンサを接続して微分
動作あるいは積分動作をさせるフィルタ回路において、
その差動増幅回路の電流値Ｉの共通の電流源と同じ電流
値Ｉの電流源をこの電流源に並列にｎ（ただしｎは１以
上の整数）個挿入し、これら電流源の差動増幅トランジ
スタ接続側の隣接する電流源の端子の間に2m（ただしｍ
は１以上の整数）個のダイオードをその中点から隣接す
る電流源に対して順方向になるように直列接続して挿入
した回路であって、その中点に電流値Ｉの電流を流入さ
せる電流源をさらに設け、負荷電流源の電流値が電流気
Ｉの1/2に設定されているものである。
［作用］ 以上のような構成を採ることにより差動増幅回路の入
力側から出力側へと信号電流が伝わる経路にダイオード
を挿入しても、ダイオードによる電圧降下は、その電位
が上昇・降下を繰り返すことでキャンセルされるので動
作点の低下が防止できる。そのため、電源電圧の制約を
受けずに等価的にreを直列に何段も重ねた場合と等価な
効果が得られる。したがって、差動増幅回路の電圧電流
変換特性の直線領域の範囲がダイオードの段数倍にな
り、入力のダイナミックレンジをその段数分だけ向上さ
せることができる。
力側から出力側へと信号電流が伝わる経路にダイオード
を挿入しても、ダイオードによる電圧降下は、その電位
が上昇・降下を繰り返すことでキャンセルされるので動
作点の低下が防止できる。そのため、電源電圧の制約を
受けずに等価的にreを直列に何段も重ねた場合と等価な
効果が得られる。したがって、差動増幅回路の電圧電流
変換特性の直線領域の範囲がダイオードの段数倍にな
り、入力のダイナミックレンジをその段数分だけ向上さ
せることができる。
［実施例］ 以下、この発明の一実施例について、図面を参照して
詳細に説明する。
詳細に説明する。
第１図は、この発明を適用したローパスフィルタの一
実施例の回路図である。この回路は、第４図の可変定電
流源A1に並列にA1と同じ電流値Ｉの電流源A4を接続し、
A1とA4との間にダイオード接続のトランジスタにより形
成された２個のダイオードD1とD1′をその中点Ｍからそ
れぞれ電流源A1,A4に対して順方向となるように挿入す
るとともに、中点Ｍに電流値Ｉの電流を流出する電流源
A5を接続したものである。
実施例の回路図である。この回路は、第４図の可変定電
流源A1に並列にA1と同じ電流値Ｉの電流源A4を接続し、
A1とA4との間にダイオード接続のトランジスタにより形
成された２個のダイオードD1とD1′をその中点Ｍからそ
れぞれ電流源A1,A4に対して順方向となるように挿入す
るとともに、中点Ｍに電流値Ｉの電流を流出する電流源
A5を接続したものである。
ここで、ダイオードD1及びD1′は、それぞれ電流源A5
により電圧レベルが引き上げられた中点Ｍと電流源A1及
びA2との間に挿入されているため、従来の回路のような
動作点の低下を生じることがない。
により電圧レベルが引き上げられた中点Ｍと電流源A1及
びA2との間に挿入されているため、従来の回路のような
動作点の低下を生じることがない。
また、これらのダイオードの挿入によって、交流的に
はトランジスタQ1及びQ2のエミッタ間に抵抗値2reの抵
抗が挿入されたものと等価になり、電圧電流変換特性の
うち直線領域となる差動入力レベルの範囲は倍になる。
はトランジスタQ1及びQ2のエミッタ間に抵抗値2reの抵
抗が挿入されたものと等価になり、電圧電流変換特性の
うち直線領域となる差動入力レベルの範囲は倍になる。
なお、電流源A1,A4,A5の電流値Ｉと電流源A2の電流値
I/2とは連動して制御されて、このフィルタ回路のカッ
トオフ周波数が制御される。
I/2とは連動して制御されて、このフィルタ回路のカッ
トオフ周波数が制御される。
第２図は、この発明の他の実施例の回路図である。こ
れは、第１図の実施例において、トランジスタQ2,電流
源A1間、電流源A1,ダイオードD1間、ダイオードD1′，
電流源A4間及びトランジスタQ1,電流源A4間に、それぞ
れ動作点が適正な値となる範囲で、それぞれｍ−１個の
ダイオードを追加挿入したものである。この場合、トラ
ンジスタQ1のエミッタとQ2のエミッタとの間に２（2m−
１）reの抵抗が挿入されたのと等価になり、入力のダイ
ナミックレンジは2m倍になる。
れは、第１図の実施例において、トランジスタQ2,電流
源A1間、電流源A1,ダイオードD1間、ダイオードD1′，
電流源A4間及びトランジスタQ1,電流源A4間に、それぞ
れ動作点が適正な値となる範囲で、それぞれｍ−１個の
ダイオードを追加挿入したものである。この場合、トラ
ンジスタQ1のエミッタとQ2のエミッタとの間に２（2m−
１）reの抵抗が挿入されたのと等価になり、入力のダイ
ナミックレンジは2m倍になる。
第３図は、この発明のさらに他の実施例の回路図であ
る。これは、可変定電流源A1と並列に接続する電流値Ｉ
の電流源の数をｎとし、これらの隣接する電流源の端子
間に2m個のダイオードをその中点から隣接する電流源に
対して順方向になるように挿入し、それらの中点のそれ
ぞれに電流値Ｉの電流を流入させる電流源を接続したも
のである。なお、図の電流源A4nとトランジスタQ1のエ
ミッタ間及び電流源A1とトランジスタQ2のエミッタ間に
は、各電流源に向かって順方向となるようにそれぞれｍ
−１個のダイオードが挿入されていて、ダイオードの挿
入に関しては第２図と同様な回路となっている。
る。これは、可変定電流源A1と並列に接続する電流値Ｉ
の電流源の数をｎとし、これらの隣接する電流源の端子
間に2m個のダイオードをその中点から隣接する電流源に
対して順方向になるように挿入し、それらの中点のそれ
ぞれに電流値Ｉの電流を流入させる電流源を接続したも
のである。なお、図の電流源A4nとトランジスタQ1のエ
ミッタ間及び電流源A1とトランジスタQ2のエミッタ間に
は、各電流源に向かって順方向となるようにそれぞれｍ
−１個のダイオードが挿入されていて、ダイオードの挿
入に関しては第２図と同様な回路となっている。
このとき、信号電流ｉはトランジスタQ1のエミッタか
らQ2のエミッタへと2m（ｎ＋１）−２個のダイオードを
通って流れるので、この間に抵抗値２（mn＋ｍ−１）re
の抵抗が挿入されたものと等価になる。したがって、入
力のダイナミックレンジは、第４図の従来例の場合のｍ
（ｎ＋１）倍になる。
らQ2のエミッタへと2m（ｎ＋１）−２個のダイオードを
通って流れるので、この間に抵抗値２（mn＋ｍ−１）re
の抵抗が挿入されたものと等価になる。したがって、入
力のダイナミックレンジは、第４図の従来例の場合のｍ
（ｎ＋１）倍になる。
また、カットオフ周波数ωｃについては、 ωｃ＝1/2Crem（ｎ＋１） …（８） となる。これと式（４）とを比較すると、同じカットオ
フ周波数のフィルタを作成する場合、この発明に用いる
コンデンサの容量値は、従来技術の1/m（ｎ＋１）で済
むことがわかる。したがって、カットオフ周波数の低い
フィルタであっても容易にIC化することが可能となる。
フ周波数のフィルタを作成する場合、この発明に用いる
コンデンサの容量値は、従来技術の1/m（ｎ＋１）で済
むことがわかる。したがって、カットオフ周波数の低い
フィルタであっても容易にIC化することが可能となる。
以上の説明においては、実施例としてローパスフィル
タを例に説明したが、この発明は可変Gm回路部に特徴を
有するものであり、これを例えばハイパスフィルタ等の
他のフィルタにも利用することができることは勿論であ
る。
タを例に説明したが、この発明は可変Gm回路部に特徴を
有するものであり、これを例えばハイパスフィルタ等の
他のフィルタにも利用することができることは勿論であ
る。
［発明の効果］ 以上の説明から理解できるように、この発明のフィル
タ回路にあっては、ダイオードの順方向電圧降下による
動作点の低下を防ぎ、電源電圧の制約を受けずに等価的
にreを直列に何段も重ねることができるため、差動増幅
回路の電圧電流変換特性の直線領域の範囲が段数倍にな
り、入力のダイナミックレンジを段数分だけ向上させる
ことができる。
タ回路にあっては、ダイオードの順方向電圧降下による
動作点の低下を防ぎ、電源電圧の制約を受けずに等価的
にreを直列に何段も重ねることができるため、差動増幅
回路の電圧電流変換特性の直線領域の範囲が段数倍にな
り、入力のダイナミックレンジを段数分だけ向上させる
ことができる。
その結果、歪みが軽減され、fcのレベルに対する変動
に対してもマージンが採れる。しかも、S/N的にも有利
になる。さらに、reが等価的に大きくなり、同じカット
オフ周波数のフィルタを作る場合、従来よりもコンデン
サの容量値を小さくすることができるため、IC化に適す
る。
に対してもマージンが採れる。しかも、S/N的にも有利
になる。さらに、reが等価的に大きくなり、同じカット
オフ周波数のフィルタを作る場合、従来よりもコンデン
サの容量値を小さくすることができるため、IC化に適す
る。
第１図は、この発明を適用したローパスフィルタの一実
施例の回路図、第２図は、この発明の他の実施例の回路
図、第３図は、この発明のさらに他の実施例の回路図、
第４図は、従来のフィルタ回路の一例を表す回路図、第
５図は、差動入力電圧に対するエミッタ電流Ie1,Ie2の
特性を示す図、第６図は、従来のフィルタ回路の他の一
例を表す回路図である。 １……入力端子、２……出力端子、３……電源端子、 ４……コンデンサ。
施例の回路図、第２図は、この発明の他の実施例の回路
図、第３図は、この発明のさらに他の実施例の回路図、
第４図は、従来のフィルタ回路の一例を表す回路図、第
５図は、差動入力電圧に対するエミッタ電流Ie1,Ie2の
特性を示す図、第６図は、従来のフィルタ回路の他の一
例を表す回路図である。 １……入力端子、２……出力端子、３……電源端子、 ４……コンデンサ。
Claims (1)
- 【請求項１】出力側のトランジスタのコレクタ側に負荷
として挿入された負荷電流源を有する差動増幅回路が設
けられた可変Gm回路の前記出力側にコンデンサを接続し
て微分動作あるいは積分動作をさせるフィルタ回路にお
いて、前記差動増幅回路の電流値Ｉの共通の電流源と同
じ電流値Ｉの電流源をこの電流源に並列にｎ（ただしｎ
は１以上の整数）個挿入し、これら電流源の差動増幅ト
ランジスタ接続側の隣接する前記電流源の端子の間に2m
（ただしｍは１以上の整数）個のダイオードをその中点
から隣接する前記電流源に対して順方向になるように直
列接続して挿入した回路であって、前記中点に前記電流
値Ｉの電流を流入させる電流源をさらに設け、前記負荷
電流源の電流値が電流値Ｉの1/2に設定されていること
を特徴とするフィルタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26800090A JP2741103B2 (ja) | 1990-10-05 | 1990-10-05 | フィルタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26800090A JP2741103B2 (ja) | 1990-10-05 | 1990-10-05 | フィルタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04144411A JPH04144411A (ja) | 1992-05-18 |
| JP2741103B2 true JP2741103B2 (ja) | 1998-04-15 |
Family
ID=17452521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26800090A Expired - Fee Related JP2741103B2 (ja) | 1990-10-05 | 1990-10-05 | フィルタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2741103B2 (ja) |
-
1990
- 1990-10-05 JP JP26800090A patent/JP2741103B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04144411A (ja) | 1992-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5610547A (en) | Logarithmic transformation circuitry for use in semiconductor integrated circuit devices | |
| JPH0834393B2 (ja) | トランスコンダクタンス増幅器 | |
| JPS6155806B2 (ja) | ||
| JP3251759B2 (ja) | 可変利得増幅回路 | |
| JPH0846483A (ja) | キャパシタンス増大用回路配置 | |
| JP2741103B2 (ja) | フィルタ回路 | |
| JPS6230324Y2 (ja) | ||
| JP2901248B2 (ja) | 可変リアクタンス回路 | |
| JP3116544B2 (ja) | 遅延回路 | |
| JP2797322B2 (ja) | 増幅器 | |
| JP3162985B2 (ja) | フィルタ回路 | |
| JP2841563B2 (ja) | 可変インピーダンス回路 | |
| JPS6020641A (ja) | 信号圧縮回路装置 | |
| JP3148469B2 (ja) | フィルタ回路 | |
| JPH031845B2 (ja) | ||
| JPH037161B2 (ja) | ||
| JPH0630425B2 (ja) | 広帯域可変利得増幅回路 | |
| JPH021949Y2 (ja) | ||
| JPH0626291B2 (ja) | 利得制御装置 | |
| JPH07274039A (ja) | 画像信号補正器及び信号変換器 | |
| JP2655443B2 (ja) | 周波数逓倍回路 | |
| JPS5827538Y2 (ja) | コンプリメンタリ・プッシュプル増幅器 | |
| JPH05251995A (ja) | ローパスフィルタ回路 | |
| JPH0817306B2 (ja) | フィルタ回路 | |
| JPH0795665B2 (ja) | 積分回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |