JP2901248B2 - 可変リアクタンス回路 - Google Patents
可変リアクタンス回路Info
- Publication number
- JP2901248B2 JP2901248B2 JP63143021A JP14302188A JP2901248B2 JP 2901248 B2 JP2901248 B2 JP 2901248B2 JP 63143021 A JP63143021 A JP 63143021A JP 14302188 A JP14302188 A JP 14302188A JP 2901248 B2 JP2901248 B2 JP 2901248B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- circuit
- transistors
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Networks Using Active Elements (AREA)
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は可変リアクタンス回路に関するもので、特に
コンデンサやコイル等の基本リアクタンス素子に基き負
の所定値から正の所定値迄変化する等価リアクタンスを
発生させることの出来る可変リアクタンス回路に関する
ものである。
コンデンサやコイル等の基本リアクタンス素子に基き負
の所定値から正の所定値迄変化する等価リアクタンスを
発生させることの出来る可変リアクタンス回路に関する
ものである。
従来、この種の可変リアクタンス回路としては特開昭
59−57515号公報に記載されている可変リアクタンス回
路がある。第４図にその回路を示す。トランジスタ20,2
1,23,24、容量25、抵抗26、電流源22によって構成され
る第１の増幅回路は、正の等価リアクタンスとして動作
し、トランジスタ27,28,30,31、容量32、抵抗33、電流
源29によって構成される第２の増幅回路は負の等価リア
クタンスとして動作し、出力端子OUTには前記第１及び
第２の増幅回路の出力端が接続されている。第１の増幅
回路は、トランジスタ20,トランジスタ21のエミッター
が共通に接続されており、さらにトランジスタ20,トラ
ンジスタ21の共通エミッタに可変電流源22が接続されて
おり、トランジスタ20とトランジスタ21のコレクタにそ
れぞれトランジスタ23とトランジスタ24のコレクタが接
続され、トランジスタ23と24とで第１のカレントミラー
回路が構成されている。また、トランジスタ20のコレク
タ・ベース間にコンデンサ25が接続され、トランジスタ
20及びトランジスタ21のベース間に抵抗26が接続されて
いる。第２増幅回路は、トランジスタ27,トランジスタ2
8のエミッターが共通に接続されており、さらにトラン
ジスタ27,トランジスタ28の共通エミッタに可変電流源2
9が接続されており、トランジスタ27及びトランジスタ2
8のコレクタにそれぞれトランジスタ30とトランジスタ3
1のコレクタが接続され、トランジスタ30と31とで第２
のカレントミラー回路を構成している。トランジスタ27
のコレクタと、トランジスタ28のベースとの間にコンデ
ンサ32が接続され、トランジスタ27及びトランジスタ28
のベース間に抵抗33が接続されている。つまり第１の増
幅回路と第２の増幅回路とでは、逆の帰還がなされてい
る。
59−57515号公報に記載されている可変リアクタンス回
路がある。第４図にその回路を示す。トランジスタ20,2
1,23,24、容量25、抵抗26、電流源22によって構成され
る第１の増幅回路は、正の等価リアクタンスとして動作
し、トランジスタ27,28,30,31、容量32、抵抗33、電流
源29によって構成される第２の増幅回路は負の等価リア
クタンスとして動作し、出力端子OUTには前記第１及び
第２の増幅回路の出力端が接続されている。第１の増幅
回路は、トランジスタ20,トランジスタ21のエミッター
が共通に接続されており、さらにトランジスタ20,トラ
ンジスタ21の共通エミッタに可変電流源22が接続されて
おり、トランジスタ20とトランジスタ21のコレクタにそ
れぞれトランジスタ23とトランジスタ24のコレクタが接
続され、トランジスタ23と24とで第１のカレントミラー
回路が構成されている。また、トランジスタ20のコレク
タ・ベース間にコンデンサ25が接続され、トランジスタ
20及びトランジスタ21のベース間に抵抗26が接続されて
いる。第２増幅回路は、トランジスタ27,トランジスタ2
8のエミッターが共通に接続されており、さらにトラン
ジスタ27,トランジスタ28の共通エミッタに可変電流源2
9が接続されており、トランジスタ27及びトランジスタ2
8のコレクタにそれぞれトランジスタ30とトランジスタ3
1のコレクタが接続され、トランジスタ30と31とで第２
のカレントミラー回路を構成している。トランジスタ27
のコレクタと、トランジスタ28のベースとの間にコンデ
ンサ32が接続され、トランジスタ27及びトランジスタ28
のベース間に抵抗33が接続されている。つまり第１の増
幅回路と第２の増幅回路とでは、逆の帰還がなされてい
る。
いま、第１の増幅回路について可変電流源22に流れる
電流をI1、可変電流源29流れる電流を０、出力端子OUT
の電圧をe0、コンデンサ25に流れる電流をi1とすれば、
前記出力電圧e0と電流i1とは90度の位相差を持つことに
なり、前記出力電圧e0に対し位相が90度ずれた電流i1が
コンデンサ25から抵抗26に流れる。その時トランジスタ
20のベース電圧e1は（１）式 e1＝Ｒ・i1 ……（１） （但し、Ｒは抵抗26の抵抗値） となり、またコンデンサ25に流れる電流i1は、 （但し、Ｃはコンデンサ25の容量値，ωは角周波数） となる。
電流をI1、可変電流源29流れる電流を０、出力端子OUT
の電圧をe0、コンデンサ25に流れる電流をi1とすれば、
前記出力電圧e0と電流i1とは90度の位相差を持つことに
なり、前記出力電圧e0に対し位相が90度ずれた電流i1が
コンデンサ25から抵抗26に流れる。その時トランジスタ
20のベース電圧e1は（１）式 e1＝Ｒ・i1 ……（１） （但し、Ｒは抵抗26の抵抗値） となり、またコンデンサ25に流れる電流i1は、 （但し、Ｃはコンデンサ25の容量値，ωは角周波数） となる。
また出力端子OUTに流入する電流i2は、 i2＝e1・gm＋i1 ……（３） （但し、gmは前記第１の差動の相互コンダクタンス） となりトランジスタ20のコレクタ電流i3（＝e1・gm）が
コンデンサ25に流れる電流i1よりも充分大きい場合は、 i2＝e1・gm ……（３）′ となる。尚トランジスタ20のコレクタ電流i3の位相はコ
ンデンサ25に流れる電流i1の位相に等しい。従って
（１）式及び（２）式及び（３）′式から出力端子OUT
に流入する電流i2は となり、これは出力端子OUTから見た場合、第４図の回
路が第５図に示す如く、抵抗値が1/gmの抵抗35と、容量
36とから成る直列回路に等価変換されることを示してい
る。そして1/gmが十分小さいと仮定すれば第４図の回路
は等価容量がＲ・Ｃ・gmのコンデンサであると見なすこ
とができる。相互コンダクタンスgmは可変電流源22に流
れる電流I1と比例する為、第１の増幅回路における等価
回路は可変電流源22と比例関係となり、可変電流源22の
電流値により０から正の所定値迄変化する等価容量を発
生させることができる。
コンデンサ25に流れる電流i1よりも充分大きい場合は、 i2＝e1・gm ……（３）′ となる。尚トランジスタ20のコレクタ電流i3の位相はコ
ンデンサ25に流れる電流i1の位相に等しい。従って
（１）式及び（２）式及び（３）′式から出力端子OUT
に流入する電流i2は となり、これは出力端子OUTから見た場合、第４図の回
路が第５図に示す如く、抵抗値が1/gmの抵抗35と、容量
36とから成る直列回路に等価変換されることを示してい
る。そして1/gmが十分小さいと仮定すれば第４図の回路
は等価容量がＲ・Ｃ・gmのコンデンサであると見なすこ
とができる。相互コンダクタンスgmは可変電流源22に流
れる電流I1と比例する為、第１の増幅回路における等価
回路は可変電流源22と比例関係となり、可変電流源22の
電流値により０から正の所定値迄変化する等価容量を発
生させることができる。
逆に第２の増幅回路においては、第１の増幅回路とは
逆の帰還がなされているため負の等価容量を発生させる
ことができる。すなわち可変電流源22に流れる電流を
０、可変電流源29に流れる電流をI2、コンデンサ32に流
れる電流をi4とすれば、トランジスタ28のベース電圧e3
は e3＝Ｒ・i4 ……（５） （但し、R:抵抗33の抵抗値） となり、コンデンサ32に流れる電流i4は （但し、C:コンデンサ32の容量値） となる。また出力端子OUTにおける電流i5は i5＝−e3・gm＋i4 ……（７） （但し、gmは前記第２の差動の相互コンダクタンス） となりトランジスタ27のコレクタ電流（−e3・gm）がコ
ンデンサ32に流れる電流i4よりも十分大の場合は i5＝−e3・gm＝−Ｒ・i4・gm ……（７）′ となる。（７）′式からトランジスタ27のコレクタ電流
の位相はコンデンサ32に流れる電流i4の位相と逆相にな
る。よって、 となり、これは出力端子OUTから見た場合、第４図の回
路が、抵抗値が−1/gmの抵抗と、容量が−Ｒ・C.gmのコ
ンデンサから成る直列回路に等価変換されることを示し
ている。そして−1/gmを小と仮定すれば第４図の回路は
等価容量が−Ｒ・Ｃ・gmのコンデンサであると見なすこ
とができる。
逆の帰還がなされているため負の等価容量を発生させる
ことができる。すなわち可変電流源22に流れる電流を
０、可変電流源29に流れる電流をI2、コンデンサ32に流
れる電流をi4とすれば、トランジスタ28のベース電圧e3
は e3＝Ｒ・i4 ……（５） （但し、R:抵抗33の抵抗値） となり、コンデンサ32に流れる電流i4は （但し、C:コンデンサ32の容量値） となる。また出力端子OUTにおける電流i5は i5＝−e3・gm＋i4 ……（７） （但し、gmは前記第２の差動の相互コンダクタンス） となりトランジスタ27のコレクタ電流（−e3・gm）がコ
ンデンサ32に流れる電流i4よりも十分大の場合は i5＝−e3・gm＝−Ｒ・i4・gm ……（７）′ となる。（７）′式からトランジスタ27のコレクタ電流
の位相はコンデンサ32に流れる電流i4の位相と逆相にな
る。よって、 となり、これは出力端子OUTから見た場合、第４図の回
路が、抵抗値が−1/gmの抵抗と、容量が−Ｒ・C.gmのコ
ンデンサから成る直列回路に等価変換されることを示し
ている。そして−1/gmを小と仮定すれば第４図の回路は
等価容量が−Ｒ・Ｃ・gmのコンデンサであると見なすこ
とができる。
相互コンダクタンスgmは可変電流源29に流れる電流と
比例する為、第２の増幅回路における等価容量は可変電
流源29と比例関係となり、可変電流源29の電流値により
０から負の所定値迄変化する等価容量を発生させること
ができる。
比例する為、第２の増幅回路における等価容量は可変電
流源29と比例関係となり、可変電流源29の電流値により
０から負の所定値迄変化する等価容量を発生させること
ができる。
以上のことより可変電流源22と可変電流源29の電流値
を制御すれば、出力端子OUTから見た等価容量の負の容
量成分から正の容量成分まで可変できる。
を制御すれば、出力端子OUTから見た等価容量の負の容
量成分から正の容量成分まで可変できる。
前述した従来の可変リアクタンス回路においては、
（４），（８）式よりわかるように可変リアクタンス範
囲は容量値のみならず、抵抗値，電流値でも決まってし
まう為、希望の可変範囲の設定が困難であり、さらにそ
のバラツキ範囲も容量値のバラツキのみでなく抵抗値，
電流値のバラツキも関係し、大きいものとなってしまう
欠点がある。
（４），（８）式よりわかるように可変リアクタンス範
囲は容量値のみならず、抵抗値，電流値でも決まってし
まう為、希望の可変範囲の設定が困難であり、さらにそ
のバラツキ範囲も容量値のバラツキのみでなく抵抗値，
電流値のバラツキも関係し、大きいものとなってしまう
欠点がある。
本発明の可変リアクタンス回路は、エミッタが共通接
続された第１および第２のトランジスタと、エミッタが
共通接続された第３および第４のトランジスタと、第１
および第２のトランジスタのエミッタにコレクタが接続
された第５のトランジスタと、第３および第４のトラン
ジスタのエミッタにコレクタが接続された第６のトラン
ジスタと、第５のトランジスタのエミッタと第６のトラ
ンジスタのエミッタとの間に接続された容量と、第５の
トランジスタのエミッタに接続された第１の電流源と、
第６のトランジスタのエミッタに接続された第２の電流
源と、第５のトランジスタのベースに接続されたバイア
ス電圧源と、第１および第３のトランジスタのコレクタ
とが接続されて第１の出力端を形成し当該第１の出力端
を制御入力端とする第１のカレントミラー回路と、第２
および第４のトランジスタのコレクタとが接続されて第
２の出力端を形成し当該第２の出力端を制御入力端とす
る第２のカレントミラー回路と、第１および第２のカレ
ントミラー回路の出力電流を入力とする第３のカレント
ミラー回路とを有し、第１のカレントミラー回路の出力
電流を第６のトランジスタのベースおよび出力端子に供
給し、第２および第３のトランジスタのベースに第１の
電圧を印加し、第１および第４のトランジスタのベース
に第２の電圧を印加することを特徴とする。また、出力
端子から見た可変リアクタンス回路の容量を正にすると
きは第１の電圧を第２の電圧より高くし、負にするとき
は第１の電圧を第２の電圧より低くする。
続された第１および第２のトランジスタと、エミッタが
共通接続された第３および第４のトランジスタと、第１
および第２のトランジスタのエミッタにコレクタが接続
された第５のトランジスタと、第３および第４のトラン
ジスタのエミッタにコレクタが接続された第６のトラン
ジスタと、第５のトランジスタのエミッタと第６のトラ
ンジスタのエミッタとの間に接続された容量と、第５の
トランジスタのエミッタに接続された第１の電流源と、
第６のトランジスタのエミッタに接続された第２の電流
源と、第５のトランジスタのベースに接続されたバイア
ス電圧源と、第１および第３のトランジスタのコレクタ
とが接続されて第１の出力端を形成し当該第１の出力端
を制御入力端とする第１のカレントミラー回路と、第２
および第４のトランジスタのコレクタとが接続されて第
２の出力端を形成し当該第２の出力端を制御入力端とす
る第２のカレントミラー回路と、第１および第２のカレ
ントミラー回路の出力電流を入力とする第３のカレント
ミラー回路とを有し、第１のカレントミラー回路の出力
電流を第６のトランジスタのベースおよび出力端子に供
給し、第２および第３のトランジスタのベースに第１の
電圧を印加し、第１および第４のトランジスタのベース
に第２の電圧を印加することを特徴とする。また、出力
端子から見た可変リアクタンス回路の容量を正にすると
きは第１の電圧を第２の電圧より高くし、負にするとき
は第１の電圧を第２の電圧より低くする。
第１図は本発明の一実施例を示す。回路はトランジス
タ1,トランジスタ２との差動回路と、トランジスタ3,ト
ランジスタ４との差動回路と、トランジスタ5,トランジ
スタ６との差動回路により双差動増幅器を構成し、トラ
ンジスタ２と３のベース端と、トランジスタ１と４のベ
ース端にはそれぞれ制御端子10,11が接続されている。
トランジスタ5,トランジスタ６のエミッタ間に容量７を
有し、さらにトランジスタ5,トランジスタ６のエミッタ
にはそれぞれ定電流源8,9が接続されている。双差動増
幅器の出力であるトランジスタ１とトランジスタ３のコ
レクタと、トランジスタ２とトランジスタ４のコレクタ
は共通接続され、さらにカレントミラー構成のトランジ
スタ12,トランジスタ13,カレントミラー構成のトランジ
スタ14,トランジスタ15,カレントミラー構成のトランジ
スタ16,トランジスタ17によりトランジスタ６のベース
に帰還されている。このトランジスタ６のベースが可変
リアクタンス回路の出力端子OUTとなる。
タ1,トランジスタ２との差動回路と、トランジスタ3,ト
ランジスタ４との差動回路と、トランジスタ5,トランジ
スタ６との差動回路により双差動増幅器を構成し、トラ
ンジスタ２と３のベース端と、トランジスタ１と４のベ
ース端にはそれぞれ制御端子10,11が接続されている。
トランジスタ5,トランジスタ６のエミッタ間に容量７を
有し、さらにトランジスタ5,トランジスタ６のエミッタ
にはそれぞれ定電流源8,9が接続されている。双差動増
幅器の出力であるトランジスタ１とトランジスタ３のコ
レクタと、トランジスタ２とトランジスタ４のコレクタ
は共通接続され、さらにカレントミラー構成のトランジ
スタ12,トランジスタ13,カレントミラー構成のトランジ
スタ14,トランジスタ15,カレントミラー構成のトランジ
スタ16,トランジスタ17によりトランジスタ６のベース
に帰還されている。このトランジスタ６のベースが可変
リアクタンス回路の出力端子OUTとなる。
次にこの回路動作を説明する。制御端子10の電位が制
御端子11に比べて高い時、つまりトランジスタ1,トラン
ジスタ４に電流が流れなくなる方向に制御した場合、出
力端子OUTからみた可変リアクタンス回路の等価容量は
正の容量成分となり、トランジスタ1,トランジスタ４の
電流をまったく流さない時が最大制御量となる。その
時、第１図の可変リアクタンス回路動作は第２図の動作
と等価となる。そこで第１図の可変リアクタンス回路の
正の容量成分の最大制御量を第２図により説明する。第
２図において端子OUTからみたインピーダンスZ1は
（９）式となる。
御端子11に比べて高い時、つまりトランジスタ1,トラン
ジスタ４に電流が流れなくなる方向に制御した場合、出
力端子OUTからみた可変リアクタンス回路の等価容量は
正の容量成分となり、トランジスタ1,トランジスタ４の
電流をまったく流さない時が最大制御量となる。その
時、第１図の可変リアクタンス回路動作は第２図の動作
と等価となる。そこで第１図の可変リアクタンス回路の
正の容量成分の最大制御量を第２図により説明する。第
２図において端子OUTからみたインピーダンスZ1は
（９）式となる。
第１図においてはダブルエンド出力をカレントミラー
回路により合成して出力端子OUTに帰還させている為出
力端子OUTのインピーダンスＺはZ1の半分となる。つま
り（10）式となる。
回路により合成して出力端子OUTに帰還させている為出
力端子OUTのインピーダンスＺはZ1の半分となる。つま
り（10）式となる。
（10）式より第１図における可変リアクタンス回路の
正の容量成分は回路容量７の容量値の２倍まで可変する
ことができる。
正の容量成分は回路容量７の容量値の２倍まで可変する
ことができる。
逆に第１図において、制御端子11の電位が制御端子10
に比べて高い時、つまりトランジスタ2,トランジスタ３
に電流が流れなくなる方向に制御した場合、出力端子OU
Tからみた可変リアクタンス回路のインピーダンスは負
の容量成分となりトランジスタ2,トランジスタ３に電流
をまったく流さない時が最大制御量となる。その時、第
１図の可変リアクタンス回路動作は第３図の動作と等価
となる。そこで第１図の可変リアクタンス回路の負の容
量成分の最大制御量を第３図により説明する。
に比べて高い時、つまりトランジスタ2,トランジスタ３
に電流が流れなくなる方向に制御した場合、出力端子OU
Tからみた可変リアクタンス回路のインピーダンスは負
の容量成分となりトランジスタ2,トランジスタ３に電流
をまったく流さない時が最大制御量となる。その時、第
１図の可変リアクタンス回路動作は第３図の動作と等価
となる。そこで第１図の可変リアクタンス回路の負の容
量成分の最大制御量を第３図により説明する。
第３図において端子OUTからみたインピーダンスZ2は
（11）式となる。
（11）式となる。
第１図においては、ダブルエンド出力をカレントミラ
ー回路により合成して出力端子OUTに帰還させている
為、出力端子OUTのインピーダンスＺはZ2の半分とな
る。つまり、 となる。
ー回路により合成して出力端子OUTに帰還させている
為、出力端子OUTのインピーダンスＺはZ2の半分とな
る。つまり、 となる。
（12）式より第１図における可変リアクタンス回路の
負の容量成分は、回路容量７の容量値の２倍まで可変す
ることができる。
負の容量成分は、回路容量７の容量値の２倍まで可変す
ることができる。
以上のことより第１図において制御端子10,11の電位
差を制御することにより出力端子OUTの容量成分を−2C
≦（出力端子OUTの容量成分）≦2Cまで可変することが
できる。
差を制御することにより出力端子OUTの容量成分を−2C
≦（出力端子OUTの容量成分）≦2Cまで可変することが
できる。
以上説明したように本発明の可変リアクタンス回路
は、可変範囲が容量のみで設定できる為希望の可変範囲
を容易に設定できる。さらにバラツキを考えた場合、容
量のみがバラツキ要因となり他の素子のバラツキによる
影響を抑えることができる。
は、可変範囲が容量のみで設定できる為希望の可変範囲
を容易に設定できる。さらにバラツキを考えた場合、容
量のみがバラツキ要因となり他の素子のバラツキによる
影響を抑えることができる。
第１図は本発明の一実施例を示す可変リアクタンス回
路、第２図は第１図に示した可変リアクタンス回路の正
の容量成分の等価回路、第３図は第１図に示した可変リ
アクタンス回路の負の容量成分の等価回路、第４図は従
来の可変リアクタンス回路、第５図は第４図に示した可
変リアクタンス回路の等価回路である。 １〜6,20,21,27,28……差動増幅器用トランジスタ、7,2
5,32……容量、8,9……定電流源、10,11……制御端子、
12〜17,23,24,30,31……カレントミラー回路用トランジ
スタ、18,34……定電圧源、22,29……可変電流源、26,3
3……抵抗、35……等価抵抗、36……等価容量。
路、第２図は第１図に示した可変リアクタンス回路の正
の容量成分の等価回路、第３図は第１図に示した可変リ
アクタンス回路の負の容量成分の等価回路、第４図は従
来の可変リアクタンス回路、第５図は第４図に示した可
変リアクタンス回路の等価回路である。 １〜6,20,21,27,28……差動増幅器用トランジスタ、7,2
5,32……容量、8,9……定電流源、10,11……制御端子、
12〜17,23,24,30,31……カレントミラー回路用トランジ
スタ、18,34……定電圧源、22,29……可変電流源、26,3
3……抵抗、35……等価抵抗、36……等価容量。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H03F 3/45 H03F 3/343 H03H 11/48 H03G 3/10
Claims (2)
- 【請求項１】エミッタが共通接続された第１および第２
のトランジスタと、エミッタが共通接続された第３およ
び第４のトランジスタと、前記第１および第２のトラン
ジスタのエミッタにコレクタが接続された第５のトラン
ジスタと、前記第３および第４のトランジスタのエミッ
タにコレクタが接続された第６のトランジスタと、前記
第５のトランジスタのエミッタと前記第６のトランジス
タのエミッタとの間に接続された容量と、前記第５のト
ランジスタのエミッタに接続された第１の電流源と、前
記第６のトランジスタのエミッタに接続された第２の電
流源と、前記第５のトランジスタのベースに接続された
バイアス電圧源と、前記第１および第３のトランジスタ
のコレクタとが接続されて第１の出力端を形成し当該第
１の出力端を制御入力端とする第１のカレントミラー回
路と、前記第２および第４のトランジスタのコレクタと
が接続されて第２の出力端を形成し当該第２の出力端を
制御入力端とする第２のカレントミラー回路と、前記第
１および第２のカレントミラー回路の出力電流を入力と
する第３のカレントミラー回路とを有し、 前記第１のカレントミラー回路の出力電流を前記第６の
トランジスタのベースおよび出力端子に供給し、前記第
２および第３のトランジスタのベースに第１の電圧を印
加し、前記第１および第４のトランジスタのベースに第
２の電圧を印加することを特徴とする可変リアクタンス
回路。 - 【請求項２】前記出力端子から見た可変リアクタンス回
路の容量を正にするときは前記第１の電圧を前記第２の
電圧より高くし、前記出力端子から見た可変リアクタン
ス回路の容量を負にするときは前記第１の電圧を前記第
２の電圧より低くすることを特徴とする請求項１記載の
可変リアクタンス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63143021A JP2901248B2 (ja) | 1988-06-09 | 1988-06-09 | 可変リアクタンス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63143021A JP2901248B2 (ja) | 1988-06-09 | 1988-06-09 | 可変リアクタンス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01311610A JPH01311610A (ja) | 1989-12-15 |
| JP2901248B2 true JP2901248B2 (ja) | 1999-06-07 |
Family
ID=15329079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63143021A Expired - Fee Related JP2901248B2 (ja) | 1988-06-09 | 1988-06-09 | 可変リアクタンス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2901248B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69127918T2 (de) * | 1990-03-30 | 1998-04-02 | Fujitsu Ltd | Signalverstärkerschaltung und Halbleiterspeicher diese verwendend |
-
1988
- 1988-06-09 JP JP63143021A patent/JP2901248B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01311610A (ja) | 1989-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0834393B2 (ja) | トランスコンダクタンス増幅器 | |
| JPS6155806B2 (ja) | ||
| JPH09501798A (ja) | 電荷移送装置 | |
| US6246289B1 (en) | Variable-gain multistage amplifier with broad bandwidth and reduced phase variations | |
| EP0561099B1 (en) | Circuit device for suppressing the dependence from temperature and production process variables of the transconductance of a differential transconductor stage | |
| JPH0714135B2 (ja) | フィルタ回路 | |
| JPS6039220A (ja) | 電流安定化回路 | |
| JPH01161904A (ja) | 移相発振器 | |
| JP2677635B2 (ja) | 増幅装置 | |
| JP3404209B2 (ja) | トランスインピーダンス増幅器回路 | |
| US4748422A (en) | Amplifier circuit suitable for use as an active filter circuit | |
| EP0828344A2 (en) | Integrated circuit and method for generating a transimpedance function | |
| JPH0648775B2 (ja) | リープフロッグ・フィルタ | |
| JP2901248B2 (ja) | 可変リアクタンス回路 | |
| JPS6012331Y2 (ja) | ２個のトランジスタを具える増幅回路 | |
| JP2619858B2 (ja) | 折線近似型関数発生回路 | |
| JP2653474B2 (ja) | アクティブフィルター回路 | |
| JPH0722247B2 (ja) | 帰還増幅器 | |
| JPS60239108A (ja) | 改良形相互コンダクタンス増幅器 | |
| JPH0527282B2 (ja) | ||
| JP2841563B2 (ja) | 可変インピーダンス回路 | |
| JPH0821831B2 (ja) | 積分回路 | |
| JP2991727B2 (ja) | アクティブフィルタ回路 | |
| JPH0233387Y2 (ja) | ||
| JPH0738556B2 (ja) | 積分回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |