JPH0834393B2 - トランスコンダクタンス増幅器 - Google Patents

Description

【発明の詳細な説明】 本発明は、エミッタ領域e₀をそれぞれ有する２個のト
ランジスタT₀を具え、そのベースが入力電圧を供給され
る入力端子を構成し、かつそのエミッタを電流源に接続
し、更に、出力電流のための少なくとも第１出力端子を
具えるトランスコンダクタンス増幅器に関する。

かかるトランスコンダクタンス増幅器は略してトラン
スコンダクタと呼ばれ、汎用の用途に好適であり、特に
フィルタ回路、乗算器及び発振器において使用するのに
好適である。

トランスコンダクタンス増幅器は、出力電流及び入力
電流間の比例係数がトランスコンダクタンスによって与
えられる電圧制御電流源である。最も簡単なトランスコ
ンダクタンス増幅器は差動増幅器であり、これにおいて
はベース間に供給された電圧が位相反対の２つのコレク
タ信号電流に変換される。差動増幅器においてはこれら
信号電流は小さい範囲においてしか入力電圧の線形関数
として増大しないので、トランスコンダクタンスは入力
電圧の極めて小さい範囲にわたってのみ一定となるに過
ぎない。プロシーディングス・イー・シー・シー・ティ
ー・ディ（Proceedings ECCTD）'83,September 1983,第
107〜110頁における論文“バイポーラー・インテグレー
ション・オブ・アナログ・ジャイレータ・アンド・ラゲ
ール・タイプ・フィルターズ（トランスコンダクタンス
ーキャパシタ・フィルターズ）（Bipolar Integration
of analog gyrator and laguerre type filters（trans
conductor-capacitor filters）”には２つの並列接続
差動増幅器を具え、各増幅器のトランジスタが異なるエ
ミッタ領域を有し、異なるエミッタ領域を有する２つの
トランジスタのベース及びコレクタを互いに接続するよ
うにした線形化トランスコンダクタンス増幅器が記載さ
れている。トランジスタのエミッタ領域間の比を適当に
選定した場合には、このトランスコンダクタンス増幅器
の線形性の範囲は単一の差動増幅器の線形範囲の約５倍
になる。更に、この既知のトランスコンダクタンス増幅
器は、出力電圧が特定の範囲にわたり入力電圧の二乗法
則関数として増大する二乗法則トランスコンダクタンス
増幅器を構成するよう接続配置することができる。この
場合ベースを互いに接続れさたトランジスタのコレクタ
は互いに結合せず、他方の差動増幅器の対応トランジス
タのコレクタに交さ結合する。

本発明の目的は有用な出力電圧範囲を遥かに大きくし
た線形及び二乗法則トランスコンダクタンス増幅器の双
方を実現可能ならしめるトランスコンダクタンス増幅器
を提供するにある。かかる目的を達成するため本発明の
トランスコンダクタンス増幅器は、抵抗値W_k（但しｋ＝
0,---,N）を有する2N＋１のインピーダンスR₀,---,
R_N-1，R_N，R_N-1,----,R₀の直列回路を前記２個のトラン
ジスタのベース間に配設し、これら2N＋１の抵抗間の2N
の共通接続点a₁,---,a_N，a_N,---,a₁をエミッタ領域e
_k（但しｋ＝1,---,N）を有する2NのトランジスタT₁,--
-,T_N，T_N,----,T₁のベースに接続するよう構成したこと
を特徴とする。本発明のトランスコンダクタンス増幅器
では、トランジスタのエミッタ領域間の比及び抵抗値間
の比を適切に選定することにより、Ｎの任意の値に対し
既知のトランスコンダクタンス増幅器の出力電圧範囲の
少なくとも２倍の出力電圧範囲を得ることができる。

トランジスタT₀及びT₁,---,T_N，T_N,----,T₁のコレク
タが接続される態様は、当該回路を、出力電流が入力電
圧の線形関数として増大する線形トランスコンダクタン
ス増幅器として使用する必要があるか、又は出力電流が
入力電圧の二乗法則関数として増大する二乗法則トラン
スコンダクタンス増幅器として使用する必要があるかど
うかに依存する。線形トランスコンダクタンス増幅器の
場合には、トランスコンダクタンス増幅器のAB級及びＡ
級動作を区別する必要がある。ここでAB級トランスコン
ダクタンス増幅器とはそのバイアス電流が、入力電圧V_i
が増大するに従って増大するトランスコンダクタンス増
幅器を意味し、Ａ級トランスコンダクタンス増幅器とは
そのバイアス電流が入力電圧V_iには左右されないトラン
スコンダクタンス増幅器を意味する。

本発明によるAB級線形トランスコンダクタンス増幅器
は、トランジスタT₁,---,T_N，T_N,----,T₁のコレクタを
電源端子に接続し、かつトランジスタT₀のコレクタがト
ランスコンダクタンス増幅器の出力端子を構成すること
を特徴とする。その場合トランジスタT₀のコレクタ電流
間の差は、特定範囲にわたり入力電圧の線形関数として
増大する。トランスコンダクタンス増幅器のAB級動作の
結果バイアス電流は低い入力電圧に対して比較的小さく
なる。その結果、低い入力電圧における雑音成分及び直
流オフセットが小さくなる。

なおＮ＝１及び抵抗値W₁＝０に対するかかるAB級トラ
ンスコンダクタンス増幅器の構成はヨーロッパ特許出願
第0157447号の第１図に記載された差動増幅器に若干類
似したものとなる。この差動増幅器においては入力電圧
が増大するとバイアス電流も増大するが、これは線形範
囲の増大を目的としたものではなく、スルーレート即ち
容量性負荷の場合においてこの差動増幅器の出力信号が
変化できる最大速度の増大を目的としたものである。更
に、この差動増幅器は、本発明のトランスコンダクタン
ス増幅器とは異なり、エミッタをバイアス電流源に直接
接続せず抵抗を介して接続する負帰還差動増幅器であ
る。本発明のトランスコンダクタンス増幅器はバイアス
電流の広い範囲にわたり線形性を維持し、一方、スルー
レートを増大するための回路はこの回路の設計値の周り
の小さい電流範囲において作動するに過ぎない。

本発明によるＡ級線形トランスコンダクタンス増幅器
は、トランジスタT₁,---,T_N，T_N,----,T₁が２個の並列
接続トランジスタを具え、一方の並列接続トランジスタ
のコレクタを一方のトランジスタT₀に接続し、かつ他方
の並列接続トランジスタのコレクタを他方トランジスタ
T₀に接続し、一方のトランジスタT₀のコレクタがトラン
スコンダクタンス増幅器の第１出力端子を構成すること
を特徴とする。その場合トランジスタT₀の各コレクタに
おける出力電流は特定範囲にわたり入力電圧の線形関数
として変化するので、これら各コレクタはトランスコン
ダクタンス増幅器の出力端を構成することができる。

本発明による二乗法則トランスコンダクタンス増幅器
は、トランジスタT₁,---,T_N，T_N,----,T₁のコレクタを
トランスコンダクタンス増幅器の第１出力端子に接続す
ることを特徴とする。その場合第１出力端子における出
力電流は特定範囲にわたり入力電圧の二乗法則関数とし
て減少する。本発明の他の実施例においては、トランジ
スタT₀のコレクタを互いに接続した場合、これらコレク
タによりトランスコンダクタンス増幅器の第２出力端子
を構成することができ、その理由はこの場合この第２出
力端子における電流が入力電圧の二乗法則関数として増
大するからである。

次に図面につき本発明の実施例を説明する。

第１図は本発明のAB級線形トランスコンダクタンス増
幅器の回路図を示す。本例のトランスコンダクタンス増
幅器は第１電源端子１及び第２電源端子２の間に２個の
トランジスタT₀₁及びT₀₂を具え、そのベース３及び４は
入力電圧V_iを印加するための入力端子を構成し、かつそ
のエミッタは電流Ｉを供給できる電流源６の出力端子５
に接続する。ベース３及び４の間に抵抗値W_k（但しｋ＝
0,1,---N）を有する2N＋１個の抵抗R₀，R₁,---,R_N-1，R
_N，R_N-1,---,R₁，R₀を具える分圧器を配設する。2N個の
共通接続点a₁,---,a_N，a_N,---,a₁をエミッタ領域e_k（但
しｋ＝1,---,N）を有するトランジスタT₁,---,T_N，T_N,-
--T₁のベースに接続する。これら2N個のトランジスタの
エミッタは電流源６の出力端子５に接続する。トランジ
スタT₀₁及びT₀₂のコレクタはトランスコンダクタンス増
幅器の出力端子７及び８を構成し、一方、トランジスタ
T₁,---,T_N，T_N,---T₁のコレクタは正電源端子１に接続
する。零入力状態ではトランジスタT₁,---,T_N，T_N,---T
₁に電流源６からの電流Ｉの一部が流れるので、トラン
ジスタT₀₁及びT₀₂を流れるバイアス電流は電流Ｉの僅か
な部分に過ぎない。入力電圧V_iが増大するとトランジス
タT₁,---,T_N，T_N,---T₁を流れる電流Ｉの部分が増大す
るのでトランジスタT₀₁及びT₀₂の一方を流れるバイアス
電流が増大する。入力電圧と共に増大するかかるバイア
ス電流の利点は、小さい入力電圧V_iに対して一定バイア
ス電流の場合におけるより雑音が小さくかつオフセット
が小さいことである。各値Ｎに対しトランジスタT₀₁，T
₁,---,T_N，T_N,---,T₁，T₀₂のエミッタ領域e_k（但しｋ＝
0,---,N）の間の比、及び抵抗R₀,---,R_N-1,,R_N，R_N-1,-
--,R₀の抵抗値W_k（ｋ＝0,---,N）の間の比を適切に選定
して、トランジスタT₀₁及びT₀₂のコレクタ電流の間の差
が極めて広い範囲にわたり入力電圧に対し線形関係を有
するようにすることができる。これはAB級線形トランス
コンダクタンス増幅器の数例につき後で説明する。トラ
ンジスタT₀₁及びT₀₂のコレクタ電流間の差は任意の構成
のディファレンシャル‐ツー‐シングル‐エンデッド・
コンバータ９によって得ることができる。このコンバー
タ９は、例えば、電流ミラーを具えることができ、その
最も簡単なものを図面に示してあり、これはダイオード
接続PNPトランジスタT_Q1と、これに並列接続したPNPト
ランジスタT_Q2とを具えている。従ってトランジスタT₀₁
及びT₀₂のコレクタ電流の差電流を出力端子８から導出
することができる。

第２図は本発明のＡ級線形トランスコンダクタンス増
幅器の回路図を示す。第１図におけると同一要素は同一
記号で示す。本例では第１図における各トランジスタ
T₁,---,T_N，T_N,---,T₁を２個の並列接続した同一トラン
ジスタT_KA及びT_KB（但しｋ＝1,---,N）として構成し、
すべてのトランジスタT_KAのコレクタをトランジスタT₀₁
のコレクタに接続し、かかるすべてのトランジスタT_KB
のコレクタをトランジスタT₀₂のコレクタに接続する。
かかるコレクタ接続の結果、出力端子７及び８における
電流の直流分が入力電圧V_iに左右されなくなり、これは
回路がＡ級で作動することを意味する。トランジスタ
T₀，T₁,---,T_N，T_N,---,T₁，T₀のエミッタ領域e_k（但し
ｋ＝0,---,N）間の比、及び抵抗R₀,---,R_Nの抵抗値W
_k（但しｋ＝0,---,N）間の比は第１図の回路におけると
同一態様において選定することができる。その場合出力
端子７における電流は入力電圧V_iの線形関数として増大
し、かつ出力端子８における電流は入力電圧V_iの線形関
数として減少する。これを好適例につき詳細に説明す
る。出力端子７及び８の双方を回路の出力端子として直
接使用できるという利点を有する。これにより本例回路
は高周波での作動に好適となり、その理由は一般に高周
波特性の十分でないPNPトランジスタを具えるディファ
レンシャル‐ツー‐シングル‐エンデッド・コンバータ
を使用する必要がないからである。図面において出力電
流は出力端子７に生ずる。出力端子８は第１電源端子１
に接続する。しかし代案として、出力端子７及び８にお
ける電流間の差を回路の出力電流として使用することも
でき、この電流差は同じくディファレンシャル‐ツー‐
シングル‐エンデッド・コンバータによって得ることが
できる。

第３図は本発明の二乗法則トランスコンダクタンス増
幅器の回路図を示す。第１図におけると同一要素は同一
記号で示す。本例ではトランジスタT₀₁及びT₀₂のコレク
タを出力端子７に接続し、かつトランジスタT₁,---,
T_N，T_N,---,T₁のコレクタを出力端子８に接続する。Ｎ
の任意の値に対しトランジスタT₀₁、T₁,---,T_N，T_N,--
-,T₁，T₀₂のエミッタ領域e_k（但しｋ＝0,---,N）間の
比、及び抵抗R₀,---,R_N-1，R_N，R_N-1,---,R₀の抵抗値W_k
（ｋ＝0,---,N）間の比を適切に選定して、各出力端子
７及び８における電流が極めて広い範囲にわたり入力電
圧V_iに対して二乗法則関係を有するようにすることがで
きる。出力端子７及び出力端子８は双方共、回路の出力
端子として使用することができ、回路の出力端子として
使用されない方の出力端子は、例えば、電源正端子１に
接続する。しかし代案として出力端子７及び８における
電流間の差を回路の出力電流として使用することもで
き、この電流差は同じくディファレンシャル‐ツー‐シ
ングル‐エンデッド・コンバータによって得ることがで
きる。

第4a図は本発明によるAB級線形トランスコンダクタン
ス増幅器の最も簡単な実施例を第１実施例として示す。
本例は、第１図において、Ｎ＝１とし、抵抗R₁が抵抗値
W₁＝０を有し、かつ２個の共通接続点a₁を共通にして１
個の共通接続点を形成した回路に対応する。トランジス
タT₀₁及びT₀₂のベース３及び４間に、２個の抵抗R₀を具
える分圧器を配設し、これら抵抗の共通接続点を、それ
ぞれエミッタ領域e₁を有する２個のトランジスタT₁に接
続する。本例においてはこれらトランジスタを適切に共
通構成として、第4b図に示す如く、エミッタ領域2e₁を
有する単一トランジスタを形成するようにする。トラン
ジスタT₀₁，T₁及びT₀₂のコレクタ電流がI₁，I₂及びI₃で
ある場合、第4b図に示した回路に対し次の関係式 I₁＋I₂＋I₃＝Ｉ（１） が成立つ。入力電圧がV_iである場合、抵抗R₀による分圧
の結果、トランジスタT₀₁及びT₁のベース間並びにトラ
ンジスタT₁及びT₀₂のベース間に電圧V_i/2が生ずる。ト
ランジスタT₁とT₀₁又はT₀₂とのエミッタ領域の比が2
e₁：e₀＝n:1である場合、トランジスタのコレクタ電流
及びベース・エミッタ電圧間の周知の指数関数関係から となる。

とすれば式（１）及び（２）から 及び となり、式（３）及び（４）からトランジスタT₀₁及びT
₀₂のコレクタ電流間の差は となる。指数関数を級数展開すると となり、これは、 に変形することができる。

即ちｎ＝４に対してこの式は最大直線性を呈する。従っ
て、トランジスタT₀₁及びT₀₂のエミッタ領域の大きさの
４倍であるトランジスタT₁のエミッタ領域に対しては、
トランジスタT₀₁及びT₀₂のコレクタ電流間の差は極めて
広い範囲にわたり入力電圧V_iの線形関数として変化す
る。線形の範囲においては次の近似式 が成立ち、これからトランスコンダクタンスＧ＝（I1-I
3）／V_iは電流源６からの電流Ｉに正比例するので、ト
ランスコンダクタンスは電流Ｉを変えることにより変化
させることができる。これにより当該回路はフィルタ装
置において可変抵抗（Ｒ＝1/G）として使用するのに特
に好適となり、これを用いてRC時定数の大きさを変える
ことができる。

エミッタ領域間の比2e₁：e₀＝4:1に対してはトランジ
スタT₁には小さい入力電圧V_iにつき電流源６からの電流
Ｉの2/3が流れるので、有効バイアス電流はI/3に等しく
なる。入力電圧が増大するとこのバアイス電流が増大
し、これは、低い入力電圧に対しては本例が既知のトラ
ンスコンダクタンス増幅器に比べ雑音レベルが低くなり
かつ直流オフセットが小さくなるという利点を有する。

第５図は本発明によるAB級線形トランスコンダクタン
ス増幅器の第２実施例を示し、第4a図におけると同一要
素は同一記号を示す。本例は第１図の回路において、Ｎ
＝１としかつ抵抗R₁が抵抗値W₁≠０を有する場合に対応
する。第4a図に示した回路に比べ抵抗R₁をトランジスタ
T₁のベース間に配設する。第４図の回路におけると同様
の態様において第５図に示した回路については、トラン
ジスタT₁及びT₀のエミッタ領域間の比がe₁：e₀＝5:1に
ほぼ等しく、かつ抵抗R₁及びR₀の抵抗値間の比がW₁：W₀
＝8:5にほぼ等しい場合、トランジスタT₀₁及びT₀₂のコ
レクタ電流間の差と、入力電圧V_iとが極めて広い範囲に
わたり線形関係となることを確かめることができる。な
お整数のみ含む比を得るためには抵抗比をW₁：W₀＝2:1
に選定することができるが、このようにすると過度の補
正（オーバーコンペンセーション）が起こる。

第６図は本発明によるAB級線形トランスコンダクタン
ス増幅器の第３実施例を示す。本例は、第１図の回路に
おいてＮ＝２とし、抵抗R₂が抵抗値W₂＝０を有し、かつ
２個の共通接続点a₂を共通にして単一共通接続点を形成
した場合の回路に対応する。この回路についてはe₂：
e₁：e₀＝32:49:9にほぼ等しいトランジスタT₂，T₁及びT
₀のエミッタ領域間の比とW₁：W₀＝1.9:1にほぼ等しい抵
抗R₁及びR₀の抵抗値間の比とに対して、出力電流I₁‐I₃
及び入力電圧V_i間に最適の線形関係が得られることを立
証することができる。本例では、実現の容易な比を得る
ためにはエミッタ領域比をe₂：e₁：e₀＝1:6:4に選定し
かつ抵抗比をW₁：W₀＝2:1に選定することができる。本
例ではトランジスタT₂を合体して、2e₂に等しいエミッ
タ領域を有する単一トランジスタを形成するようにする
ことができる。

第７図は本発明によるAB級線形トランスコンダクタン
ス増幅器の第４実施例を示し、本例は第１図の回路にお
いて、Ｎ＝２としかつ抵抗R₂がゼロに等しくない抵抗値
W₂を有する場合の回路に対応する。出力電流I₁‐I₃が入
力電圧V_iの線形関数として増大する、極めて広い範囲を
得るためには、トランジスタT₂，T₁及びT₀のエミッタ領
域はその比がe₂：e₁：e₀＝25:17:3となるよう構成配置
し、かつ抵抗R₂，R₁及びR₀の抵抗値はその比がW₂：W₁：
W₀＝2.4:2:1にほぼ等しくなるようにする必要がある。

第８図は本発明によるAB級線形トランスコンダクタン
ス増幅器の第５実施例を示し、本例は第１図の回路にい
てＮ＝３としかつ抵抗R₃の抵抗値W₃＝０の場合の回路に
対応する。本例では、トランジスタT₃，T₂，T₁及びT₀の
エミッタ領域間の比をe₃：e₂：e₁：e₀＝5:9:6:1にほぼ
等しくし、かつ抵抗R₂，R₁及びR₀の抵抗値間の比をW₂：
W₁：W₀＝47:36:17にほぼ等しくした場合に線形の範囲が
最も大きくなる。本例でもトランジスタT₃を合体して単
一トランジスタを形成すると好適である。

第４〜８図に示したAB級線形トランスコンダクタンス
の実施例の特性を下記の表に示す。この表には従来の普
通の差動増幅器と、プロシーディングス・イー・シー・
シー・ティー・ディー（Proceedings ECCTD）'83の前記
論文におけるトランスコンダクタンス増幅器の特性も示
してある。

上記表には各トランスコンダクタンス増幅器につき、線
形特性からのずれを１％に増大せしめる電圧（Δ）と、
線形特性からのずれが１％になったとき電流Ｉの信号電
流に等しい部分を示す電流能率（C.E.）と、低い入力電
圧に対する実効又は有効バイアス電流（Ｓ）とを示す。

上記表から明らかなように、本発明によるAB級線形ト
ランスコンダクタンス増幅器の最も簡単な実施例（第４
図）は既に、既知のトランスコンダクタンス増幅器の２
倍の線形電圧範囲を有し、かつ従来の差動増幅器の10倍
の線形電圧範囲を有する。この線形電圧範囲は第４図以
降の実施例において順次に著しく大きくなる。その場合
実効又は有効バイアス電流は減少し、これは雑音レベル
及び直流オフセットも減少することを意味する。

第９図は本発明によるＡ級線形トランスコンダクタン
ス増幅器の第１実施例を示し、第２図におけると同一要
素は同一記号で示す。本例の回路は第２図の回路におい
てＮ＝１とし、抵抗R₁が抵抗値W₁＝０を有し、かつ共通
接続点a₁を共通として単一共通接続点を形成した場合に
対応する。従って、一方のトランジスタT₁によりトラン
ジスタT_1Aを構成してそのコレクタをトランジスタT₀₁の
コレクタに接続し、かつ他方トランジスタT₁によりトラ
ンジスタT_1Bを構成してそのコレクタをトランジスタT₀₂
のコレクタに接続する。その場合トランジスタT_1A及びT
₀₁のエミッタ領域並びにトランジスタT_1B及びT₀₂のエミ
ッタ領域間の比はe₁：e₀＝2:1に等しくし、従って第４
図において使用する比に等しくする。この場合、出力端
子７及び８における各電流が入力電圧の線形関数として
増大することを次のように立証することができる。出力
電流間の差が線形性となる理由は第4a図に示した回路と
比較するに、電流I₁及びI₃には同様な電流が加えられる
からである。更に、出力端子７及び８における出力電流
の和は電流源６からの電流Ｉに等しく、これは各出力電
流も入力電圧の線形関数として増大することを意味して
いる。その結果、出力端子７における電流及び出力端子
８における電流の双方を直接トランスコンダクタンス増
幅器の出力電流として使用できる。出力端子の一方を使
用した場合、他方出力端子は、例えば、第１電源端子に
接続できる。しかし代案として、両出力端子における電
流の差をトランスコンダクタンス増幅器の出力電流とし
て使用することもできる。本例の回路の線形範囲は第４
図の回路におけると同じである。各出力電流における直
流分は一定でI/2である。従って小さい入力電圧に対し
ては雑音及びd.c.オフセットは第４図に示したAB級線形
トランスコンダクタンス増幅器におけるより大きくな
る。

第10図は本発明によるＡ級線形トランスコンダクタン
ス増幅器の第２実施例の回路を示す。この回路は第２図
に示した回路においてＮ＝１としかつ抵抗R₁がゼロとは
異なる抵抗値W₁を有する場合に対応する。この場合各ト
ランジスタT_1A及びT_1Bは第５図に示した回路において使
用されるトランジスタT₁のエミッタ領域の半分のエミッ
タ領域を有する。

AB級トランスコンダクタンス増幅器におけると同一態
様で第２図に示した回路を高次のＡ級トランスコンダク
タンス増幅器として構成できる。その場合線形の範囲は
AB級トランスコンダクタンス増幅器につき前記表に示し
たと同一態様で増大する。

第11図は本発明による二乗法則トランスコンダクタン
ス増幅器の第１実施例の回路を示し、第３図におけると
同一要素は同一記号で示す。本例では第３図の回路にお
いてＮ＝１としかつ抵抗R₁が抵抗値W₁＝０を有する場合
に対応する。トランジスタT₁は合体してエミッタ領域2e
₁を有する単一トランジスタを構成するのが好適であ
る。トランジスタT₀₁，T₁及びT₀₂のコレクタ電流がI₁，
I₂及びI₃であればこの回路において、 I₁＋I₂＋I₃＝Ｉ（９） が成立する。入力電圧V_iに対しては抵抗R₀による分圧の
結果トランジスタT₀₁及びT₁のベース間並びにトランジ
スタT₁及びT₀₂のベース間に電圧V_i/2が生ずる。トラン
ジスタT₁のエミッタ領域と、トランジスタT₀₁及びT₀₂の
エミッタ領域との間の比が2e₁：e₀＝n:1である場合、次
式 の関係が成立つ。

に対し式（９）及び（10）から となる。指数関数の級数展開によれば、エミッタ領域比
を2e₁：e₀＝10:1にほぼ等しくすると、出力端子８にお
ける出力電流I₂が極めて広い範囲にわたり入力電圧の二
乗法則関数として減少することを、第4b図に示した回路
に対すると同様の態様において立証することができる。
従って出力端子７における電流だけでなく、出力端子８
における電流も回路の出力電流として使用できる。しか
し代案として、これら電流の差を出力電流として使用す
ることもできる。本例トランスコンダクタンス増幅器の
純粋に二乗法則の成立つ範囲は既知のトランスコンダク
タンス増幅器のほぼ２倍である。

Ｎ＞１の値を有する二乗法則トランスコンダクタンス
増幅器の実施例については、第11図に示した回路に対す
ると同一態様において、二乗法則の成立つ範囲が極めて
大きくなるトランジスタのエミッタ領域間の比及び抵抗
比を求めることができる。

本発明は上述した実施例に限定されるものではなく、
本発明の範囲内で種々の変形が可能である。例えば、上
記実施例における分圧器のインピーダンスは純抵抗に限
定されない。抵抗と並列に、例えばコンデンサを配設し
て回路の高周波動作を改善できる。更に、上記実施例に
示したトランジスタは、バッファトランジスタによって
駆動できる。これらトランジスタを適切な態様で使用し
て、回路の動作に対するトランジスタのベース電流の影
響従って分圧抵抗の端子間の電圧降下の影響を低減でき
る。次にこの影響を低減する他の方法を第12図につき説
明することとし、第12図はこの方法を第4b図の実施例に
適用したものを示し、第4b図におけると同一要素は同一
記号で示す。トランジスタT₀₁，T₁及びT₀₂に対するベー
ス電流は電流I/β（但しβはトランジスタT₀₁，T₁及びT
₀₂の電流利得係数）を供給できる電流源15によって供給
する。電流I/βはトランジスタT₀₁，T₁及びT₀₂と同じエ
ミッタ領域比を有する３個のPNPトランジスタT₂₀，T₂₁
及びT₂₂を具えた分割回路に供給される。その結果トラ
ンジスタT₂₀，T₂₁及びT₂₂のコレクタ電流はトランジス
タT₀₁，T₁及びT₀₂のベース電流に等しくなる。更に、ト
ランスコンダクタンス増幅器の入力端子に全入力電圧を
供給せずに、分圧器を介し全入力電圧の一部を供給する
ことによりトランスコンダクタンス増幅器の入力電圧範
囲を拡張できる。これにより実効トランスコンダクタン
スが低減される。実効トランスコンダクタンスは、分流
器を介し出力電流の一部のみ使用することによっても低
減できる。入力電圧範囲を増大するため２個以上のトラ
ンスコンダクタンス増幅器を直列に配設することができ
る。第13図はこれを第９図のトランスコンダクタンス増
幅器に適用した例を示す。第２のトランスコンダクタン
ス増幅器において第１のトランスコンダクタンス増幅器
におけると対応する部分を、同じ記号にダッシュを付し
て示す。抵抗R₀による分圧の結果２分の１の入力電圧が
トランジスタT₀₁及びT₀₂のベース間並びにトランジスタ
T₀₁′及びT₀₂′のベース間に現われ、これら電圧は各ト
ランスコンダクタンス増幅器により位相反対の出力電流
に交換される。２個のトランスコンダクタンス増幅器の
対応出力端子を互いに接続するので、対応する出力電流
が互いに加算される。

【図面の簡単な説明】

第１図は本発明によるAB級線形トランスコンダクタンス
増幅器の回路図、 第２図は本発明によるＡ級線形トランスコンダクタンス
増幅器の回路図、 第３図は本発明による二乗法則トランスコンダクタンス
増幅器の回路図、 第４図は本発明によるAB級線形トランスコンダクタンス
増幅器の第１実施例を示す図、 第５図は本発明によるAB級線形トランスコンダクタンス
増幅器の第２実施例を示す図、 第６図は本発明によるAB級線形トランスコンダクタンス
増幅器の第３実施例を示す図、 第７図は本発明によるAB級線形トランスコンダクタンス
増幅器の第４実施例を示す図、 第８図は本発明によるAB級線形トランスコンダクタンス
増幅器の第５実施例を示す図、 第９図は本発明によるＡ級線形トランスコンダクタンス
増幅器の第１実施例を示す図、 第10図は本発明によるＡ級線形トランスコンダクタンス
増幅器の第２実施例を示す図、 第11図は本発明による二乗法則トランスコンダクタンス
増幅器の実施例を示す図、 第12図は本発明によるトランスコンダクタンス増幅器に
対するベース電流補正回路を示す図、 第13図は本発明によるトランスコンダクタンス増幅器を
２個直列に接続した例を示す図である。 1,2……電源端子、3,4……ベース ５……電流源６の出力端子 ６……電流源、7,8……出力端子 ９……コンバータ、15……電流源

Claims (15)

【特許請求の範囲】
1. 【請求項１】エミッタ領域e₀をそれぞれ有する２個のト
   ランジスタT₀を具え、そのベースが入力電圧を供給され
   る入力端子を構成し、かつそのエミッタを電流源に接続
   し、更に、出力電流のための少なくとも第１出力端子を
   具えるトランスコンダクタンス増幅器において、 抵抗値W_k（但しｋ＝0,---,N）を有する2N＋１のインピ
   ーダンスR₀,---,R_N-1，R_N，R_N-1,----,R₀の直列回路を
   前記２個のトランジスタのベース間に配設し、 これら2N＋１の抵抗間の2Nの共通接続点a₁,---,a_N，a_N,
   ---,a₁をエミッタ領域e_k（但しｋ＝1,---,N）を有する2
   NのトランジスタT₁,---,T_N，T_N,----,T₁のベースに接続
   するよう構成したことを特徴とするトランスコンダクタ
   ンス増幅器。
2. 【請求項２】トランジスタT₁,---,T_N，T_N,----,T₁のコ
   レクタを電源端子に接続し、かつトランジスタT₀のコレ
   クタがトランスコンダクタンス増幅器の出力端子を構成
   する特許請求の範囲第１項記載のトランスコンダクタン
   ス増幅器。
3. 【請求項３】ゼロに等しい抵抗R_Nの抵抗値W_Nに対して２
   つの共通接続点a_Nを共通にして単一共通接続点a_Nを形成
   する特許請求の範囲第２項記載のトランスコンダクタン
   ス増幅器。
4. 【請求項４】トランジスタT₁,---,T_N，T_N,----,T₁が２
   個の並列接続トランジスタを具え、一方の並列接続トラ
   ンジスタのコレクタを一方のトランジスタT₀に接続し、
   かつ他方の並列接続トランジスタのコレクタを他方トラ
   ンジスタT₀に接続し、一方のトランジスタT₀のコレクタ
   がトランスコンダクタンス増幅器の第１出力端子を構成
   する特許請求の範囲第１項記載のトランスコンダクタン
   ス増幅器。
5. 【請求項５】他方のトランジスタT₀のコレクタがトラン
   スコンダクタンス増幅器の第２出力端子を構成する特許
   請求の範囲第４項記載のトランスコンダクタンス増幅
   器。
6. 【請求項６】ゼロに等しい抵抗R_Nの抵抗値W_Nに対し２つ
   の共通接続点a_Nを共通にして単一共通接続点を形成し、
   ２つのトランジスタT_Nを並列接続して１つの複合トラン
   ジスタを形成する特許請求の範囲第４又は５項のいずれ
   か一項に記載のトランスコンダクタンス増幅器。
7. 【請求項７】トランジスタT₁,---,T_N，T_N,----,T₁のコ
   レクタをトランスコンダクタンス増幅器の第１出力端子
   に接続する特許請求の範囲第１項記載のトランスコンダ
   クタンス増幅器。
8. 【請求項８】トランジスタT₀のコレクタをトランスコン
   ダクタンス増幅器の第２出力端子に接続する特許請求の
   範囲第７項記載のトランスコンダクタンス増幅器。
9. 【請求項９】ゼロに等しい抵抗R_Nの抵抗値W_Nに対し２つ
   の共通接続点a_Nを共通にして単一共通接続点a_Nを形成す
   る特許請求の範囲第７又は８項のいずれか一項に記載の
   トランスコンダクタンス増幅器。
10. 【請求項１０】Ｎ＝１に対しトランジスタT₁及びT₀のエ
    ミッタ領域間の比がe₁：e₀＝2:1にほぼ等しい特許請求
    の範囲第３又は６項のいずれか一項に記載のトランスコ
    ンダクタンス増幅器。
11. 【請求項１１】Ｎ＝２に対しトランジスタT₂，T₁及びT₀
    のエミッタ領域間の比がe₂：e₁：e₀＝32:49:9にほぼ等
    しく、かつ抵抗R₁及びR₀の抵抗値間の比がW₁：W₀＝1.9:
    1にほぼ等しい特許請求の範囲第３項に記載のトランス
    コンダクタンス増幅器。
12. 【請求項１２】Ｎ＝３に対しトランジスタT₃，T₂，T₁及
    びT₀のエミッタ領域間の比がe₃：e₂：e₁：e₀＝5:9:6:1
    にほぼ等しく、かつ抵抗R₂，R₁及びR₀の抵抗値間の比が
    W₂：W₁：W₀＝47:36:17にほぼ等しい特許請求の範囲第３
    項に記載のトランスコンダクタンス増幅器。
13. 【請求項１３】Ｎ＝１に対しトランジスタT₁及びT₀のエ
    ミッタ領域間の比がe₁：e₀＝5:1にほぼ等しく、かつ抵
    抗R₁及びR₀の抵抗値間の比がW₁：W₀＝8:5にほぼ等しい
    特許請求の範囲第２項記載のトランスコンダクタンス増
    幅器。
14. 【請求項１４】Ｎ＝２に対しトランジスタT₂，T₁及びT₀
    のエミッタ領域間の比がe₂：e₁：e₀＝25:17:3にほぼ等
    しく、かつ抵抗R₂，R₁及びR₀の抵抗値間の比がW₂：W₁：
    W₀＝2.4:2:1にほぼ等しい特許請求の範囲第２項記載の
    トランスコンダクタンス増幅器。
15. 【請求項１５】Ｎ＝１に対しトランジスタT₁及びT₀のエ
    ミッタ領域間の比がe₁：e₀＝5:1にほぼ等しい特許請求
    の範囲第９項記載のトランスコンダクタンス増幅器。