JPH0540585Y2 - - Google Patents
Info
- Publication number
- JPH0540585Y2 JPH0540585Y2 JP1988002729U JP272988U JPH0540585Y2 JP H0540585 Y2 JPH0540585 Y2 JP H0540585Y2 JP 1988002729 U JP1988002729 U JP 1988002729U JP 272988 U JP272988 U JP 272988U JP H0540585 Y2 JPH0540585 Y2 JP H0540585Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- integrator
- output terminal
- biquad
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000006835 compression Effects 0.000 claims description 6
- 238000007906 compression Methods 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 description 13
- 239000003990 capacitor Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
Landscapes
- Networks Using Active Elements (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
本考案は、半導体集積回路化に好適なものであ
つて、低周波通過フイルタ、帯域通過フイルタ等
の種々のフイルタに用いられるアクテブ・フイル
タに適したバイカツド回路に関するものである。
つて、低周波通過フイルタ、帯域通過フイルタ等
の種々のフイルタに用いられるアクテブ・フイル
タに適したバイカツド回路に関するものである。
一般に多目的な用途に用いられるアクテイブ・
フイルタとして、状態変数型フイルタがあり、そ
の代表的にものとしてバイカツド回路がある。通
常、バイカツド回路は、半導体集積回路素子とチ
ツプ状の抵抗やコンデンサ等がセラミツク基板に
ハイブリツド化されて実用化されている。
フイルタとして、状態変数型フイルタがあり、そ
の代表的にものとしてバイカツド回路がある。通
常、バイカツド回路は、半導体集積回路素子とチ
ツプ状の抵抗やコンデンサ等がセラミツク基板に
ハイブリツド化されて実用化されている。
第２図は、従来のバイカツド回路を示してお
り、差動増幅器で構成された積分器A01，A02と
インバータ回路A03で構成され、１は入力端子で
あり、２，３は出力端子である。積分器A01は、
入力端子１と反転入力端子間に抵抗R3が接続さ
れ、積分器A01の反転入力端子と出力端子間に抵
抗R1とコンデンサC1が並列に接続されている。
積分器A01の出力端子と積分器A02の反転入力端
子間に抵抗R4が接続され、積分器A02の反転入力
端子と出力端子間にコンデンサC2が接続されて
いる。積分器A02の出力端子とインバータ回路
A03の反転入力端子間に抵抗R5が接続され、イン
バータ回路A03の反転入力端子と出力端子間に抵
抗R6が接続され、出力端子2と積分器A01の反転
入力端子間に帰還抵抗R2が接続されている。こ
れら抵抗R1乃至R6及びコンデンサC1，C2は、外
付けされている場合が多く、一般的には、これら
の外付けの部品によつてフイルタの中心周波数
0、利得係数Ｈ、或いはＱが調整されている。そ
れらの関係は次式から導き出される。
り、差動増幅器で構成された積分器A01，A02と
インバータ回路A03で構成され、１は入力端子で
あり、２，３は出力端子である。積分器A01は、
入力端子１と反転入力端子間に抵抗R3が接続さ
れ、積分器A01の反転入力端子と出力端子間に抵
抗R1とコンデンサC1が並列に接続されている。
積分器A01の出力端子と積分器A02の反転入力端
子間に抵抗R4が接続され、積分器A02の反転入力
端子と出力端子間にコンデンサC2が接続されて
いる。積分器A02の出力端子とインバータ回路
A03の反転入力端子間に抵抗R5が接続され、イン
バータ回路A03の反転入力端子と出力端子間に抵
抗R6が接続され、出力端子2と積分器A01の反転
入力端子間に帰還抵抗R2が接続されている。こ
れら抵抗R1乃至R6及びコンデンサC1，C2は、外
付けされている場合が多く、一般的には、これら
の外付けの部品によつてフイルタの中心周波数
0、利得係数Ｈ、或いはＱが調整されている。そ
れらの関係は次式から導き出される。
２次の低域通過フイルタの伝達関数Ｔ（Ｓ）は、
次式のように表すことができる。
次式のように表すことができる。
Ｔ（Ｓ）＝±Hω0 2／s2＋（ω0／Ｑ）ｓ＋ω0 2……(1
) 〔但し、ω0は角周波数、ｓは複素変数、Ｑは
コイルの損失係数、Ｈは利得係数〕 一方、第２図のバイカツド回路の入力電圧V1
と出力電圧V2との関係を、伝達関数Ｔ（ｓ）で示
すと、次式のような関係式で表される。
) 〔但し、ω0は角周波数、ｓは複素変数、Ｑは
コイルの損失係数、Ｈは利得係数〕 一方、第２図のバイカツド回路の入力電圧V1
と出力電圧V2との関係を、伝達関数Ｔ（ｓ）で示
すと、次式のような関係式で表される。
Ｔ（ｓ）＝V2（ｓ）／V1（ｓ）
＝−１／R3R4C1C2／s2＋（１／R1C1）ｓ＋１／R2R4
C1C2 ……(2) (1)(2)式の各項の係数が等しいとすると、角周波
数ω0、利得係数Ｈ、及びＱは、次式のように表
すことができる。
C1C2 ……(2) (1)(2)式の各項の係数が等しいとすると、角周波
数ω0、利得係数Ｈ、及びＱは、次式のように表
すことができる。
ω0 2＝１／R2R4C1C2 ……(3)
Ｈ＝R2／R3 ……(4)
Ｑ＝√1 2 1 2 4 2 ……(5)
上記の(3)式の角周波数ω0の関係式から明らか
なように、中心周波数0を移動させる場合に抵抗
R2，R4或いはコンデンサC1，C2の回路定数を選
択することにより、角周波数ω0、即ち中心周波
数0を移動させることが可能である。又、バイカ
ツド回路の利得係数Ｈは、(4)式から明らかなよう
に半導体集積回路以外の外付けの部品によつて調
整される。Ｑに於いても同様に(5)式から明らかな
ように外付け部品によつて調整される。通常、コ
ンデンサC1，C2には固定容量のものが用いられ
主に抵抗によつて調整されている。
なように、中心周波数0を移動させる場合に抵抗
R2，R4或いはコンデンサC1，C2の回路定数を選
択することにより、角周波数ω0、即ち中心周波
数0を移動させることが可能である。又、バイカ
ツド回路の利得係数Ｈは、(4)式から明らかなよう
に半導体集積回路以外の外付けの部品によつて調
整される。Ｑに於いても同様に(5)式から明らかな
ように外付け部品によつて調整される。通常、コ
ンデンサC1，C2には固定容量のものが用いられ
主に抵抗によつて調整されている。
従来のバイカツド回路は、半導体集積回路化に
あたり、通常、差動増幅器からなる積分器で構成
されており、差動増幅器の直線領域の入力ダイナ
ミツクレンジは、±25ｍＶ程度しかなく、それ以
上大きな振幅のアナログ信号が入力された場合に
は、入力信号の振幅波形がクリツプされ、出力信
号に歪みを生じる欠点があり、従つて、従来のバ
イカツド回路では、入力ダイナミツクレンジが小
さくフイルタの通過特性を劣化させる問題があつ
た。
あたり、通常、差動増幅器からなる積分器で構成
されており、差動増幅器の直線領域の入力ダイナ
ミツクレンジは、±25ｍＶ程度しかなく、それ以
上大きな振幅のアナログ信号が入力された場合に
は、入力信号の振幅波形がクリツプされ、出力信
号に歪みを生じる欠点があり、従つて、従来のバ
イカツド回路では、入力ダイナミツクレンジが小
さくフイルタの通過特性を劣化させる問題があつ
た。
又、従来のバイカツド回路は、半導体集積回路
素子以外の外付けの部品によつて、フイルタの中
心周波数0、利得係数Ｈ或いはＱが調整されてお
り、これらの部品を半導体集積回路素子と共にセ
ラミツク基板等に組み込んでハイブリツド化しな
ければならず、外観形状が大きくなり、高価なも
のとなる欠点があり、より一層の半導体集積回路
化を図ることによつて、小型で、而も安価に供給
されることが望まれている。
素子以外の外付けの部品によつて、フイルタの中
心周波数0、利得係数Ｈ或いはＱが調整されてお
り、これらの部品を半導体集積回路素子と共にセ
ラミツク基板等に組み込んでハイブリツド化しな
ければならず、外観形状が大きくなり、高価なも
のとなる欠点があり、より一層の半導体集積回路
化を図ることによつて、小型で、而も安価に供給
されることが望まれている。
一方、従来のバイカツド回路は、(5)式から明ら
かなようにバイカツド回路を低域通過フイルタと
して用いた場合、抵抗R1の定数を固定して、中
心周波数0を可変すると、第３図に図示するよう
に、中心周波数0が1乃至3まで移動すると共
に、周波数特性がイ，ロ，ハと変化し、Ｑの値が
Q1乃至Q3と変動する。従つて、フイルタ特性と
しては、好ましくない。これらの欠点を改善すべ
く半導体集積回路化された調整の容易なバイカツ
ド回路が要求されている。
かなようにバイカツド回路を低域通過フイルタと
して用いた場合、抵抗R1の定数を固定して、中
心周波数0を可変すると、第３図に図示するよう
に、中心周波数0が1乃至3まで移動すると共
に、周波数特性がイ，ロ，ハと変化し、Ｑの値が
Q1乃至Q3と変動する。従つて、フイルタ特性と
しては、好ましくない。これらの欠点を改善すべ
く半導体集積回路化された調整の容易なバイカツ
ド回路が要求されている。
本考案は、上述の如き問題点に鑑みなされたも
ので、その主な目的は、半導体集積回路化に好適
なバイカツド回路を提供するものであり、殊に入
力ダイナミツクレンジが大きいバイカツド回路を
提供するにある。
ので、その主な目的は、半導体集積回路化に好適
なバイカツド回路を提供するものであり、殊に入
力ダイナミツクレンジが大きいバイカツド回路を
提供するにある。
本考案の他の目的は、調整の容易なバイカツド
回路を提供すると共に、中心周波数0の値を調整
してもＱの値が変動しないバイカツド回路を提供
するにある。
回路を提供すると共に、中心周波数0の値を調整
してもＱの値が変動しないバイカツド回路を提供
するにある。
本考案の更に他の目的は、外付け電子部品の点
数を低減することにより小型で安価なバイカツド
回路を提供するにある。
数を低減することにより小型で安価なバイカツド
回路を提供するにある。
本考案のバイカツド回路は、その半導体集積回
路化にあたり、第１と第２の積分器と可変インピ
ーダンス回路の夫々の信号入力段が対数圧縮型の
バイアス回路からなる信号入力段を具えたトラン
スコンダクタンス型の差動増幅器で構成されてお
り、一旦、入力信号は圧縮されて各積分器に入力
されるようになされる。信号入力段が二つの差動
対トランジスタからなる二重平衡型差動増幅器で
構成された積分器と、その出力段に可変インピー
ダンス回路と、一つの差動対トランジスタからな
る積分器で構成されている。
路化にあたり、第１と第２の積分器と可変インピ
ーダンス回路の夫々の信号入力段が対数圧縮型の
バイアス回路からなる信号入力段を具えたトラン
スコンダクタンス型の差動増幅器で構成されてお
り、一旦、入力信号は圧縮されて各積分器に入力
されるようになされる。信号入力段が二つの差動
対トランジスタからなる二重平衡型差動増幅器で
構成された積分器と、その出力段に可変インピー
ダンス回路と、一つの差動対トランジスタからな
る積分器で構成されている。
第１図は、本考案に係るバイカツド回路の一実
施例である。
施例である。
第１図のバイカツド回路は、積分器A1，A2と
可変インピーダンス回路A3から構成され、積分
器A1の出力端Ｐは、積分器A2と可変インピーダ
ンス回路A3に接続され出力端３に接続されてい
る。積分器A1，A2と可変インピーダンス回路A3
を構成する差動増幅器は、その信号入力段が対数
圧縮型のバイアス回路を具えたトランスコンダク
タンス型の差動増幅器で構成されている。
可変インピーダンス回路A3から構成され、積分
器A1の出力端Ｐは、積分器A2と可変インピーダ
ンス回路A3に接続され出力端３に接続されてい
る。積分器A1，A2と可変インピーダンス回路A3
を構成する差動増幅器は、その信号入力段が対数
圧縮型のバイアス回路を具えたトランスコンダク
タンス型の差動増幅器で構成されている。
積分器A1は、差動対トランジスタ１０，１１
と１４，１５からなる二重平衡型差動増幅器で構
成され、トランジスタ１０と１４のコレクタ及び
トランジスタ１１と１５のコレクタが共通接続さ
れて夫々電流ミラー回路３４，３５に接続されて
いる。差動対トランジスタ１０，１１の夫々のベ
ースには、対数圧縮型のバイアス回路が接続され
ている。トランジスタ１０のベースには、タイオ
ードD1のアノードが接続され、ダイオードD1に
トランジスタ１２と抵抗５０を介してバイアス電
流が供給されている。トランジスタ１１のベース
にも、ダイオードD2のアノードが接続され、ト
ランジスタ１３と抵抗５１からなるバイアス回路
を介してバイアス電流が供給されている。差動対
トランジスタ１０，１１の共通接続されたエミツ
タには、トランジスタ２７のコレクタが接続さ
れ、そのエミツタに抵抗が接地されて接続されて
いる。ダイオードD1，D2のカソードもトランジ
スタ２６のコレクタに接続されエミツタ抵抗を介
して接地されている。差動対トランジスタ１４，
１５においても同様にトランジスタ１６、抵抗５
２及びダイオードD3並びにトランジスタ１７、
抵抗５３及びダイオードD4からなるバイアス回
路やトランジスタ２８，２９とそれらのエミツタ
抵抗からなる電流源回路が接続されている。電流
ミラー回路３４，３５からのミラー電流は、電流
ミラー回路３６に供給されている。従つて、電流
ミラー回路３４，３５のミラー電流は同じにな
る。電流ミラー回路３５と３６の共通接続点が、
コンデンサC1に接続されて積分器A1を構成して
いる。Ｐはその出力端である。
と１４，１５からなる二重平衡型差動増幅器で構
成され、トランジスタ１０と１４のコレクタ及び
トランジスタ１１と１５のコレクタが共通接続さ
れて夫々電流ミラー回路３４，３５に接続されて
いる。差動対トランジスタ１０，１１の夫々のベ
ースには、対数圧縮型のバイアス回路が接続され
ている。トランジスタ１０のベースには、タイオ
ードD1のアノードが接続され、ダイオードD1に
トランジスタ１２と抵抗５０を介してバイアス電
流が供給されている。トランジスタ１１のベース
にも、ダイオードD2のアノードが接続され、ト
ランジスタ１３と抵抗５１からなるバイアス回路
を介してバイアス電流が供給されている。差動対
トランジスタ１０，１１の共通接続されたエミツ
タには、トランジスタ２７のコレクタが接続さ
れ、そのエミツタに抵抗が接地されて接続されて
いる。ダイオードD1，D2のカソードもトランジ
スタ２６のコレクタに接続されエミツタ抵抗を介
して接地されている。差動対トランジスタ１４，
１５においても同様にトランジスタ１６、抵抗５
２及びダイオードD3並びにトランジスタ１７、
抵抗５３及びダイオードD4からなるバイアス回
路やトランジスタ２８，２９とそれらのエミツタ
抵抗からなる電流源回路が接続されている。電流
ミラー回路３４，３５からのミラー電流は、電流
ミラー回路３６に供給されている。従つて、電流
ミラー回路３４，３５のミラー電流は同じにな
る。電流ミラー回路３５と３６の共通接続点が、
コンデンサC1に接続されて積分器A1を構成して
いる。Ｐはその出力端である。
積分器A2は、差動対トランジスタ２２，２３
の夫々のベースにダイオードD7，D8のアノード
が接続され、抵抗５６とトランジスタ２４、及び
抵抗５７とトランジスタ２５からなるバイアス回
路を介し夫々のダイオードD7，D8にバイアス電
流が供給されるように構成されている。差動対ト
ランジスタ２２，２３のコレクタは、夫々電流ミ
ラー回路４０，４１に接続され、それらのミラー
電流が電流ミラー回路４２に供給されている。
の夫々のベースにダイオードD7，D8のアノード
が接続され、抵抗５６とトランジスタ２４、及び
抵抗５７とトランジスタ２５からなるバイアス回
路を介し夫々のダイオードD7，D8にバイアス電
流が供給されるように構成されている。差動対ト
ランジスタ２２，２３のコレクタは、夫々電流ミ
ラー回路４０，４１に接続され、それらのミラー
電流が電流ミラー回路４２に供給されている。
可変インピーダンス回路A3は、積分器A2と類
似した回路から構成されており、差動対トランジ
スタ１８，１９と、ダイオードD5，D6とトラン
ジスタ２０，２１とそのエミツタ抵抗５４，５５
からなるバイアス回路と、その能動負荷回路であ
る電流ミラー回路３７乃至３９から構成されてい
る。トランジスタ３１のエミツタに可変電流源回
路５が接続されている。
似した回路から構成されており、差動対トランジ
スタ１８，１９と、ダイオードD5，D6とトラン
ジスタ２０，２１とそのエミツタ抵抗５４，５５
からなるバイアス回路と、その能動負荷回路であ
る電流ミラー回路３７乃至３９から構成されてい
る。トランジスタ３１のエミツタに可変電流源回
路５が接続されている。
積分器A1の出力端Ｐは、次段の積分器A2のト
ランジスタ２５のベースと可変インピーダンス回
路のトランジスタ２１のベース、さらに電流ミラ
ー回路３７と電流ミラー回路３９の接続点に接続
されて出力端子３に接続される。又、トランジス
タ１２，１７，２０，２４のベースは、バイアス
電圧源６に接続される。１は入力端子であつてト
ランジスタ１３のべースに接続され、別の出力端
子２が積分器A2の出力端に接続される。
ランジスタ２５のベースと可変インピーダンス回
路のトランジスタ２１のベース、さらに電流ミラ
ー回路３７と電流ミラー回路３９の接続点に接続
されて出力端子３に接続される。又、トランジス
タ１２，１７，２０，２４のベースは、バイアス
電圧源６に接続される。１は入力端子であつてト
ランジスタ１３のべースに接続され、別の出力端
子２が積分器A2の出力端に接続される。
トランジスタ２６乃至３３のベースは、共通接
続され可変電圧源回路４に接続され、ベース電圧
が調整されることによつて、夫々の差動増幅回路
の相互コンダクタンスが調整されることにより出
力インピーダンスが調整され、中心周波数0が調
整されている。又、可変インピーダンス回路A3
は、可変電流源回路５の電流値を制御することで
相互コンダクタンスが調整され、フイルタのＱが
調整されている。無論、Ｑの調整を必要としない
場合は固定抵抗でよい。勿論、コンデンサC1，
C2は、半導体基板に形成される。
続され可変電圧源回路４に接続され、ベース電圧
が調整されることによつて、夫々の差動増幅回路
の相互コンダクタンスが調整されることにより出
力インピーダンスが調整され、中心周波数0が調
整されている。又、可変インピーダンス回路A3
は、可変電流源回路５の電流値を制御することで
相互コンダクタンスが調整され、フイルタのＱが
調整されている。無論、Ｑの調整を必要としない
場合は固定抵抗でよい。勿論、コンデンサC1，
C2は、半導体基板に形成される。
本考案のバイカツド回路について、第１図の実
施例に基づき説明する。
施例に基づき説明する。
本考案のバイカツド回路の積分器A1，A2及び
可変インピーダンス回路A3は、それらの信号入
力段に抵抗とダイオードからなる対数圧縮型のバ
イアス回路が具えられており、バイアス回路と差
動増幅器がミラー対で構成されている。入力端子
１から入力される信号は、トランジスタ１３と抵
抗５１を介してダイオードD2に供給され、入力
信号電流I1は、ダイオードの電流−電圧特性を有
する信号に変換される。即ち、ダイオードに流れ
る順方向電流である入力信号電流I1は、次式の関
係で圧縮される。
可変インピーダンス回路A3は、それらの信号入
力段に抵抗とダイオードからなる対数圧縮型のバ
イアス回路が具えられており、バイアス回路と差
動増幅器がミラー対で構成されている。入力端子
１から入力される信号は、トランジスタ１３と抵
抗５１を介してダイオードD2に供給され、入力
信号電流I1は、ダイオードの電流−電圧特性を有
する信号に変換される。即ち、ダイオードに流れ
る順方向電流である入力信号電流I1は、次式の関
係で圧縮される。
I1≒Isexp Ｖ／VT
ダイオードの順方向電圧Vfで示すと、次式が
成り立つ。
成り立つ。
Vf≒VT1n（I1／Is） ……(4)
〔但し、Is：逆方向飽和電流、VT：熱電圧、
Ｖ：接合電圧〕 入力信号I1は、ダイオードD2によつて指数関係
で表される信号電圧Vfで圧縮され、電流ミラー
回路の出力段が差動対のトランジスタ１１である
ので、入力信号と等しい電流が差動対に流れるの
で、入力ダイナミツクレンジを大きくすることが
可能である。
Ｖ：接合電圧〕 入力信号I1は、ダイオードD2によつて指数関係
で表される信号電圧Vfで圧縮され、電流ミラー
回路の出力段が差動対のトランジスタ１１である
ので、入力信号と等しい電流が差動対に流れるの
で、入力ダイナミツクレンジを大きくすることが
可能である。
更に、バイカツド回路の半導体集積回路化に当
たつては、次のような特性が要求されている。先
ず、各積分器A1，A2及び可変インピーダンス回
路A3にトランスコンダクタンス型差動増幅器を
用いる点について説明する。差動対トランジスタ
１０，１１で説明すると、差動対の一方のトラン
ジスタ１０に流れるコレクタ電流Icは、次のよう
な関係式が成り立つ。
たつては、次のような特性が要求されている。先
ず、各積分器A1，A2及び可変インピーダンス回
路A3にトランスコンダクタンス型差動増幅器を
用いる点について説明する。差動対トランジスタ
１０，１１で説明すると、差動対の一方のトラン
ジスタ１０に流れるコレクタ電流Icは、次のよう
な関係式が成り立つ。
Ic＝IsexpqEBE／kT ……(5)
EBE＝kT／ｑ1nIc／Is ……(6)
〔但し、ｑ：電子の電荷、Ｔ：絶対温度、Ｋ：
ボルツマン定数、Is：逆方向飽和電流、EBE：ト
ランジスタ１０のベース・エミツタ間電圧〕 差動対トランジスタの相互コンダクタンスgn
は、(5)，(6)式から、以下のように表される。
ボルツマン定数、Is：逆方向飽和電流、EBE：ト
ランジスタ１０のベース・エミツタ間電圧〕 差動対トランジスタの相互コンダクタンスgn
は、(5)，(6)式から、以下のように表される。
gn＝Ic／EBE＝ｑ／kTIc ……(7)
従つて、トランジスタ２７とエミツタ抵抗から
なる可変電流源回路I3に流れるエミツタ電流を
２・IEとすると次のように表される。
なる可変電流源回路I3に流れるエミツタ電流を
２・IEとすると次のように表される。
gn＝ｑ／kTIE ……(8)
即ち、エミツタ電流IEを制御することによつ
て、差動対トランジスタの相互コンダクタンスを
可変することが可能である。この差動増幅器の出
力電圧Ｖは、次のように表される。
て、差動対トランジスタの相互コンダクタンスを
可変することが可能である。この差動増幅器の出
力電圧Ｖは、次のように表される。
Ｖ＝gnRLVX ……(9)
〔RLは負荷抵抗、VXは入力電圧てある。〕
(9)式に(8)式を代入すると、出力電圧Ｖとエミツ
タ電流IEは、次のように表すことができる。
タ電流IEは、次のように表すことができる。
Ｖ＝ｑ／kTIERLVX ……(10)
(10)式から出力電圧Ｖは、エミツタ電流IEを制御
することにより差動増幅器の相互コンダクタンス
を可変することが可能であり、差動増幅器の出力
インピーダンスを可変できる。
することにより差動増幅器の相互コンダクタンス
を可変することが可能であり、差動増幅器の出力
インピーダンスを可変できる。
第１図の実施例では、可変電圧源４の電圧値を
可変することで各差動増幅器の相互コンダクタン
スを可変することが可能であり、積分器A1，A2
と可変インピーダンス回路A3の出力インピーダ
ンスを可変させることができる。
可変することで各差動増幅器の相互コンダクタン
スを可変することが可能であり、積分器A1，A2
と可変インピーダンス回路A3の出力インピーダ
ンスを可変させることができる。
バイカツド回路では、中心周波数0を制御する
場合、第２図に示した抵抗R2，R4及びコンデン
サC1，C2を可変する。コンデンサC1，C2を同一
容量で一定とすれば、抵抗R2，R4の値を調整す
ることで可能である。第１図の実施例では、第２
図の抵抗R2，R4に相当する値が、夫々トランス
コンダクタンス型の差動増幅器からなる積分器
A1の相互コンダクタンスとして包含されている。
積分器A1のトランジスタ差動対１４，１５の可
変電流源回路の電流値を可変することで抵抗R2
に相当する抵抗値を可変することができる。同様
に積分器A2の可変電圧源４の電圧値を可変する
ことで可変電流源回路の電流値を可変し、その相
互コンダクタンスを可変して、抵抗R4に相当す
る抵抗値を調整することが可能である。
場合、第２図に示した抵抗R2，R4及びコンデン
サC1，C2を可変する。コンデンサC1，C2を同一
容量で一定とすれば、抵抗R2，R4の値を調整す
ることで可能である。第１図の実施例では、第２
図の抵抗R2，R4に相当する値が、夫々トランス
コンダクタンス型の差動増幅器からなる積分器
A1の相互コンダクタンスとして包含されている。
積分器A1のトランジスタ差動対１４，１５の可
変電流源回路の電流値を可変することで抵抗R2
に相当する抵抗値を可変することができる。同様
に積分器A2の可変電圧源４の電圧値を可変する
ことで可変電流源回路の電流値を可変し、その相
互コンダクタンスを可変して、抵抗R4に相当す
る抵抗値を調整することが可能である。
一方、Ｑの調整は第２図の例では抵抗R1によ
つて行われるが、本考案のバイカツド回路では、
可変インピーダンス回路A3の可変電流源回路５
の電流値を制御して調整される。
つて行われるが、本考案のバイカツド回路では、
可変インピーダンス回路A3の可変電流源回路５
の電流値を制御して調整される。
又、各積分器を構成するトランスコンダクタン
ス型の差動増幅器の信号入力段は、ダイオードに
よりバイアスされた差動対トランジスタによつて
構成されており、一旦、入力信号がダイオードの
端子間電圧に変換された後に、差動増幅器に供給
されて入力ダイナミツクレンジが拡大される。
ス型の差動増幅器の信号入力段は、ダイオードに
よりバイアスされた差動対トランジスタによつて
構成されており、一旦、入力信号がダイオードの
端子間電圧に変換された後に、差動増幅器に供給
されて入力ダイナミツクレンジが拡大される。
本考案のバイカツド回路は、半導体集積回路化
によつて、外付け電子部品の点数が低減できると
共にフイルタの中心周波数0を調整したとして
も、Ｑの値を一定に保つことができる半導体集積
回路化されたバイカツド回路を提供することがで
きる。
によつて、外付け電子部品の点数が低減できると
共にフイルタの中心周波数0を調整したとして
も、Ｑの値を一定に保つことができる半導体集積
回路化されたバイカツド回路を提供することがで
きる。
無論、本考案のバイカツド回路によれば、その
出力端子２，３からの出力を加算器に入力するこ
とにより低域通過フイルタ、帯域通過フイルタ、
高域通過フイルタやトラツプフイルタ等の多目的
な用途のアクテブ・フイルタに対応できるバイカ
ツド回路を提供することができる。
出力端子２，３からの出力を加算器に入力するこ
とにより低域通過フイルタ、帯域通過フイルタ、
高域通過フイルタやトラツプフイルタ等の多目的
な用途のアクテブ・フイルタに対応できるバイカ
ツド回路を提供することができる。
且つ、本考案のバイカツド回路によれば、フイ
ルタの中心周波数0、利得係数Ｈ及びＱの設定が
容易に調整できる極めて効果的なアクテイブ・フ
イルタを提供することができる。
ルタの中心周波数0、利得係数Ｈ及びＱの設定が
容易に調整できる極めて効果的なアクテイブ・フ
イルタを提供することができる。
更に、本考案のバイカツド回路は、各積分器の
信号入力段が対数圧縮型のトランスコンダクタン
ス型差動増幅器で構成され、入力信号がクリツピ
ングされることなく、入力ダイナミツクレンジを
大きくすることが可能であり、入力信号に歪みを
与えることがなく、極めて良好な通過特性を有す
るアクテブフイルタを得ることができる。
信号入力段が対数圧縮型のトランスコンダクタン
ス型差動増幅器で構成され、入力信号がクリツピ
ングされることなく、入力ダイナミツクレンジを
大きくすることが可能であり、入力信号に歪みを
与えることがなく、極めて良好な通過特性を有す
るアクテブフイルタを得ることができる。
更に又、本考案のバイカツド回路によれば、半
導体集積回路化に適したトランスコンダクタンス
型の差動増幅器を用いた二重平衡型差動増幅器か
らなる積分器で構成されており、従来用いられて
いたインバータ回路が、二重平衡型差動増幅器に
よつて吸収されている為に、信号処理系が簡素化
され、フイルタ特性の向上をもたらす効果をも有
する。
導体集積回路化に適したトランスコンダクタンス
型の差動増幅器を用いた二重平衡型差動増幅器か
らなる積分器で構成されており、従来用いられて
いたインバータ回路が、二重平衡型差動増幅器に
よつて吸収されている為に、信号処理系が簡素化
され、フイルタ特性の向上をもたらす効果をも有
する。
第１図は、本考案に係るバイカツド回路の一実
施例を示す回路図、第２図は、従来のバイカツド
回路の例を示す回路図、第３図は、従来のバイカ
ツド回路のフイルタ特性を説明する為の図であ
る。 １……入力端子、２，３……出力端子、４……
可変電圧源回路、５……可変電流源回路、６……
バイアス電圧源、１２〜３３……トランジスタ、
３４〜４２……電流ミラー回路、A1，A2……積
分器、A3……可変インピーダンス回路、C1，C2
……コンデンサ。
施例を示す回路図、第２図は、従来のバイカツド
回路の例を示す回路図、第３図は、従来のバイカ
ツド回路のフイルタ特性を説明する為の図であ
る。 １……入力端子、２，３……出力端子、４……
可変電圧源回路、５……可変電流源回路、６……
バイアス電圧源、１２〜３３……トランジスタ、
３４〜４２……電流ミラー回路、A1，A2……積
分器、A3……可変インピーダンス回路、C1，C2
……コンデンサ。
Claims (1)
- 一対の差動増幅器を組み合わせた二重平衡型差
動増幅器からなる第１の積分器、夫々差動増幅器
からなる第２の積分器と可変インピーダンス回路
から構成されており、差動増幅器はいずれもトラ
ンスコンダクタンス可変型であると共に、その信
号入力段には対数圧縮型のバイアス回路が具えら
れており、さらに第１と第２の積分器および可変
インピーダンス回路には、３つのカレントミラー
回路からなり、１つのカレントミラー回路により
残りのカレントミラー回路の電流を同じにするよ
うに形成された能動負荷回路が夫々接続されてお
り、入力端子が第１の積分器の信号入力段、片側
の出力端子が第１の積分器の出力端および可変イ
ンピーダンス回路と第２の積分器の信号入力段、
可変インピーダンス回路の出力端、他方の出力端
子が第２の積分器の出力端に接続されていること
を特徴とするバイカツド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988002729U JPH0540585Y2 (ja) | 1988-01-13 | 1988-01-13 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988002729U JPH0540585Y2 (ja) | 1988-01-13 | 1988-01-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01108619U JPH01108619U (ja) | 1989-07-24 |
| JPH0540585Y2 true JPH0540585Y2 (ja) | 1993-10-14 |
Family
ID=31203754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1988002729U Expired - Lifetime JPH0540585Y2 (ja) | 1988-01-13 | 1988-01-13 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0540585Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0666597B2 (ja) * | 1989-08-30 | 1994-08-24 | 東光株式会社 | 可変トランスコンダクタンス増幅回路 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5543286A (en) * | 1978-09-25 | 1980-03-27 | Caterpillar Tractor Co | Control circuit for variableecapacity pump with bypass control for venturi |
| JPS5624410A (en) * | 1979-08-08 | 1981-03-09 | Petorobuitsuchi Jiy Buikutooru | Process for manufacturing carbon chain homopolymer* block and random polymer of conjugate diene and |
| JPS58161413A (ja) * | 1982-03-18 | 1983-09-26 | Sony Corp | 多目的フイルタ |
| JPS60244110A (ja) * | 1984-05-18 | 1985-12-04 | Sony Corp | 積分回路 |
| JPS6139716A (ja) * | 1984-07-31 | 1986-02-25 | Toshiba Corp | 能動フイルタ |
| JPS619922B2 (ja) * | 1976-12-13 | 1986-03-27 | Ici Plc | |
| JPS62149256A (ja) * | 1985-09-19 | 1987-07-03 | Seiko Epson Corp | イメ−ジセンサ信号読出回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS619922U (ja) * | 1984-06-25 | 1986-01-21 | ソニー株式会社 | ロ−パスフイルタ |
-
1988
- 1988-01-13 JP JP1988002729U patent/JPH0540585Y2/ja not_active Expired - Lifetime
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS619922B2 (ja) * | 1976-12-13 | 1986-03-27 | Ici Plc | |
| JPS5543286A (en) * | 1978-09-25 | 1980-03-27 | Caterpillar Tractor Co | Control circuit for variableecapacity pump with bypass control for venturi |
| JPS5624410A (en) * | 1979-08-08 | 1981-03-09 | Petorobuitsuchi Jiy Buikutooru | Process for manufacturing carbon chain homopolymer* block and random polymer of conjugate diene and |
| JPS58161413A (ja) * | 1982-03-18 | 1983-09-26 | Sony Corp | 多目的フイルタ |
| JPS60244110A (ja) * | 1984-05-18 | 1985-12-04 | Sony Corp | 積分回路 |
| JPS6139716A (ja) * | 1984-07-31 | 1986-02-25 | Toshiba Corp | 能動フイルタ |
| JPS62149256A (ja) * | 1985-09-19 | 1987-07-03 | Seiko Epson Corp | イメ−ジセンサ信号読出回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01108619U (ja) | 1989-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2766264B2 (ja) | 差動増幅回路 | |
| JP2603968B2 (ja) | 線形差動増幅回路 | |
| JPS6155806B2 (ja) | ||
| EP0579876B1 (en) | Frequency tuning system for an OTA-C pair | |
| EP0352790B1 (en) | Integrator and active filter including integrator with simple phase compensation | |
| EP0365091B1 (en) | Filter circuit arrangement | |
| JPH0570966B2 (ja) | ||
| JPH0540585Y2 (ja) | ||
| JPH05299949A (ja) | 帰還形差動増幅回路 | |
| JPH0648775B2 (ja) | リープフロッグ・フィルタ | |
| US3955150A (en) | Active-R filter | |
| JPH01137810A (ja) | バイカッド回路 | |
| JPH0936702A (ja) | アクティブロ−パスフィルタ | |
| JP3162988B2 (ja) | フィルタ回路 | |
| JPS62160808A (ja) | 積分回路 | |
| US5402086A (en) | Signal noise reduction system | |
| JPH0821831B2 (ja) | 積分回路 | |
| JPH0648776B2 (ja) | アクティブ・フィルタ | |
| JPH0114726B2 (ja) | ||
| JPH03258109A (ja) | アクティブ・フィルタ | |
| JP2737754B2 (ja) | フィルタ回路 | |
| JPH0738556B2 (ja) | 積分回路 | |
| JPH04369113A (ja) | 主信号通路とハイパスフィルター特性の補助的な信号通路を有するノイズ減衰回路 | |
| JPH04369112A (ja) | 主信号通路とハイパスフィルター特性の補助的な信号通路を有するノイズ減衰回路 | |
| JPH0451085B2 (ja) |