JP2603968B2

JP2603968B2 - 線形差動増幅回路

Info

Publication number: JP2603968B2
Application number: JP62254783A
Authority: JP
Inventors: 幹雄小山; 洋谷本
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1987-10-12
Filing date: 1987-10-12
Publication date: 1997-04-23
Anticipated expiration: 2012-04-23
Also published as: EP0312016A2; EP0312016A3; USRE36861E; US5006818A; JPH0198306A

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）この発明は、例えばアクティブフィルタ等を構成する
のに用いられる線形差動増幅回路に関する。

（従来の技術）近年、差動増幅回路で構成したアクティブフィルタを
ICに内蔵させることが一般的になってきている。しか
し、ビデオ帯域のように高い周波数帯域のアクティブフ
ィルタを実現しようとする場合、差動増幅回路として増
幅段２段の構成からなるオペアンプ形式のものは周波数
特性が良好ではないので、例えば第６図に示すように、
差動増幅回路の負荷を容量44としてこれを１段構成の積
分回路とし、この積分回路によりジャイレータ又はバイ
カッド回路を構成してアクティブフィルタを実現する手
段がよくとられている。

第６図中、41、42はペアのバイポーラトランジスタで
あり、差動増幅回路は、このペアトランジスタ41、42に
よるエミッタカップルドペア43で構成されている。45は
定電流電源、46、47は負荷抵抗又はそれに相当する回路
である。

しかし、このようなバイポーラトランジスタ41、42に
よるエミッタカップルドペア43は、線形性が悪く、入力
信号のレベルにより相互コンダクタンスgmが変化してし
まう。このため、このような差動増幅回路を用いて構成
したアクティブフィルタは、入力信号のレベルにより特
性が変化してしまい、この点で十分な特性を有するアク
ティブフィルタとは云えなかった。

そこで、線形性を改善した従来の差動増幅回路とし
て、例えば第７図に示すようなものがある（VOORMAN
a.o.,「Bipolar integration of analog gyrator and
Laguerre type filters」Proc.ECCTD'83 Stuttgart,
p108）。

この差動増幅回路は、それぞれエミッタ面積の比が1:
4の２個のトランジスタ51と52及び53と54により第１の
エミッタカップルドペア40と第２のエミッタカップルド
ペア50を構成し、この第１、第２のエミッタカップルド
ペア40、50におけるトランジスタ52のコレクタとトラン
ジスタ53のコレクタとを共通接続して、これに一方の負
荷抵抗46を接続し、またトランジスタ51のコレクタとト
ランジスタ54のコレクタとを共通接続して、これに他方
の負荷抵抗47を接続し、２組のエミッタカップルドペア
40、50を組合わせたものである。55は第１のエミッタカ
ップルドペア40の定電流源、56は第２のエミッタカップ
ルドペア50の定電流源である。

そして、このように、それぞれ２個のトランジスタ51
と52及び53と54のエミッタ面積の比を1:4の比率で変え
ることにより、第１、第２のエミッタカップルドペア4
0、50の出力電流にそれぞれ1:4のオフセットを持たせ、
この1:4にオフセットした各出力電流を加算して、組合
わせ後の出力電流I₃、I₄とすることにより線形性の改善
効果を得ている。

第８図は、入出力特性によりこの線形性の改善効果を
示したものであり、同特性図中、ａ特性線は線形性の改
善された第７図の差動増幅回路の特性、ｂ特性線は前記
第６図の差動増幅回路の特性をそれぞれ示している。同
図中、Rlは負荷46又は47の抵抗値である。このａ、ｂ両
特性線の比較から、出力の歪率が１％に達する入力レベ
ルが、第６図のものは±17mVppであったのに対し、第７
図のものは±48mVppまで改善され、線形の範囲が顕著に
拡大されている。

次に、上記のように線形性の改善された差動増幅回路
を用いてジャイレータ又はバイカッド回路を構成してア
クティブフィルタを作製することを考えると、積分回路
は、差動増幅回路１段構成としたとき周波数特性が良好
になるが、直流ゲインを高くすることが難しくなる。ア
クティブフィルタにおける積分回路の直流ゲインの低下
は、LCのパッシブフィルタに対応させて考えると、素子
のＱの低下に対応し、望ましくない。

これに対して、差動増幅回路の出力を他の差動増幅回
路のベースに直結せず、一旦エミッタホロワを介するこ
とにより直流ゲインの低下を防止するようにしたジャイ
レータによる回路例がある（「Gyrator Video Filter
IC with Automatic Tuning」IEEE JOURNAL OF
SOLID−STATE CIRCUITS,VOL.SC−15,No.6,DECEMBER 1
980,p965 Fig7）。

次いで、アクティブフィルタを構成する積分回路に要
求される性能について考えると、積分回路は、非常に低
い周波数に第１のポールを持ち、それ以外はポールもゼ
ロ点も有していないものが理想的である。しかし、現実
の積分回路は、使用するトランジスタの性能の限界によ
り複数のポールやゼロ点を有しているので、理想的とは
云い難く、これらのポールやゼロ点がフィルタのカット
オフ周波数に対して一般には50〜100倍以上の点にない
と良好なアクティブフィルタを構成できないことが知ら
れている。

このことから、例えばカットオフ周波数が10MHzのア
クティブフィルタを作製しようとしたとき、第２のポー
ルやゼロ点が500MHz〜1Ghz以上の点になければならない
ことになる。つまり使用する周波数に対して非常に高い
周波数性能まで考慮しなければ良好なアクティブフィル
タを作製することができない。

また、積分回路の直流ゲインを下げないようにするた
めには、、エミッタホロワが必要であることを前述した
が、前記第７図に示した差動増幅回路にエミッタホロワ
を接続すると、エミッタホロワの出力には、エミッタ面
積が５倍のトランジスタが接続されたことと等価にな
る。トランジスタのベース・エミッタ容量はエミッタ面
積に比例するので、このようにエミッタ面積が５倍にな
ると、ベース・エミッタ容量は５倍になってしまう。

一般に、トランジスタのベース・エミッタ容量は、0.
5pF〜1pFであり、この容量値は製造プロセスで決まるト
ランジスタの最小サイズにより決定されるので、これ以
上に小さくすることは難しい。

このような、ベース・エミッタ接合による容量Cbe
が、エミッタホロワの出力についた場合の影響を、第９
図（Ａ）及びその等価回路を示す第９図（Ｂ）を用いて
考えると、エミッタホロワ57の出力抵抗r₀とベース・エ
ミッタ容量Cbeにより、ローパスフィルタが構成され
る。

そのときのポールの周波数ｐはｐ＝1/（２π・Cbe・r₀）となり、エミッタホロワ57のコレクタ電流を1mA、ベー
ス・エミッタ容量Cbeを1pFとすると、 r₀＝1/gm＝26（Ω）ｐ612MHz となる。しかし、前述したように前記第７図に示した差
動増幅回路を用いたものでは、エミッタ面積が５倍にな
るので、Cbe＝5pF、ｐは約1/5となり、カットオフ周
波数が10MHzのアクティブフィルタを想定すると、特性
が著しく劣化してしまうことになる。

このように、エミッタ面積の比が1:4程度のトランジ
スタでエミッタカップルドペアを構成すると、少なくと
も、用いることのできる最小サイズの４倍のエミッタ面
積を有するトランジスタを使用しなければならないこと
になり、ベース・エミッタ容量Cbeの増加を招いて高周
波動作上の大きな妨げとなってしまう。

また、このような回路により、高速動作を実現するた
めには、非常に出力インピーダンスの低い電圧源でドラ
イブする必要があり、回路設計上、極めて不都合であ
る。例えば前述の例でベース・エミッタ容量Cbeが5pFの
とき、ポールの周波数ｐを500MHzとするためには、エ
ミッタホロワ57のコレクタ電流を4mAとする必要があ
り、消費電流が増大し、エミッタホロワ57のベース電流
も無視できないものとなってしまう。

そして、エミッタ面積が大きいとしゃ断周波数ｔが
低下するので、アクティブフィルタに使用する場合に限
らず高速動作を必要とするその他の回路にも適さない。
さらに、高いS/Nが要求される回路では、使用されるト
ランジスタのサイズを大きくしてベース抵抗を小さくす
る手段がとられるが、エミッタ面積の比を1:4程度まで
変えたトランジスタによる差動増幅回路では、エミッタ
面積の小さい方のトランジスタのベース抵抗が高くな
り、これによりノイズレベルが決まってしまう。そし
て、全体のチップ面積及び周波数特性等を考慮したと
き、トランジスタのサイズを大きくすることには限度が
あるので、上述の差動増幅回路はノイズの点からも不利
がもたらされる。

（発明が解決しようとする問題点）線形性を改善した従来の差動増幅回路では、エミッタ
面積の比が1:4の２個のトランジスタを用いてエミッタ
カップルドペアが構成されていたため、エミッタ面積の
大きい方のトランジスタのしゃ断周波数ｔが低くな
り、またアクティブフィルタの構成の際に直流ゲインを
上げるためエミッタホロワドライブとしたとき、ベース
・エミッタ容量Cbeが大きくなり、エミッタホロワの周
波数特性が劣化して高周波動作上の大きな妨げとなって
しまう。また、ベース抵抗によるノイズは、エミッタ面
積の小さい方のトランジスタのベース抵抗が支配的とな
るので、これを改善するためにトランジスタのサイズ、
ひいてはチップ面積の増大を招くことになるのでコスト
的な面から望ましくない。

この発明は上記事情に基づいてなされたもので、エミ
ッタ面積の小さいトランジスタを用いて線形性を改善す
ることにより、高周波動作を向上させることができとと
もにS/Nの劣化を抑制することのできる線形差動回路を
提供することを目的とする。

［発明の構成］（問題点を解決するための手段）この発明は上記問題点を解決するために、第１図に示
すように、それぞれ２個のトランジスタQ₁とQ₂及びQ₃と
Q₄を用いて第１のエミッタカップルドペア10及び第２の
エミッタカップルドペア20を構成し、前記第１のエミッ
タカップルドペア10の第１のコレクタ１と前記第２のエ
ミッタカップルドペア20の第１のコレクタ２とを接続
し、前記第１のエミッタカップルドペア10の第２のコレ
クタ３と前記第２のエミッタカップルドペア20の第２の
コレクタ４とを接続し、一方の入力端子５と前記第１の
エミッタカップルドペア10の第１のベース７とを接続す
るとともに当該一方の入力端子５と前記第２のエミッタ
カップルドペア20の第１のベース８との間に所要レベル
のオフセット用直流電圧の印加手段E₁を接続し、他方の
入力端子６と前記第２のエミッタカップルドペア20の第
２のベース11とを接続するとともに当該他方の入力端子
６と前記第１のエミッタカップルドペア10の第２のベー
ス９との間に前記オフセット用直流電圧とは逆極性で且
つ同一レベルのオフセット用直流電圧の印加手段E₂を接
続したことを要旨とする。

（作用）一方の入力端子５と第２のエミッタカップルドペア20
の第１のベース８との間に所要レベルのオフセット用直
流電圧が印加され、他方の入力端子６と第１のエミッタ
カップルドペア10の第２のベース９との間に前記オフセ
ット用直流電圧とは逆極性で且つ同一レベルのオフセッ
ト用直流電圧が印加されて第１、第２のエミッタカップ
ルドペア10、20の各出力電流がオフセットされる。そし
て、このオフセット作用により、第１、第２のエミッタ
カップルドペア10、20の出力電流にそれぞれ所要のオフ
セットが与えられ、このオフセットされた各出力電流が
それぞれ加算されて、出力電流I₁、I₂とされることによ
り線形性が改善される。

このように、この発明の線形差動増幅回路は、各入力
端子５、６の部分に加えられるオフセット直流電圧によ
って第１、第２のエミッタカップルドペア10、20の各出
力電流にオフセットが与えられるので、第１、第２のエ
ミッタカップルドペア10、20を構成するトランジスタ
は、エミッタ面積比が接近した比率で、格別大なるエミ
ッタ面積比を有するものを必要とせず且つそのエミッタ
面積は小さくすることができるので、S/Nの劣化を抑え
ることができるとともに高周波動作の向上が図られる。

（実施例）以下、この発明の実施例を図面に基づいて説明する。

第２図は、この発明の第１実施例を示す図である。

まず、線形差動増幅回路の構成を説明すると、それぞ
れエミッタ面積の等しいペアトランジスタQ₅とQ₆及びQ₇
とQ₈を用いて第１のエミッタカップルドペア10及び第２
のエミッタカップルドペア20が構成されている。第１、
第２のエミッタカップルドペア10、20におけるエミッタ
の共通接続点には、それぞれ定電流Ieからなる定電流源
12a、12bが接続されている。

第１のエミッタカップルドペア10の第１のコレクタ１
と第２のエミッタカップルドペア20の第１のコレクタ２
とが接続され、その共通接続点が負荷抵抗13aを介して
電源電圧Vccの電源線路14に接続されている。また、第
１のエミッタカップルドペア10の第２のコレクタ３と第
２のエミッタカップルドペア20の第２のコレクタ４とが
接続され、その共通接続点が他の負荷抵抗13bを介して
電源線路14に接続されている。

そして、第１、第２のエミッタカップルドペア10、20
の出力電流にそれぞれ所要のオフセットを与える手段と
して、この実施例では、両入力端子５、６の部分に、そ
れぞれエミッタ面積比が1:4からなる２個のトランジス
タからなる二つのエミッタホロワが並設されている。

即ち、一方の入力端子５側には、エミッタ面積比が1:
4の２個のトランジスタQ₉、Q₁₀を用いた二つのエミッタ
ホロワ15、16が並設されている。各エミッタホロワ15,1
6のエミッタ回路には定電流I₀の定電流源17a、17bが接
続されている。そして、エミッタホロワ15のエミッタ出
力点が第１のエミッタカップルドペア10の第１のベース
７に接続され、他のエミッタホロワ16のエミッタ出力点
が第２のエミッタカップルドペア20の第１のベース８に
接続されている。

また、他方の入力端子６側にも上記と同様に、エミッ
タ面積比が1:4の２個のトランジスタQ₁₁、Q₁₂を用いた
二つのエミッタホロワ18、19が並設されている。各エミ
ッタホロワ18、19のエミッタ回路には定電流I₀の定電流
源17c、17dが接続されている。そして、エミッタホロワ
18のエミッタ出力点が第２のエミッタカップルドペア20
の第２のベース11に接続され、他のエミッタホロワ19の
エミッタ出力点が第１のエミッタカップルドペア10の第
２のベース９に接続されている。

この実施例に係る線形差動増幅回路は、上述のように
構成されているので、一方の入力端子５側に並設された
二つのエミッタホロワ15、16におけるトランジスタQ₁₀
は、そのエミッタ面積が他のトランジスタQ₉の４倍とな
っており、この両トランジスタQ₉、Q₁₀には同一レベル
の定電流I₀が流れる。したがってトランジスタQ₁₀と他
のトランジスタQ₉とのベース・エミッタ電圧Vbeはそれ
ぞれ Vt・ln（Ic/Is）（Ｖ） Vt・ln（Ic/4Is）（Ｖ）但し、Isはトランジスタの飽和電流、Icはコレクタ電
流、Vtは熱電圧となり、トランジスタQ₉とトランジスタQ₁₀のVbeの電位
差は常に Vt・ln4（Ｖ）となる。

この結果、このベース・エミッタ電圧Vbeの差電圧に
より一方の入力端子５に対する第１のエミッタカップル
ドペア10の第１のベース７と第２のエミッタカップルド
ペア20の第１のベース８との間には、第２のエミッタカ
ップルドペア20の第１のベース８側に所要レベルの直流
的なオフセットを持たせたことになって、前記第１図に
示したように一方の入力部にオフセット用直流電圧E₁が
印加されたものと等価となる。

他方の入力端子６側についても、上記とほぼ同様に、
第１のエミッタカップルドペア10の第２のベース９側に
上記とは逆極性で所要レベルの直流的なオフセットを持
たせたことになって、前記第１図に示したように他方の
入力部にオフセット用直流電圧E₂が印加されたものと等
価となる。

このように、両入力部に1:4の比率の直流的なオフセ
ットを持たせることにより、第１、第２のエミッタカッ
プルドペア10、20の出力電流にそれぞれ1:4のオフセッ
トが生じ、この1:4にオフセットした各出力電流を加算
して、この加算後の出力電流をI₁、I₂とすることによ
り、前記第８図中のａ特性線で示したものと同様の線形
性の改善効果が得られる。

即ち、この実施例の線形差動増幅回路は、前記第７図
の回路におけるエミッタカップルドペアを構成するトラ
ンジスタのエミッタの面積の差を、入力部に並設したエ
ミッタホロワを構成するトランジスタのエミッタ高周波
動作に殆んど影響しない面積の差に置換えることによ
り、線形性の改善効果を得ている。

したがって、この実施例における第１、第２のエミッ
タカップルドペア10、20を構成する各トランジスタは、
エミッタ面積が等しく、格別大なるエミッタ面積を有す
るものを必要とせず、且つそのエミッタ面積は可能な範
囲で小さくすることができるので、高周波動作の向上が
図られるとともにS/Nの劣化も抑えられる。

次いで、第３図には、この発明の第２実施例を示す。
この実施例は、前記第２図における各定電流源を具体的
な回路で実現したものである。

なお、第３図及び後述の各実施例を示す第４図、第５
図において、前記第２図における各回路素子等と同一な
いし均等のものは、前記と同一符号を以って示し、重複
した説明を省略する。

即ち、この実施例では、前記第２図における定電流源
12aが定電圧21でバイアスされたトランジスタQ₁₃と抵抗
22aとで構成され、また第２図における定電流源12bが同
様に定電圧21でバイアスされたトランジスタQ₁₄と抵抗2
2bとで構成されている。さらに、これと同様に、前記第
２図における定電流源17a〜17dが、定電圧23でバイアス
された各トランジスタQ₁₅、Q₁₆、Q₁₇、Q₁₈と各抵抗24a
〜24dとで構成されている。

このように、この実施例では、各定電流源を構成する
トランジスタQ₁₃〜Q₁₈のエミッタと接地間にそれぞれ抵
抗22a、22b、24a〜24dを接続することにより、各定電流
源の出力のノイズを低減して、良好なS/Nを劣化させな
いような考慮が払われている。

第４図には、この発明の第３実施例を示す。この実施
例は、一方の入力端子５側に並設された二つのエミッタ
ホロワ26、27が、その各トランジスタQ₉、Q₁₉について
は、そのエミッタ面積が同一とされ、各定電流源17、25
aの定電流のレベルが1:4とされている。

これと同様に、他方の入力端子６側に並設された二つ
のエミッタホロワ28、29についても、この各トランジス
タQ₁₁、Q₂₀については、そのエミッタ面積が同一とさ
れ、各定電流源17d、25bの定電流のレベルが1:4とされ
ている。

このように、この実施例では、一方の入力端子５側に
並設された二つのエミッタホロワ26、27における各トラ
ンジスタQ₉、Q₁₉はそのエミッタ面積が等しくされ、ト
ランジスタQ₉には他のトランジスタQ₁₉の４倍の電流が
流れる。したがってトランジスタQ₁₉とトランジスタQ₉
とのベース・エミッタ電圧Vbeはの電位差はVt・ln4
（Ｖ）となる。そしてこのベース・エミッタ電圧Vbeの
差電圧により、前記第１実施例（第２図）のものと同様
に、一方の入力部にVt・ln4（Ｖ）の直流的なオフセッ
トが持たせられる。

他方の入力部についても、上記と同様にVt・ln4
（Ｖ）の直流的なオフセットが持たせられる。

この結果、前記第１実施例のものと同様に第１、第２
のエミッタカップルドペア10、20の出力電流にそれぞれ
1:4のオフセットか生じて線形性の改善効果が得られ
る。

第５図には、この発明の第４実施例を示す。この実施
例は、第１のエミッタカップルドペア10と第２のエミッ
タカップルドペア20がそれぞれエミッタ面積の比が1:2
の２個のトランジスタQ₆とQ₂₁及びQ₇とQ₂₂により構成さ
れ、また、両入力部にそれぞれ並設されたエミッタホロ
ワ15と31及び18と32におけるトランジスタQ₉とQ₂₃及びQ
₁₁とQ₂₄のエミッタ面積の比がそれぞれ1:2とされてい
る。

そして、それぞれエミッタ面積の比を1:2としたエミ
ッタカップルドペアの部分及びエミッタホロワの部分の
両者を相乗作用により、第１、第２のエミッタカップル
ドペア10、20の出力電流にそれぞれ1:4のオフセットを
生じさせて線形性の改善効果を得ている。

この実施例のように、第１、第２のエミッタカップル
ドペア10、20をそれぞれ構成する各トランジスタのエミ
ッタ面積の比を1:2程度まで大きくしても、各トランジ
スタのエミッタ面積は格別大となることはなく、高周波
動作の向上及びS/Nの劣化に対する抑制効果を得ること
ができる。

なお、上述の各実施例では、第１、第２のエミッタカ
ップルドペア10、20の出力電流にそれぞれ生じさせるオ
フセットを1:4の比率としたが、このオフセットの比率
は、例えば1:4.5又は1:5等の1:4に近い比率であれば線
形性の改善効果を得ることができる。

また、この発明に係る線形差動増幅回路は、アクティ
ブフィルタに利用する場合に限らず、例えばオペアンプ
の初段回路として用いる等、その他の回路にも利用する
ことができる。

［発明の効果］以上説明したように、この発明によれば、両入力部に
直流的なオフセット電圧を与えて第１、第２のエミッタ
カップルドペアの出力電流にそれぞれ所要のオフセット
を生じさせ、さらにこのオフセットされた各出力電流を
所要の態様で加算することにより線形性を改善するよう
にしたので、第１、第２のエミッタカップルドペアを構
成するトランジスタは格別大なるエミッタ面積を有する
ものを必要とせず、そのエミッタ面積を小さくすること
ができて高周波動作の向上を図ることができるととも
に、S/Nの劣化を適切に抑えることができるという利点
がある。

【図面の簡単な説明】

第１図はこの発明に係る線形差動増幅回路の基本的構成
を示す回路図、第２図はこの発明の第１実施例を示す回
路図、第３図はこの発明の第２実施例を示す回路図、第
４図はこの発明の第３実施例を示す回路図、第５図はこ
の発明の第４実施例を示す回路図、第６図は従来の差動
増幅回路を示す回路図、第７図は線形性を改善した従来
の差動増幅回路の回路図、第８図は同上従来例における
線形性の改善効果を示す入出力特性図、第９図は差動増
幅回路の入力部に付設するエミッタホロワを示す回路図
である。５、6:入力端子、 10:第１のエミッタカップルドペア、 20:第２のエミッタカップルドペア、 15、16、18、19、26、27、28、29、31、32:エミッタホ
ロワ、 E₁、E₂:オフセット用直流電圧の印加手段、 Q₁〜Q₈、Q₂₁、Q₂₂:エミッタカップルドペアを構成する
トランジスタ、 Q₉〜Q₁₂、Q₁₉、Q₂₀、Q₂₃、Q₂₄:オフセット用直流電圧の
印加手段となるエミッタホロワを構成するトランジス
タ。

Claims

(57)【特許請求の範囲】

【請求項１】それぞれ２個のトランジスタを用いて第１
のエミッタカップルドペア及び第２のエミッタカップル
ドペアを構成し、前記第１のエミッタカップルドペアの第１のコレクタと
前記第２のエミッタカップルドペアの第１のコレクタと
を接続し、前記第１のエミッタカップルドペアの第２のコレクタと
前記第２のエミッタカップルドペアの第２のコレクタと
を接続し、一方の入力端子と前記第１のエミッタカップルドペアの
第１のベースとを接続するとともに当該一方の入力端子
と前記第２のエミッタカップルドペアの第１のベースと
の間に所要レベルのオフセット用直流電圧の印加手段を
接続し、他方の入力端子と前記第２のエミッタカップルドペアの
第２のベースとを接続するとともに当該他方の入力端子
と前記第１のエミッタカップルドペアの第２のベースと
の間に前記オフセット用直流電圧とは逆極性で且つ同一
レベルのオフセット用直流電圧の印加手段を接続したこ
とを特徴とする線形差動増幅回路。
【請求項２】前記オフセット用直流電圧の印加手段は、
エミッタ面積の異なるトランジスタを使用した二つのエ
ミッタホロワの出力電位差を用いたものであることを特
徴とする特許請求の範囲第１項に記載の線形差動増幅回
路。
【請求項３】前記オフセット用直流電圧の印加手段は、
コレクタ電流の異なる二つのエミッタホロワの出力電位
差を用いたものであることを特徴とする特許請求の範囲
第１項に記載の線形差動増幅回路。