JP4723394B2 - 演算増幅器 - Google Patents
演算増幅器 Download PDFInfo
- Publication number
- JP4723394B2 JP4723394B2 JP2006035504A JP2006035504A JP4723394B2 JP 4723394 B2 JP4723394 B2 JP 4723394B2 JP 2006035504 A JP2006035504 A JP 2006035504A JP 2006035504 A JP2006035504 A JP 2006035504A JP 4723394 B2 JP4723394 B2 JP 4723394B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- operational amplifier
- collector
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000003321 amplification Effects 0.000 claims description 2
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 3
- 238000004088 simulation Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Landscapes
- Logic Circuits (AREA)
- Amplifiers (AREA)
Description
本発明は、応答速度を向上させた演算増幅器に関するものである。
図６に従来の演算増幅器の構成を示す。Ｑ１，Ｑ２，Ｑ３，Ｑ４はＰＮＰトランジスタ、Ｑ５，Ｑ６はＮＰＮトランジスタ、Ｒ１，Ｒ２は抵抗、Ｃｃは位相補償用コンデンサ、Ｉ１，Ｉ２，Ｉ３は電流源、１はＧｍ増幅器、２はバッファ回路、ＩＮ＋は正転入力端子、ＩＮ−は反転入力端子、ＯＵＴは出力端子、Ｖ＋は高電位電源線、Ｖ−は低電位電源線である。
トランジスタＱ３，Ｑ４と抵抗Ｒ１，Ｒ２と電流源Ｉ１は差動回路を構成し、トランジスタＱ５，Ｑ６はその差動回路の能動負荷としてのカレントミラー回路を構成する。また、トランジスタＱ１と電流源Ｉ２は正転入力側のエミッタホロワを構成し、トランジスタＱ２と電流源Ｉ３は反転入力側のエミッタホロワを構成する。
上記のようにして構成される演算増幅器１０Ａを、図２に示すように、反転入力端子ＩＮ−と出力端子ＯＵＴを直結してボルテージホロワを構成し、正転入力端子ＩＮ＋に低電圧がＶＬ、高電圧がＶＨのパルス信号ＶＩＮ＋が入力されるように接続したとき、安定状態では、出力端子ＯＵＴの電圧ＶＯＵＴは、ＶＯＵＴ＝ＶＩＮ−である。
入力するパルス信号がＶＬであるときは、演算増幅器１０Ａの両端子ＩＮ＋，ＩＮ−の電圧は同じＶＬである。この後、ＶＩＮ＋がＶＨに向けて立ち上がると、トランジスタＱ１，Ｑ３がオフとなり、トランジスタＱ２，Ｑ４がオンとなって、電流源Ｉ１の電流Ｉ１がトランジスタＱ４からトランジスタＱ６に流れ、トランジスタＱ６とカレントミラー関係にあるトランジスタＱ５のコレクタがその電流Ｉ１を引き込む。つまり、トランジスタＱ５のコレクタ電流ＩＣ５はＩＣ５＝Ｉ１となる。このとき、トランジスタＱ３のコレクタ電流ＩＣ３はＩＣ３＝０である。したがって、コレクタ電流ＩＣ５はＧｍ増幅回路１に対する引き込み電流となり、コンデンサＣｃを充電させ、Ｐ点の電圧を上昇させ、この電圧が出力端子ＯＵＴから出力する。このときのその立上り傾斜、つまりスルーレートＳＲは、
ＳＲ＝Ｉ１／Ｃｃ (1)
によって決まる。
ＳＲ＝Ｉ１／Ｃｃ (1)
によって決まる。
ここで、出力電圧ＶＯＵＴの立上りを速くして応答特性を改善するには、上記スルーレートＳＲの値を大きくすればよく、このためには電流源Ｉ１の電流を大きくするか、あるいは位相補償用コンデンサＣｃの容量値を小さくすればよい。
しかし、このような手法によりスルーレートＳＲを大きくすると、位相余裕が少なくなって、出力電圧ＶＯＵＴに振動が発生し、動作の安定性が損なわれるという問題が発生する。
本発明の目的は、動作の安定性を損なうことなく、応答特性を改善した演算増幅器を提供することである。
上記目的を達成するために、請求項１にかかる発明の演算増幅器は、第１および第２のトランジスタを差動接続し、該差動接続の部分に第１の電流源を接続し、前記第１および第２のトランジスタのコレクタ側にカレントミラー回路を接続した差動増幅回路と、エミッタを前記第１のトランジスタのベースおよび第２の電流源に接続した第３のトランジスタと、エミッタを前記第２のトランジスタのベースおよび第３の電流源に接続した第４のトランジスタとを備え、前記第３のトランジスタのベースと前記第４のトランジスタのベースにそれぞれ入力信号を入力し、前記カレントミラー回路の出力側から電流を取り出すようにした演算増幅器において、前記第２のトランジスタのエミッタにベースを接続し、前記第２のトランジスタのコレクタにコレクタを接続し、前記第３のトランジスタのエミッタにエミッタを接続した第５のトランジスタと、前記第１のトランジスタのエミッタにベースを接続し、前記第１のトランジスタのコレクタにコレクタを接続し、前記第４のトランジスタのエミッタにエミッタを接続した第６のトランジスタと、を有することを特徴とする。
請求項２にかかる発明は、請求項１に記載の演算増幅器において、前記第１、第２、第３、第４、第５、第６のトランジスタを第１の導電型のトランジスタで構成し、前記カレントミラー回路を前記第１の導電型と反対の第２の導電型のトランジスタで構成したことを特徴とする。
請求項２にかかる発明は、請求項１に記載の演算増幅器において、前記第１、第２、第３、第４、第５、第６のトランジスタを第１の導電型のトランジスタで構成し、前記カレントミラー回路を前記第１の導電型と反対の第２の導電型のトランジスタで構成したことを特徴とする。
本発明によれば、入力電圧が低電位から高電位に、および高電位から低電位に遷移する際に、一時的にスルーレートが大きくなるので、動作の安定性を損なうことなく、応答特性を改善することができる。また、回路の消費電流が増加することもない。
以下、本発明の演算増幅器の実施例について説明する。図１はその１つの実施例の回路図である。図６で説明したものと同じものには同じ符号を付けてその詳しい説明は省略する。本実施例では、ＰＮＰトランジスタＱＡ１，ＱＡ２を追加したことを特徴とする。トランジスタＱＡ１は、ベースをトランジスタＱ４のエミッタに、エミッタをトランジスタＱ１のエミッタに、コレクタをトランジスタＱ４のコレクタに接続する。また、トランジスタＱＡ２は、ベースをトランジスタＱ３のエミッタに、エミッタをトランジスタＱ２のエミッタに、コレクタをトランジスタＱ３のコレクタに接続する。
なお、請求項との関係では、第１のトランジスタはＱ３に、第２のトランジスタはＱ４に、第３のトランジスタはＱ１に、第４のトランジスタはＱ２に、第５のトランジスタはＱＡ１に、第６のトランジスタはＱＡ２に、第１の電流源はＩ１に、第２の電流源はＩ２に、第３の電流源はＩ３に、それぞれ相当する。
上記のようにして構成される演算増幅器１０を、図２に示すように、反転入力端子ＩＮ−と出力端子ＯＵＴを直結してボルテージホロワを構成し、正転入力端子ＩＮ＋に低電圧がＶＬ、高電圧がＶＨのパルス信号ＶＩＮ＋が入力されるように接続したときの動作を説明する。
入力するパルス信号がＶＬであるときは、演算増幅器１０Ａの両端子ＩＮ＋，ＩＮ−の電圧は同じＶＬである。この後、ＶＩＮ＋がＶＨに向けて立ち上がると、トランジスタＱ１，Ｑ３がオフとなり、トランジスタＱ２，Ｑ４がオンとなる。トランジスタＱ４がオンとなることにより、電流源Ｉ１の電流Ｉ１がトランジスタＱ６のコレクタに流れ込む。また、このとき同時に、トランジスタＱＡ１もオンとなり、電流源Ｉ２の電流Ｉ２がトランジスタＱ６のコレクタに流れ込む。このため、トランジスタＱ６のコレクタ電流は、Ｉ１＋Ｉ２になる。
よって、トランジスタＱ６とカレントミラー関係にあるトランジスタＱ５のコレクタ電流ＩＣ５はＩＣ５＝Ｉ１＋Ｉ２となる。このとき、トランジスタＱ３のコレクタ電流ＩＣ３はＩＣ３＝０である。したがって、コレクタ電流ＩＣ５は増幅回路１に対する引き込み電流となり、コンデンサＣｃを充電させ、Ｐ点の電圧を上昇させ、この電圧が出力端子ＯＵＴから出力する。このときの出力電圧ＶＯＵＴはＶＩＮ−であり、その立上り傾斜、つまりスルーレートＳＲは、
ＳＲ＝（Ｉ１＋Ｉ２）／Ｃｃ (2)
によって決まる。
ＳＲ＝（Ｉ１＋Ｉ２）／Ｃｃ (2)
によって決まる。
この式（２）は前記した式(1)に比べて、Ｉ２だけ大きな値を示す。このように、入力電圧ＶＩＮ＋の立上り時には、一時的にスルーレートＳＲが大きくなり、立上りが高速化される。なお、このとき、回路の総電流は図６で説明した回路と全く変化しない。また、このスルーレートＳＲはパルス応答時のみ作用するので、回路の安定性に変化を来すこともない。
図３に図１、図６の演算増幅器１０，１０Ａの応答波形を、図４に同演算増幅器１０，１０ＡのトランジスタＱ５のコレクタ電流ＩＣ５の変化を示す。図３では、入力電圧ＶＩＮ＋を点線で、図１の演算増幅器の出力電圧ＶＯＵＴを実線で、図６の演算増幅器の出力電圧ＶＯＵＴを破線で示した。図４では図１の演算増幅器のコレクタ電流ＩＣ５を実線で、図６の演算増幅器のコレクタ電流ＩＣ５を破線で示した。図３のＶＢＥＱＡ１はトランジスタＱＡ１のベース・エミッタ間に印加する電圧を示す。
本実施例では、入力電圧ＶＩＮ＋がＶＬのときは、トランジスタＱ５のコレクタ電流ＩＣ５は、Ｉ１／２であるが、時刻ｔ１で入力電圧ＶＩＮ＋がＶＨに向けて立ち上がると増大を開始し、電流Ｉ１になる。さらに、時刻ｔ２に至るとトランジスタＱＡ１がオンして、コレクタ電流ＩＣ５は電流Ｉ１＋Ｉ２に増大し、出力電圧ＶＯＵＴがＶＨに近づく時刻ｔ３でトランジスタＱＡ１がオフして電流Ｉ１に戻り、この後時刻ｔ４で電流はＩ１／２に戻る。時刻ｔ６で入力電圧ＶＩＮ＋がＶＬに向けて立ち下がると、今度はトランジスタＱ１，Ｑ３がオフし、トランジスタＱ２，Ｑ４がオンして、この後トランジスタＱＡ２がオンし、前記と逆に、トランジスタＱ３のコレクタ電流ＩＣ３によってコンデンサＣｃが充電され、Ｐ点の電圧が低下する。一方、破線で示す従来例では、コレクタ電流ＩＣ５は最大値がＩ１に留まる。
図５に図２のようにボルテージホロワ接続したときの演算増幅器の応答特性のシミュレーション結果を示す。(a)は図１の本実施例の演算増幅器１０、(b)は図６の従来の演算増幅器１０Ａについてである。いずれも、演算増幅器１０，１０Ａの電圧増幅度Ｇｖ＝１、抵抗ＲＴ＝５０Ω、抵抗ＲＬ＝５００Ω、コンデンサＣＬ＝５ｐＦの条件である。(a)の応答特性が(b)に比べて高速応答を示していることが確認できる。
なお、以上説明した実施例は本発明の一例であり、種々変形が可能である。例えば、抵抗Ｒ１，Ｒ２は必ずしも必要ではない。また、図１で示したトランジスタの導電型（ＰＮＰ，ＮＰＮ）は反対にすることができることは勿論であり、このとき、電流源Ｉ１，Ｉ２，Ｉ３は吸込み用として低電位電源線Ｖ−の側に接続する。
１：Ｇｍ増幅器
２：バッファ回路
１０，１０Ａ：演算増幅器
２：バッファ回路
１０，１０Ａ：演算増幅器
Claims (2)
- 第１および第２のトランジスタを差動接続し、該差動接続の部分に第１の電流源を接続し、前記第１および第２のトランジスタのコレクタ側にカレントミラー回路を接続した差動増幅回路と、エミッタを前記第１のトランジスタのベースおよび第２の電流源に接続した第３のトランジスタと、エミッタを前記第２のトランジスタのベースおよび第３の電流源に接続した第４のトランジスタとを備え、前記第３のトランジスタのベースと前記第４のトランジスタのベースにそれぞれ入力信号を入力し、前記カレントミラー回路の出力側から電流を取り出すようにした演算増幅器において、
前記第２のトランジスタのエミッタにベースを接続し、前記第２のトランジスタのコレクタにコレクタを接続し、前記第３のトランジスタのエミッタにエミッタを接続した第５のトランジスタと、
前記第１のトランジスタのエミッタにベースを接続し、前記第１のトランジスタのコレクタにコレクタを接続し、前記第４のトランジスタのエミッタにエミッタを接続した第６のトランジスタと、
を有することを特徴とする演算増幅器。 - 請求項１に記載の演算増幅器において、
前記第１、第２、第３、第４、第５、第６のトランジスタを第１の導電型のトランジスタで構成し、前記カレントミラー回路を前記第１の導電型と反対の第２の導電型のトランジスタで構成したことを特徴とする演算増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006035504A JP4723394B2 (ja) | 2006-02-13 | 2006-02-13 | 演算増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006035504A JP4723394B2 (ja) | 2006-02-13 | 2006-02-13 | 演算増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007215127A JP2007215127A (ja) | 2007-08-23 |
| JP4723394B2 true JP4723394B2 (ja) | 2011-07-13 |
Family
ID=38493127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006035504A Active JP4723394B2 (ja) | 2006-02-13 | 2006-02-13 | 演算増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4723394B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011119856A (ja) * | 2009-12-01 | 2011-06-16 | New Japan Radio Co Ltd | 演算増幅器 |
| JP2011166573A (ja) * | 2010-02-12 | 2011-08-25 | New Japan Radio Co Ltd | 演算増幅器 |
| CN103558898A (zh) * | 2013-10-25 | 2014-02-05 | 苏州贝克微电子有限公司 | 一种电流镜瞬变加速电路 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0775289B2 (ja) * | 1986-03-03 | 1995-08-09 | 株式会社日立製作所 | 相互コンダクタンス増幅回路 |
| JP2603968B2 (ja) * | 1987-10-12 | 1997-04-23 | 株式会社東芝 | 線形差動増幅回路 |
| JP2915440B2 (ja) * | 1989-09-12 | 1999-07-05 | 株式会社東芝 | 線形化差動増幅器 |
| JP3442541B2 (ja) * | 1995-07-31 | 2003-09-02 | 株式会社東芝 | 駆動回路 |
| JPH114127A (ja) * | 1997-06-11 | 1999-01-06 | Matsushita Electric Ind Co Ltd | 電圧電流変換回路 |
| JP2005303497A (ja) * | 2004-04-08 | 2005-10-27 | Denso Corp | 差動増幅回路 |
-
2006
- 2006-02-13 JP JP2006035504A patent/JP4723394B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007215127A (ja) | 2007-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020109547A1 (en) | Slew rate boost circuitry and method | |
| US20060267687A1 (en) | Current shunt instrumentation amplifier with extended bipolar input common mode range | |
| US7528659B2 (en) | Fully differential amplification device | |
| JP4723394B2 (ja) | 演算増幅器 | |
| JP2006311419A (ja) | 信号出力回路 | |
| WO2019189602A1 (ja) | トラック・アンド・ホールド回路 | |
| TW416227B (en) | Level clamp circuit | |
| US6734720B2 (en) | Operational amplifier in which the idle current of its output push-pull transistors is substantially zero | |
| US7199655B2 (en) | Multistage amplifier circuit without interstage coupling capacitor | |
| JP4768653B2 (ja) | 演算増幅器 | |
| JP3922906B2 (ja) | 広帯域差動増幅回路 | |
| JP5453137B2 (ja) | 演算増幅器 | |
| JP2008211654A (ja) | 演算増幅器 | |
| JP5406634B2 (ja) | 演算増幅器 | |
| JPH0339928Y2 (ja) | ||
| JPH03154508A (ja) | 増幅器回路 | |
| JPH06232654A (ja) | 演算増幅回路 | |
| JPS6336745Y2 (ja) | ||
| JP3837263B2 (ja) | 半導体集積回路 | |
| JP5060890B2 (ja) | 半導体装置 | |
| JP5944740B2 (ja) | バンドパスフィルタ回路 | |
| JP5350882B2 (ja) | 容量増倍回路 | |
| JP3150002B2 (ja) | 出力回路 | |
| JPH0117849Y2 (ja) | ||
| JPH07106872A (ja) | 高スルーレート演算増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081205 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101018 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101026 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101108 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110330 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110407 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4723394 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |