JP2011166573A - 演算増幅器 - Google Patents

Abstract

【課題】全ての位相補償容量に対して充放電の加速電流を供給することでスルーレートを増大させた演算増幅器を提供する。
【解決手段】ゲートが正転入力端子ＩＮ＋に接続されたトランジスタ１１ａ、ゲートが反転入力端子ＩＮ−に接続されたトランジスタ１１ｂ、トランジスタ１１ａ，１１ｂのソースに共通接続された電流源ＣＳ１、及びトランジスタ１１ａ、１１ｂのドレインに接続された負荷を有する第１の差動回路１１と、該第１の差動回路１１の正転出力信号を増幅する１又は２段以上縦続接続された増幅器１２１〜１２ｎと、増幅器１２１〜１２ｎの入力側と出力端子ＯＵＴの間に接続された位相補償容量ＣＣ１〜ＣＣｎとを備えた演算増幅器において、正転入力端子ＩＮ＋の電圧が反転入力端子ＩＮ-の電圧よりもＶdif1より高くなると位相補償容量ＣＣ１〜ＣＣｎに対し放電電流を追加し、Ｖdif３より低くなると充電電流を追加する電流制御部１３を備えた。
【選択図】図１

Description

本発明は、スルーレート増大を図った演算増幅器に関するものである。

演算増幅器では、高速かつ安定性の高いパルス応答特性を持つことが理想とされる。一般的な演算増幅器では、帰還回路（ボルテージホロア等）構成時の安定性を確保するための位相補償容量が備え付けられており、高速化するためには、この位相補償容量の値を小さくするか、この容量に流れる電流を増大させる必要がある。しかし、これらの方法で高速化を実現しようとすると、演算増幅器の安定性が低下する。

図４に、従来の演算増幅器４０の構成例を示す（例えば、特許文献１の図５）。この演算増幅器は、高電圧電源線Ｖ＋と低電圧電源線Ｖ−の電圧範囲内で、正転入力端子ＩＮ＋と反転入力端子ＩＮ−に入力された電圧信号の差分を増幅し、単相の電圧信号として出力する差動回路４１、その差動回路４１の正相側の出力電圧信号を増幅して出力する高入力インピーダンスの電圧増幅器４２、増幅された電圧信号を低出力インピーダンスで出力端子ＯＵＴに出力するためのバッファ回路４３、増幅された電圧信号の周波数特性に極をつくることで位相余裕を増加させ、帰還回路構成時の演算増幅器の安定性を保つ位相補償容量ＣＣ１で構成される。差動回路４１は、ＰＭＯＳトランジスタＭ１，Ｍ２、カレントミラー接続され能動負荷を構成するＮＭＯＳトランジスタＭ３，Ｍ４、電流Ｉ１の電流源ＣＳ１からなる。

上記のように構成された演算増幅器を、図５に示すように、反転入力端子ＩＮ−と出力端子ＯＵＴの間を直結してボルテージホロアを構成し、低電圧ＶＬが入力されていた正転入力端子ＩＮ＋に、高電圧ＶＨ（＞ＶＬ）のパルス信号が入力されたときの動作を説明する。

最初は、入力端子ＩＮ＋とＩＮ−は電圧ＶＬで同電位である。次に、端子ＩＮ＋に電圧ＶＨが任意のパルス立ち上がり速度で印加されると、トランジスタＭ１がオフ状態でトランジスタＭ２がオン状態となり、定電流源ＣＳ１から流れる電流Ｉ１が全てトランジスタＭ２に流れる。電流Ｉ１はトランジスタＭ３とＭ４によって構成されたカレントミラー回路によってミラーされ、トランジスタＭ３のドレイン電流の値はＩ１となる。ここでトランジスタＭ１はオフ状態であるため、トランジスタＭ１のドレイン電流はゼロである。また電圧増幅器４２は高入力インピーダンスであるため、トランジスタＭ３のドレイン電流は位相補償容量ＣＣ１からの引き込み電流となり、その容量ＣＣ１を放電させ、Ｐ点の電位を上昇させる。Ｐ点から出力端子ＯＵＴまではバッファ回路４３であるので、出力端子ＯＵＴの電位である出力電圧ＶＯＵＴもＰ点の電位に追従して上昇する。このとき、Ｐ点の電位と出力電圧ＶＯＵＴは、ある速度で電圧ＶＨに達する。この速度は、パルス応答速度としてスルーレートＳＲとも呼ばれ、電流Ｉ１が位相補償容量ＣＣ１を放電する次の式で定義される。

このスルーレートＳＲの値が大きいほど、パルス応答速度が速い。

従来の技術では、式（１）を参考に、スルーレートＳＲを増大させるために、電流Ｉ１の値を大きくするか、位相補償容量ＣＣ１の値を小さくする方法を用いてきた。しかし上記のような手法でスルーレートＳＲを増大させると、演算増幅器の安定性の指標である位相余裕が減少し、出力電圧ＶＯＵＴに振動が発生し、動作の安定性が損なわれる問題がある。

この問題を解決し、演算増幅器の安定性を損なうことなくスルーレートを増加させる回路が特許文献１の図１，図２に記載されている。図１のスルーレート増大回路は、電流源を含む２組の差動対とカレントミラー回路により構成される。このスルーレート増大回路の特徴は、各入力端子に接続された各差動対の一方のトランジスタのエミッタにダイオードが接続されていることである。この非平衡な差動対により入力端子間電位差Ｖdifを検出する。カレントミラー回路の出力は、演算増幅器の差動増幅回路のエミッタ共通接続点に接続されている。

これらにより、入力端子間電位差Ｖdifが約０．５Ｖを超えたときに、差動増幅回路に電流を追加供給し始め、容量Ｃｐを放電する電流を増加させることで、スルーレートを増大させる。また、入力端子間電位差Ｖdifが約０．５Ｖ未満の場合は、このスルーレート増大回路から差動増幅回路へは電流が供給されないため、演算増幅器の安定性は損なわれない。

特許第２８１２１０３号

ところで、演算増幅器が出力側に複数段の増幅器を備え、その各増幅器の入力側と出力端子の間に個々に位相補償容量が接続されている場合は、スルーレートは各位相補償容量の内の充放電時間の遅いもので制限されてしまう。この点で、図４を用いて説明した従来の演算増幅器では、入力端子間電位差Ｖdifが約０．５Ｖを超えたときに差動増幅回路に電流を追加供給するのみであり、初段の位相補償容量ＣＣ１の充放電の電流の追加にしか寄与できず、後段に接続された位相補償容量に対しての充放電の電流の追加供給は行われない。したがって、この場合のスルーレートは、充放電の遅いものによって制限され、スルーレートの増大が見込めないといった欠点がある。

本発明の目的は、回路の安定性を保持したまま増幅器の段数に関わらず任意の位相補償容量に対して同時に充放電の加速電流を供給することでスルーレートを増大させた演算増幅器を提供することである。

請求項１にかかる発明の演算増幅器は、ゲートが正転入力端子に接続された第１のトランジスタ、ゲートが反転入力端子に接続された第２のトランジスタ、該第１および第２のトランジスタのソースに共通接続された第１の電流源、並びに前記第１および第２のトランジスタのドレインに接続された負荷を有する第１の差動回路と、該第１の差動回路からの出力信号を増幅する１又は２段以上縦続接続された増幅器と、該１又は２段以上の各増幅器の入力側と出力端子の間に接続された１又は２以上の位相補償容量とを備えた演算増幅器において、前記正転入力端子の電圧が前記反転入力端子の電圧よりも第１の所定値以上高くなると前記１又は２以上の位相補償容量に対し放電電流を追加供給し、第２の所定値以上低くなると前記１又は２以上の位相補償容量に対し充電電流を追加供給する電流制御部を備えたことを特徴とする。

請求項２にかかる発明は、請求項１に記載の演算増幅器において、前記電流制御部は、前記正転入力端子の電圧が前記反転入力端子の電圧より前記第１の所定値以上高くなると出力電流を増大させる第２の差動回路と、前記正転入力端子の電圧が前記反転入力端子の電圧よりも前記第２の所定値以上低くなると出力電流を増大させる第３の差動回路と、前記第２の差動回路の前記出力電流をミラーして前記１又は２以上の位相補償容量に放電電流を追加供給する第１のカレントミラー回路と、前記第３の差動回路の前記出力電流をミラーして前記１又は２以上の位相補償容量に充電電流を追加供給する第２のカレントミラー回路とを含む、ことを特徴とする。

請求項３にかかる発明は、請求項１に記載の演算増幅器において、前記電流制御部は、前記正転入力端子の電圧が前記反転入力端子の電圧より前記第１の所定値以上高くなると出力電流を増大させる第２の差動回路と、前記正転入力端子の電圧が前記反転入力端子の電圧よりも前記第２の所定値以上低くなると出力電流を増大させる第３の差動回路と、前記第２の差動回路の前記出力電流をミラーする第３のカレントミラー回路と、該第３のカレントミラー回路の出力電流をミラーして前記１又は２以上の位相補償容量に放電電流を追加供給する第１のカレントミラー回路と、前記第３の差動回路の前記出力電流をミラーして前記１又は２以上の位相補償容量に充電電流を追加供給する第２のカレントミラー回路とを含む、ことを特徴とする。

請求項４にかかる発明は、請求項２に記載の演算増幅器において、前記第２の差動回路を前記第１の差動回路を構成する差動接続トランジスタと同じ極性の差動接続トランジスタで構成し、前記第３の差動回路を前記第１の差動回路を構成する差動接続トランジスタと逆の極性の差動接続トランジスタで構成したことを特徴とする。

請求項５にかかる発明は、請求項３に記載の演算増幅器において、前記第２の差動回路および前記第３の差動回路を、前記第１の差動回路を構成する差動接続トランジスタと逆の極性の差動接続トランジスタで構成したことを特徴とする。

請求項６にかかる発明は、請求項１、２、３又は４に記載の演算増幅器において、前記各トランジスタをバイポーラトランジスタに置き換え、前記ゲートをベースに、前記ドレインをコレクタに、前記ソースをエミッタにそれぞれ置き換えたことを特徴とする。

本発明によれば、入力電圧が低電位から高電位に遷移するときに、１又は２以上の位相補償容量に対して、同時に放電電流を追加供給して出力電圧の上昇を加速させ、高電位から低電位に遷移する際に、同時に充電電流を追加供給して出力電圧の低下を加速させるため、動作の安定性を損なうことなく、スルーレートを増大させることかできる。また、位相補償容量を接続した増幅器の段数が何段であってもその全ての位相補償容量に対して同時に充放電の加速電流を供給しスルーレートを増大させることができる。

本発明の原理説明用の演算増幅器の説明図である。 本発明の第１の実施例の演算増幅器の回路図である。 本発明の第２の実施例の演算増幅器の回路図である。 従来の演算増幅器の回路図である。 演算増幅器をボルテージホロワ構成する接続図である。 本発明と従来の演算増幅器をボルテージホロワ構成で動作させたときの入力電圧に対する出力電圧の時間変化特性図である。 本発明と従来の演算増幅器をボルテージホロワ構成で動作させたときのスルーレートの時間変化特性図である。

図１に本発明の演算増幅器の原理図を示す。本発明の演算増幅器１０は、ゲートが正転入力端子ＩＮ＋に接続された第１のトランジスタ１１ａ、ゲートが反転入力端子ＩＮ−に接続された第２のトランジスタ１１ｂ、該第１および第２のトランジスタ１１ａ，１１ｂのソースに共通接続された第１の電流源ＣＳ１、および該第１および第２のトランジスタ１１ａ，１１ｂのドレインに接続された負荷（図示せず）を有する第１の差動回路１１と、該第１の差動回路１１の出力信号を増幅するｎ段の縦続接続された増幅器１２１〜１２ｎと、該ｎ段の各増幅器１２１〜１２ｎの入力側と出力端子ＯＵＴの間に接続されたｎ個の位相補償容量ＣＣ１〜ＣＣｎとを備える。１３は電流制御部であり、両入力端子ＩＮ＋，ＩＮ−の電圧とトランジスタ１１ａ，１１ｂの共通ソースの電圧を入力し、正転入力端子ＩＮ＋の電圧が反転入力端子ＩＮ−の電圧よりも第１の所定値以上高くなるとｎ個の位相補償容量１２１〜１２ｎに放電電流（出力端子ＯＵＴの出力電圧を高くする電流）を同時に追加して出力端子ＯＵＴの電圧の上昇を促進させ、第２の所定値以上低くなるとｎ個の位相補償容量１２１〜１２ｎに充電電流（出力端子ＯＵＴの出力電圧を低くする電流）を同時に追加して出力端子ＯＵＴの電圧の低下を促進させる。

これにより、入力電圧が低電位から高電位に遷移する際および高電位から低電位に遷移する際に、出力電圧の上昇、下降が迅速化し、動作の安定性を損なうことなく、スルーレートを増大させることかできる。また、位相補償容量を接続した増幅器の段数が何段であってもその全ての位相補償容量に対して同時に充放電の加速電流を供給しスルーレートを増大させることができる。

＜第１の実施例＞
図２に本発明の第１の実施例の演算増幅器２０の構成を示す。差動接続のＰＭＯＳトランジスタＭ１，Ｍ２、電流Ｉ１の電流源ＣＳ１、トランジスタＭ１，Ｍ２の能動負荷としてのカレントミラー接続されたＮＭＯＳトランジスタＭ３，Ｍ４により、第１の差動回路２１が構成される。また、差動接続のＰＭＯＳトランジスタＭＣ１，ＭＣ２、電流Ｉ２の電流源ＣＳ２により、第２の差動回路２２を構成される。さらに、差動接続のＰＭＯＳトランジスタＭＣ３，ＭＣ４、電流Ｉ３の電流源ＣＳ３により、第３の差動回路２３を構成される。ＮＭＯＳトランジスタＭＣ５，ＭＣ６，ＭＣ７は第２の差動回路２２のトランジスタＭＣ２のドレイン電流を基準電流とする第１のカレントミラー回路２４を構成し、ＰＭＯＳトランジスタＭＣ８，ＭＣ９，ＭＣ１０は第３の差動回路２３のトランジスタＭＣ３のドレイン電流を基準電流とする第２のカレントミラー回路２５を構成する。２６，２７は単相増幅器、ＣＣ１，ＣＣ２は出力端子ＯＵＴから単相増幅器２６，２７の入力側に帰還接続された位相補償容量である。第１のカレントミラー回路２４は、位相補償容量ＣＣ１，ＣＣ２に対して放電電流を同時に追加供給する。また、第２のカレントミラー回路２５は、位相補償容量ＣＣ１，ＣＣ２に対して充電電流を同時に追加供給する。

このように、本実施例は３段増幅構成で、２個所に位相補償容量ＣＣ１，ＣＣ２を備えた入れ子型補償の演算増幅器である。このような複数の位相補償容量を備えた演算増幅器でスルーレートを増大するには、これらの位相補償容量ＣＣ１，ＣＣ２の充放電電流を同時に追加する必要がある。これについて、特許文献１の技術では１段目の位相補償容量ＣＣ１への充放電電流を追加することができても、２段目の位相補償容量ＣＣ２の充放電電流を追加できず、結果としてスルーレートは位相補償容量ＣＣ２の充放電時間で制限される。これに対し、本発明では第１、第２のカレントミラー回路２４，２５において出力電流を出力するトランジスタの数を増やしていけば、位相補償容量を接続した増幅器の段数が何段であってもその全ての位相補償容量に対して充放電電流を同時に追加させることができ、スルーレート増大の効果を得るという特長を持つ。

本実施例の回路動作説明を簡単にするために、第２および第３の差動回路２２，２３のトランジスタＭＣ１，ＭＣ２，ＭＣ３、ＭＣ４のゲート幅Ｗおよびゲート長Ｌは同じ値とする。トランジスタＭＣ１，ＭＣ２，ＭＣ３，ＭＣ４において、電流の流れる経路が完全に切り替わる時の入力端子間電位差Ｖdifは、それぞれのトランジスタのオーバードライブ電圧Ｖｏｖとの間に以下の関係がある。

ここで、Ｉｄはトランジスタのドレイン電流、μはチャネルでのキャリア移動度、Ｃｏｘは単位面積当たりのゲート酸化膜容量、Ｗはゲート幅、Ｌはゲート長である。

上記のようにして構成される演算増幅器を、図５に示すように反転入力端子ＩＮ-と出力端子ＯＵＴを接続してボルテージホロアを構成し、正転入力端子ＩＮ＋にパルス信号が入力されたときの信号伝播について述べる。ここで正転入力端子ＩＮ＋の電位をＶＩＮ＋、反転入力端子ＩＮ−（ＯＵＴ）の電位をＶＩＮ−（ＶＯＵＴ）と表記する。図６は入出力電圧の特性図であり、実線が本実施例の特性、破線が図４の従来例の特性である。

始めに、パルス上昇時、すなわち正転入力端子ＩＮ＋に低電圧ＶＬから高電圧ＶＨへのパルス信号が入力された時について述べる。図６において、時刻ｔ０からｔ１までは電圧ＶＩＮ＋とＶＩＮ−は同電位ＶＬである。このとき第２の差動回路２２では、トランジスタＭＣ１がオン状態、トランジスタＭＣ２がオフ状態であり、電流源ＣＳ２より流れる電流Ｉ２は全てトランジスタＭＣ１に流れ、第１のカレントミラー回路２４には電流が流れない。同様に第３の差動回路２３では、トランジスタＭＣ３がオフ状態、トランジスタＭＣ４がオン状態であり、電流源ＣＳ３へと流れる込む電流Ｉ３は全てトランジスタＭＣ４から供給され、第２のカレントミラー回路２５には電流が流れない。従って、時刻ｔ０からｔ１までの演算増幅器２０の状態は従来例と同じであり、演算増幅器の安定性も従来例と同じである。

次に、時刻ｔ１で反転入力端子ＩＮ＋に高電位ＶＨが任意のパルス立ち上がり速度で印加され、時刻ｔ２で正転入力端子ＩＮ＋と反転入力端子ＩＮ−の入力端子間電位差Ｖdifが、式（３）から決まる値Ｖdif１に達するまでの状態を説明する。Ｖdif１は第２の差動回路２２トランジスタＭＣ１に流れていた電流Ｉ２がトランジスタＭＣ２に流れ始める電位差である。

ここで｜ＶｏｖＭ１｜はトランジスタＭ１のオーバードライブ電圧、｜ＶｔｐＭ１｜はトランジスタＭ１の閉値電圧、｜ＶｏｖＭＣ２｜はトランジスタＭＣ２のオーバードライブ電圧である。

時刻ｔ１とｔ２の間では、トランジスタＭ１がオフ状態、Ｍ２がオン状態となり、電流源ＣＳ１から流れる電流Ｉ１が全てトランジスタＭ２に流れる。また、トランジスタＭＣ１とＭＣ２、ＭＣ３とＭＣ４の状態は、時刻ｔ０からｔ１までの状態と変わらない。したがって、トランジスタＭ４のドレイン電流は電流Ｉ１となり、トランジスタＭ３にはそのトランジスタＭ４のドレイン電流がミラーされるので、トランジスタＭ３のドレイン電流はＩ１となる。このときのスルーレートは図６の実線に示されるように従来例と同じであり、式（１）で表わされる。

時刻ｔ２で入力端子間電位差Ｖdifが式(３)のＶdif１より大きくなると、電流Ｉ２はトランジスタＭＣ２に流れ始め、入力端子間電位差Ｖdifが式（４）で決まる値Ｖdif２以上になったとき電流Ｉ２は全てトランジスタＭＣ２に流れる。

トランジスタＭＣ２を経由した電流１２はトランジスタＭＣ５に流れ、第１のカレントミラー回路２４の基準電流となる。そしてトランジスタＭＣ６，ＭＣ７によってミラーされ、位相補償容量ＣＣ１，ＣＣ２の放電を加速する電流を同時に生成する。トランジスタＭＣ５、ＭＣ６、ＭＣ７のゲートサイズを任意にすることで、それぞれの補償容量ＣＣ１，ＣＣ２に対する放電電流の追加量を任意に設定することができる。一方、第３の差動回路２３では状態に変化はない。

このときのスルーレートは次式で表わされる。

ここで、Ｋ１は第１のカレントミラー回路２４のミラー倍率である。この式で表されるスルーレートは従来例である式（１）と比べて、「Ｋ１×Ｉ２／ＣＣ１」だけ大きな値となる。よって、図６に示すように出力電圧ＶＯＵＴの立ち上がりが急峻となり、スルーレートが増大する。一方、図６の破線で示したように、従来例では「Ｋ１×Ｉ２」の供給がないため、スルーレートは時刻ｔ２以前と同じ大きさである。

時刻ｔ３で入力端子間電位差Ｖdifが式（３）で決まる値より小さくなった場合の動作を説明する。このとき、第２の差動回路２２では、トランジスタＭＣ１がオン状態、トランジスタＭＣ２がオフ状態となり、電流源ＣＳ２の電流Ｉ２は全てトランジスタＭＣ１に流れ、第１のカレントミラー回路２４に電流Ｉ２は供給されない。一方、第３の差動回路２３の状態に変化はない。また、第１の差動回路２１のトランジスタＭ１はオフ状態のままで、トランジスタＭ２に電流源ＣＳ１の電流Ｉ１が流れる。このときのスルーレートは従来例と同じであり、式（１）で表わされる。その後、時刻ｔ４で電圧ＶＩＮ＋と電圧ＶＯＵＴは同電位ＶＨとなる。従来例ではスルーレートが増加しないため、本実施例よりも遅れて時刻ｔ５で電圧ＶＩＮ＋とＶＯＵＴは同電位ＶＨとなっていた。

次にパルス下降時、すなわち正転入力端子ＩＮ＋に高電圧ＶＨから低電圧ＶＬへのパルス信号が入力されたときの信号伝播については、これまで述べた動作が第３の差動回路２３と第２のカレントミラー回路２５について起こり、同様にスルーレートの増大効果を得る。

本実施例で示した演算増幅器２０はＭＯＳトランジスタのＰ型とＮ型は反対にすることができる。また、本実施例はバイポーラトランジスタの構成でも実現できる。

＜第２の実施例＞
図３に本発明の第２の実施例の演算増幅器３０の構成を示す。差動接続のＰＮＰトランジスタＱ１，Ｑ２、電流Ｉ１の電流源ＣＳ１、トランジスタＱ１，Ｑ２の能動負荷としてのカレントミラー接続されたＮＰＮトランジスタＱ３，Ｑ４により、第１の差動回路３１が構成される。また、差動接続のＮＰＮトランジスタＱＣ１，ＱＣ２、電流Ｉ２の電流源ＣＳ２により、第２の差動回路３２が構成される。さらに、差動接続のＮＰＮトランジスタＱＣ３，ＱＣ４、電流Ｉ３の電流源ＣＳ３により、第３の差動回路３３が構成される。ＰＮＰトランジスタＱＣ５，ＱＣ６はトランジスタＱＣ１のコレクタ電流を基準電流とする第４のカレントミラー回路３８を構成し、ＮＰＮトランジスタＱＣ７，ＱＣ８，ＱＣ９はトランジスタＱＣ６のコレクタ電流を基準電流とする第１のカレントミラー回路３４を構成し、ＰＮＰトランジスタＭＣ１０，ＭＣ１１，ＭＣ１２はトランジスタＱＣ３のコレクタ電流を基準電流とする第２のカレントミラー回路３５を構成する。３６，３７は単相増幅器、ＣＣ１，ＣＣ２は出力端子ＯＵＴから単相増幅器３６，３７の入力側に帰還接続された位相補償容量である。第１のカレントミラー回路３４は、位相補償容量ＣＣ１，ＣＣ２に対して放電電流を同時に追加供給する。また、第２のカレントミラー回路３５は、位相補償容量ＣＣ１，ＣＣ２に対して充電電流を同時に追加供給する。

本実施例では入力段の第１の差動回路３１がＰＮＰ型であるのに対し、第２の差動回路３２と第３の差動回路３３をどちらもＮＰＮ型トランジスタで構成せれる。

上記のように構成される演算増幅器３０を図５に示すように反転入力端子ＩＮ−と出力端子ＯＵＴを接続してボルテージホロアを構成し、正転入力端子ＩＮ＋にパルス信号が入力されたときの信号伝播について述べる。ここで正転入力端子ＩＮ＋の電位をＶＩＮ＋、反転入力端子ＩＮ-（ＯＵＴ）の電位をＶＩＮ−（ＶＯＵＴ）と表記する。

始めに、パルス上昇時、すなわち正転入力端子ＩＮ＋に低電圧ＶＬから高電圧ＶＨへのパルス信号が入力された時について述べる。図６において、時刻ｔ０からｔ１までは電圧ＶＩＮ＋とＶＩＮ−は同電位ＶＬである。このとき、第２の差動回路３２ではトランジスタＱＣ１がオフ状態、トランジスタＱＣ２がオン状態であり、電流源ＣＳ２へ流れる電流Ｉ２は全てトランジスタＱＣ２から供給され、第３、２のカレントミラー回路３６、３７にも電流が流れない。同様に、第３の差動回路３３ではトランジスタＱＣ３がオフ状態、トランジスタＱＣ４がオン状態であり、電流源ＣＳ３へと流れる電流Ｉ３は全てトランジスタＱＣ４から供給され、第２のカレントミラー回路３５には電流が流れない。従って、時刻ｔ０からｔ１までの演算増幅器３０の状態は従来例と同じであり、演算増幅器の安定性も従来例と同じである。

次に、時刻ｔ１で正転入力端子ＩＮ＋に電圧ＶＨが任意のパルス立ち上がり速度で印加され、時刻ｔ２で入力端子ＩＮ＋とＩＮ−の入力端子間電位差Ｖdifが式（６）で決まる値Ｖdif３に達するまでの状態を説明する。このＶdif３は、第２の差動回路３２のトランジスタＱＣ２に流れていた電流Ｉ２がトランジスタＱＣ１に流れ始める電位差である。

ここで、｜ＶＢＥＱ２｜はトランジスタＱ２のベース・エミッタ間電圧、ＶｔはＶｔ＝ｋｔ／ｑで熱電位である。

時刻ｔ１とｔ２の間では、トランジスタＱ１がオフ状態、トランジスタＱ２がオン状態となり、電流源ＣＳ１から流れる電流Ｉ１が全てトランジスタＱ２に流れる。また、第２、第３の差動回路３２、３３の状態は時刻ｔ０からｔ１までの状態と変わらない。したがって、トランジスタＱ４のコレクタ電流はＩ１となり、トランジスタＱ３にはトランジスタＱ４のコレクタ電流がミラーされるので、トランジスタＱ３のコレクタ電流はＩ１となる。このときのスルーレートは、図６の実線に示されるように従来例と同じであり、式（１）で表わされる。

時刻ｔ２で入力端子間電位差ＶdifがＶdif３より大きくなると、電流Ｉ２はトランジスタＱＣ１に流れ始め、入力端子間電位差Ｖdifが式（７）で決まる値Ｖdif４以上になったとき、電流Ｉ２は全てトランジスタＱＣ１に流れる。

トランジスタＱＣ１に流れる電流１２はトランジスタＱＣ５を流れ、第３のカレントミラー回路３８の基準電流となる。そしてトランジスタＱＣ６によってミラーされトランジスタＱＣ７を流れ第１のカレントミラー回路３４の基準電涜となり、トランジスタＱＣ８，ＱＣ９によってミラーされ、位相補償容量ＣＣ１，ＣＣ２の放電を加速する電流を同時に生成する。トランジスタＱＣ７，ＱＣ８，ＱＣ９のエミッタサイズを仕意に設定することで、それぞれの位相補償容量に対する放電電流を任意に追加することができる。一方、第３の差動回路３３では状態に変化はない。

このときのスルーレートは式（５）で表わされる。この式で表されるスルーレートは従来例である式（１）と比べて、「Ｋ１×Ｉ２／ＣＣ１」だけ大きな値となる。よって、図６に示すように出力パルスの立ち上がりが急峻となりスルーレートが増大する。一方、図６の破線で示したように、従来例では「Ｋ１×Ｉ２」の供給がないため、スルーレートは時刻ｔ２以前と同じ大きさである。

次に、時刻ｔ３で入力端子間電位差ＶdifがＶdif３より小さくなった場合の動作を説明する。このとき、第２の差動回路３２ではトランジスタＱＣ１がオフ状態、トランジスタＱＣ２がオン状態となり、電流源ＣＳ２の電流Ｉ２は全てトランジスタＱＣ２に流れ、第３のカレントミラー回路３６に電流Ｉ２は供給されない。一方、第３の差動回路３３の状態に変化はない。また、第１の差動回路３１のトランジスタＱ１はオフ状態のままで、トランジスタＱ２に電流１１が流れる。このときのスルーレートは従来例と同じであり、式（１）で表わされる。その後、時刻ｔ４で電圧ＶＩＮ＋とＶＯＵＴは同電位ＶＨとなる。従来例ではスルーレートが増加しないため、本実施例より遅れて時刻ｔ５で電圧ＶＩＮ＋とＶＯＵＴは同電位ＶＨとなる。

パルス下降時、すなわち正転入力端子ＩＮ＋に高電圧ＶＨから低電圧ＶＬへのパルス信号が入力されたときの信号伝播については、これまで述べた動作が第３の差動回路３３と、第２、第３のカレントミラー回路３５，３８について起こり、同様にスルーレートの増大効果を得る。

なお、本実施例で示した図３の回路は、各バイポーラトランジスタの導電型を反対にしても同等の効果を得ることができる。また、当然ながらバイポーラトランジスタをＭＯＳトランジスタに置き換えることもできる。

１０：本発明の原理の演算増幅器、１１：第１の差動回路、１１ａ，１１ｂ：トランジスタ、ＣＳ１：電流源、１２１〜１２ｎ：単相増幅器、１３：電流制御部、ＣＣ１〜ＣＣｎ：位相補償容量
２０：第１の実施例の演算増幅器、２１：第１の差動回路、２２：第２の差動回路、２３：第３の差動回路、２４：第１のカレントミラー回路、２５：第２のカレントミラー回路、２６，２７：増幅器
３０：第２の実施例の演算増幅器、３１：第１の差動回路、３２：第２の差動回路、３３：第３の差動回路、３４：第１のカレントミラー回路、３５：第２のカレントミラー回路、３６，３７：増幅器、３８：第３のカレントミラー回路

Claims (6)

1. ゲートが正転入力端子に接続された第１のトランジスタ、ゲートが反転入力端子に接続された第２のトランジスタ、該第１および第２のトランジスタのソースに共通接続された第１の電流源、並びに前記第１および第２のトランジスタのドレインに接続された負荷を有する第１の差動回路と、該第１の差動回路からの出力信号を増幅する１又は２段以上縦続接続された増幅器と、該１又は２段以上の各増幅器の入力側と出力端子の間に接続された１又は２以上の位相補償容量とを備えた演算増幅器において、
   前記正転入力端子の電圧が前記反転入力端子の電圧よりも第１の所定値以上高くなると前記１又は２以上の位相補償容量に対し放電電流を追加供給し、第２の所定値以上低くなると前記１又は２以上の位相補償容量に対し充電電流を追加供給する電流制御部を備えたことを特徴とする演算増幅器。
2. 請求項１に記載の演算増幅器において、
   前記電流制御部は、前記正転入力端子の電圧が前記反転入力端子の電圧より前記第１の所定値以上高くなると出力電流を増大させる第２の差動回路と、前記正転入力端子の電圧が前記反転入力端子の電圧よりも前記第２の所定値以上低くなると出力電流を増大させる第３の差動回路と、前記第２の差動回路の前記出力電流をミラーして前記１又は２以上の位相補償容量に放電電流を追加供給する第１のカレントミラー回路と、前記第３の差動回路の前記出力電流をミラーして前記１又は２以上の位相補償容量に充電電流を追加供給する第２のカレントミラー回路とを含む、
   ことを特徴とする演算増幅器。
3. 請求項１に記載の演算増幅器において、
   前記電流制御部は、前記正転入力端子の電圧が前記反転入力端子の電圧より前記第１の所定値以上高くなると出力電流を増大させる第２の差動回路と、前記正転入力端子の電圧が前記反転入力端子の電圧よりも前記第２の所定値以上低くなると出力電流を増大させる第３の差動回路と、前記第２の差動回路の前記出力電流をミラーする第３のカレントミラー回路と、該第３のカレントミラー回路の出力電流をミラーして前記１又は２以上の位相補償容量に放電電流を追加供給する第１のカレントミラー回路と、前記第３の差動回路の前記出力電流をミラーして前記１又は２以上の位相補償容量に充電電流を追加供給する第２のカレントミラー回路とを含む、
   ことを特徴とする演算増幅器。
4. 請求項２に記載の演算増幅器において、
   前記第２の差動回路を前記第１の差動回路を構成する差動接続トランジスタと同じ極性の差動接続トランジスタで構成し、前記第３の差動回路を前記第１の差動回路を構成する差動接続トランジスタと逆の極性の差動接続トランジスタで構成したことを特徴とする演算増幅器。
5. 請求項３に記載の演算増幅器において、
   前記第２の差動回路および前記第３の差動回路を、前記第１の差動回路を構成する差動接続トランジスタと逆の極性の差動接続トランジスタで構成したことを特徴とする演算増幅器。
6. 請求項１、２、３又は４に記載の演算増幅器において、
   前記各トランジスタをバイポーラトランジスタに置き換え、前記ゲートをベースに、前記ドレインをコレクタに、前記ソースをエミッタにそれぞれ置き換えたことを特徴とする演算増幅器。

Images