JP2017079397A - 増幅回路 - Google Patents

Abstract

【課題】位相余裕が改善された高利得な増幅回路を提供する。【解決手段】一実施形態に係る増幅回路は、第１の増幅器と、第２の増幅器と、第３の増幅器と、容量と、を備える。第１の増幅器は、入力信号が入力される。第２の増幅器は、第１の増幅器より後段に接続される。第３の増幅器は、入力信号が入力され、第２の増幅器の出力信号と同位相の出力信号を出力する。容量は、第２の増幅器の出力端子と、第３の増幅器の出力端子と、の間に接続される。【選択図】図１

Description

本発明の実施形態は、増幅回路に関する。

従来、高利得な増幅回路として、増幅器を多段に縦続接続した多段増幅回路が提案されている。多段増幅回路では、増幅器の段数の分だけ入力信号の位相が回転するため、出力信号が不安定になるという問題がある。このような不安定性を改善するために、ミラー効果を利用した位相補償（ミラー補償）が利用されている。しかしながら、ミラー補償を利用すると、増幅回路の信号帯域が狭くなる。このため、多段増幅回路の位相余裕の改善と、信号帯域の広域化と、を両立することは困難であった。

従来、位相余裕と信号帯域とを両立する方法として、２段増幅回路の２段目の増幅器と並列に、直列に接続された増幅器及び容量を含む補償経路を設ける方法が提案されている。しかしながら、この増幅回路では、補償経路も２段増幅回路を構成するため、位相余裕の改善量が小さかった。

また、他の方法として、２段増幅回路と並列に１段増幅回路を接続する構成も提案されている。しかしながら、この増幅回路では、出力抵抗の低下により、直流利得が低下するため、高利得な増幅回路の実現が困難である。

特開昭６４−４１０５

IEEE JSSC Vol.32, No.12, pp.2000-2011, 1997

位相余裕が改善された高利得な増幅回路を提供する。

一実施形態に係る増幅回路は、第１の増幅器と、第２の増幅器と、第３の増幅器と、容量と、を備える。第１の増幅器は、入力信号が入力される。第２の増幅器は、第１の増幅器より後段に接続される。第３の増幅器は、入力信号が入力され、第２の増幅器の出力信号と同位相の出力信号を出力する。容量は、第２の増幅器の出力端子と、第３の増幅器の出力端子と、の間に接続される。

第１実施形態に係る増幅回路の一例を示す図。 図１の増幅回路の等価回路を示す図。 図１の増幅回路の利得の周波数特性を示すゲイン線図。 第２実施形態に係る増幅回路の一例を示す図。 図４の増幅回路の具体例を示す図。 第３実施形態に係る増幅回路の一例を示す図。 第４実施形態に係る増幅回路の一例を示す図。 第５実施形態に係る増幅回路の一例を示す図。

以下、本発明の実施形態について図面を参照して説明する。

（第１実施形態）
第１実施形態に係る増幅回路について、図１〜図３を参照して説明する。本実施形態では、単相構成を有する増幅回路について説明する。図１は、本実施形態に係る増幅回路の一例を示す図である。図１の増幅回路は、２つの増幅器が縦続接続された２段増幅回路であり、入力端子Ｔ_ＩＮと、出力端子Ｔ_ＯＵＴと、増幅器Ａ_１〜Ａ_３と、容量Ｃ_Ｃと、を備える。

図１のＣ_Ｌは、増幅回路が駆動する負荷容量である。負荷容量Ｃ_Ｌは、出力端子Ｔ_ＯＵＴと接地線（第１基準電圧線）との間に接続されている。

入力端子Ｔ_ＩＮは、増幅回路の入力信号を入力される。以下では、入力信号は、電圧信号Ｖ_ＩＮであるものとするが、電流信号であってもよい。以下、入力信号Ｖ_ＩＮという。

出力端子Ｔ_ＯＵＴは、入力信号Ｖ_ＩＮを所定の利得で増幅した、増幅回路の出力信号を出力する。以下では、出力信号は、電圧信号Ｖ_ＯＵＴであるものとするが、電流信号であってもよい。以下、出力信号Ｖ_ＯＵＴという。

増幅器Ａ_１（第１の増幅器）は、単相構成（シングルエンド入力かつシングルエンド出力）を有する反転増幅器である。増幅器Ａ_１は、増幅回路の１段目の増幅段（入力増幅段）を構成する。増幅器Ａ_１は、入力端子が入力端子Ｔ_ＩＮに接続され、出力端子が増幅器Ａ_２の入力端子に接続されている。増幅器Ａ_１は、入力信号Ｖ_ＩＮを入力され、所定の利得で反転増幅する。増幅器Ａ_１の出力信号は、増幅器Ａ_２に入力される。

増幅器Ａ_２（第２の増幅器）は、単相構成を有する反転増幅器であり、増幅器Ａ_１の後段に接続されている。増幅器Ａ_２は、増幅回路の２段目の増幅段（出力増幅段）を構成する。増幅器Ａ_２は、入力端子が増幅器Ａ_１の出力端子に接続され、出力端子が出力端子Ｔ_ＯＵＴに接続されている。増幅器Ａ_２は、増幅器Ａ_１の出力信号を入力され、所定の利得で反転増幅する。増幅器Ａ_２の出力信号は、出力信号Ｖ_ＯＵＴとして出力される。

容量Ｃ_Ｃは、容量値Ｃ_Ｃを有するフィードフォワード容量であり、一端が増幅器Ａ_２の出力端子に接続され、他端が増幅器Ａ_３の出力端子に接続されている。すなわち、容量Ｃ_Ｃは、増幅器Ａ_２の出力端子と、増幅器Ａ_３の出力端子と、の間に接続されている。

増幅器Ａ_３（第３の増幅器）は、単相構成を有する非反転増幅器である。増幅器Ａ_３は、入力端子が増幅器Ａ_１の入力端子に接続され、出力端子が容量Ｃ_Ｃの他端に接続されている。すなわち、増幅器Ａ_３は、容量Ｃ_Ｃとともに、増幅器Ａ_１，Ａ_２と並列なフォワード経路を構成している。増幅器Ａ_３は、入力信号Ｖ_ＩＮを入力され、所定の利得で非反転増幅する。増幅器Ａ_３の出力信号は、増幅器Ａ_２の出力信号と同位相であり、容量Ｃ_Ｃを介して、増幅器Ａ_２の出力信号に重畳される。

図２は、図１の増幅回路の等価回路を示す図である。図２に示すように、増幅器Ａ_１は、並列に接続された、電圧制御電流源ｇ_ｍ１と、抵抗ｒ_Ｏ１と、容量Ｃ_１と、により表される。容量Ｃ_１は、増幅器Ａ_２の入力端子が有する寄生容量である。電圧制御電流源ｇ_ｍ１の電圧電流変換係数はｇ_ｍ１、抵抗ｒ_Ｏ１の抵抗値はｒ_Ｏ１、容量Ｃ_１の容量値はＣ_１であるものとする。

また、増幅器Ａ_２は、並列に接続された、電圧制御電流源ｇ_ｍ２と、抵抗ｒ_Ｏ２と、容量Ｃ_Ｌと、により表される。電圧制御電流源ｇ_ｍ１の電圧電流変換係数はｇ_ｍ１、抵抗ｒ_Ｏ１の抵抗値はｒ_Ｏ１であるものとする。

さらに、増幅器Ａ_３は、並列に接続された、電圧制御電流源ｇ_ｍ３と、抵抗ｒ_Ｏ３、により表される。電圧制御電流源ｇ_ｍ３の電圧電流変換係数は−ｇ_ｍ３、抵抗ｒ_Ｏ３の抵抗値はｒ_Ｏ３であるものとする。

このとき、図１の増幅回路の伝達関数Ｖ_ＯＵＴ／Ｖ_ＩＮは、以下の式で表される。

式（１）において、ｓはラプラス演算子である。式（１）のｓに０を代入することにより、図１の増幅回路の直流利得Ａ_ＤＣは以下のように求められる。

式（２）からわかるように、図１の増幅回路の直流利得Ａ_ＤＣは、増幅回路Ａ_１の直流利得であるｇ_ｍ１×ｒ_Ｏ１と、増幅回路Ａ_２の直流利得であるｇ_ｍ２×ｒ_Ｏ２と、の積となる。すなわち、図１の増幅回路の直流利得Ａ_ＤＣは、増幅器Ａ_１，Ａ_２と並列に接続された増幅器Ａ_３の影響を受けない。これは、増幅器Ａ_２，Ａ_３の出力端子間に、容量Ｃ_Ｃが接続されているためである。

上述の通り、従来の増幅回路では、２段増幅回路と並列に１段増幅回路を接続すると、直流利得が低下する。これに対して、図１の増幅回路は、増幅器Ａ_１，Ａ_２と並列に増幅器Ａ_３を接続しても、直流利得が低下しない。したがって、図１の増幅回路により、従来の増幅回路より高い直流利得を有する増幅回路を実現できる。

また、式（１）におけるＣ_Ｃ×Ｃ_Ｌ及びＣ_１×Ｃ_Ｃは非常に小さい。そこで、説明のために、Ｃ_Ｃ×Ｃ_Ｌ，Ｃ_１×Ｃ_Ｃを０とすると、式（１）は以下のように書き換えられる。

式（３）の伝達関数より、図１の増幅回路が１つのゼロ点Ｚ_１と、２つのポールＰ_１，Ｐ_２と、を有することがわかる。説明を簡単にするために、ｇ_ｍ１＝ｇ_ｍ２＝ｇ_ｍ３＝ｇ_ｍ、ｒ_Ｏ１＝ｒ_Ｏ２＝ｒ_Ｏ３＝ｒ_Ｏであり、各増幅器Ａ_１〜Ａ_３の利得が十分に高いとすると、ゼロ点Ｚ_１の周波数は１／ｒ_ＯＣ_Ｃ、第１のポールＰ_１の周波数は１／ｒ_ＯＣ_１、第２のポールＰ_２の周波数は１／ｒ_Ｏ（２Ｃ_Ｃ＋Ｃ_Ｌ）となる。負荷容量Ｃ_Ｌは、寄生容量Ｃ_１より大きいため、第２のポールＰ_２の周波数は、第１のポールＰ_１の周波数より、小さくなる。

図３は、図１の増幅回路の周波数特性を示すゲイン線図である。図３のＸ軸は周波数（Ｆｒｅｑ）、Ｙ軸は利得（Ｇａｉｎ）である。図３において、実線（フォワード経路あり）は図１の増幅回路の周波数特性、破線（フォワード経路なし）は図１の増幅回路がフォワード経路を備えない場合の周波数特性、一点鎖線は図１の増幅回路の出力信号Ｖ_ＯＵＴにおける増幅器Ａ_３の寄与分を示す。

まず、フォワード経路を備えない場合の周波数特性について説明する。フォワード経路を備えない増幅回路の伝達関数は、式（３）のＣ_Ｃに０を代入したものである。したがって、フォワード経路を備えない増幅回路は、ゼロ点を有さず、２つのポールＰ_１′，Ｐ_２′を有する。

第１のポールＰ_１′の周波数は、図１の増幅回路の第１のポールＰ_１の周波数と同じである。一方、第２のポールＰ_２′の周波数は、容量Ｃ_Ｃがないことにより、１／ｒ_ＯＣ_Ｌとなり、図１の増幅回路の第２のポールＰ_２の周波数より高くなる。

しかしながら、フォワード経路を備えない増幅回路では、２つのポールＰ_１′，Ｐ_２′の周波数が、いずれもユニティゲイン周波数Ｆ_ＵＧ′（利得が１になる周波数）より低くなる。このため、ユニティゲイン周波数Ｆ_ＵＧ′において、位相が１８０°程度遅れてしまう。この結果、フォワード経路を備えない増幅回路では、十分な位相余裕が得られない。

これに対して、図１の増幅回路は、第２のポールＰ_２の周波数が、第２のポールＰ_２′の周波数より低くなるものの、ゼロ点Ｚ_１の周波数がユニティゲイン周波数Ｆ_ＵＧより低くなる。すなわち、ユニティゲイン周波数Ｆ_ＵＧより低い周波数に、ゼロ点が形成される。これは、増幅器Ａ_３の出力信号が、容量Ｃ_Ｃを介して出力信号Ｖ_ＯＵＴに重畳されるためである。

図１の増幅回路では、このゼロ点Ｚ_１において位相が進むため、ユニティゲイン周波数Ｆ_ＵＧにおける位相の遅れは、９０°程度となる。すなわち、フォワード経路を備えない増幅回路に比べて、位相余裕を改善（大きく）することができる。

また、図３からわかるように、図１の増幅回路のユニティゲイン周波数Ｆ_ＵＧは、フォワード経路を備えない増幅回路のユニティゲイン周波数Ｆ_ＵＧ′より高くなる。すなわち、図１の構成により、増幅回路の信号帯域を広くすることができる。

なお、本実施形態では、２段増幅回路を例に説明したが、本実施形態に係る増幅回路は、３段以上の増幅器を備えてもよい。この場合、増幅器Ａ_１（入力増幅段）と増幅器Ａ_２（出力増幅段）との間に、新たな増幅器を縦続接続するとともに、増幅器Ａ_２の出力信号と増幅器Ａ_３の出力信号とが同位相となるように、帰還経路を構成すればよい。

例えば、本実施形態に係る増幅回路を３段増幅回路とする場合、増幅器Ａ_１と増幅器Ａ_２との間に、新たな増幅器を接続すればよい。このとき、増幅器Ａ_２は、３段目の増幅段（出力増幅段）を構成する。新たな増幅器が反転増幅器である場合には、増幅器Ａ_３を反転増幅器とし、増幅器Ａ_１，Ａ_２と並列なフォワード経路を構成すればよい。これにより、増幅器Ａ_３の出力信号が、増幅器２の出力信号と同位相となり、本実施形態における上述の効果が得られる。すなわち、増幅回路の位相余裕を改善し、信号帯域を広くすることができる。

（第２実施形態）
第２実施形態に係る増幅回路について、図４及び図５を参照して説明する。本実施形態では、差動構成（差動入力かつ差動出力）を有する増幅回路について説明する。図４は、本実施形態に係る増幅回路の一例を示す図である。

図４の増幅回路は、２つの増幅器が縦続接続された２段増幅回路であり、正入力端子Ｔ_ＩＮＰと、負入力端子Ｔ_ＩＮＭと、正出力端子Ｔ_ＯＵＴＰと、負出力端子Ｔ_ＯＵＴＭと、増幅器Ａ_１〜Ａ_３と、を備える。また、本実施形態に係る増幅回路は、差動構成を有するため、２つの容量Ｃ_Ｃ１，Ｃ_Ｃ２を備える。図４におけるＣ_ＬＰ，Ｃ_ＬＭは、図４の増幅回路が駆動する負荷容量である。負荷容量Ｃ_ＬＰは、正出力端子Ｔ_ＯＵＴＰと接地線との間に接続されている。負荷容量Ｃ_ＬＭは、負出力端子Ｔ_ＯＵＴＭと接地線との間に接続されている。

正入力端子Ｔ_ＩＮＰは、差動入力される２つの入力信号のうち、正極性（第２極性）を有する入力信号Ｖ_ＩＮＰが入力される。負入力端子Ｔ_ＩＮＭは、差動入力される２つの入力信号のうち、負極性（第１極性）を有する入力信号Ｖ_ＩＮＭが入力される。

正出力端子Ｔ_ＯＵＴＰは、差動出力される２つの出力信号のうち、正極性を有する出力信号Ｖ_ＯＵＴＰを出力する。負出力端子Ｔ_ＯＵＴＭは、差動出力される２つの出力信号のうち、負極性を有する出力信号Ｖ_ＯＵＴＭを出力する。

増幅器Ａ_１は、差動構成（差動入力かつ差動出力）を有する完全差動増幅器である。増幅器Ａ_１は、増幅回路の１段目の増幅段（入力増幅段）を構成する。増幅器Ａ_１は、正入力端子と、負入力端子と、正出力端子と、負出力端子と、を備える。

正入力端子は、正入力端子Ｔ_ＩＮＰに接続され、入力信号Ｖ_ＩＮＰが入力される。負入力端子は、負入力端子Ｔ_ＩＮＭに接続され、入力信号Ｖ_ＩＮＭが入力される。正出力端子は、増幅器Ａ_２の正入力端子に接続され、正極性を有する出力信号を出力する。負出力端子は、増幅器Ａ_２の負入力端子に接続され、負極性を有する出力信号を出力する。

なお、本実施形態に係る増幅回路は、増幅器Ａ_１の代わりに、単相構成を有する２つの反転増幅器を備えてもよい。この場合、一方の反転増幅器の入力端子を正入力端子Ｔ_ＩＮＰに接続し、出力端子を増幅器Ａ_２の負入力端子に接続するとともに、他方の反転増幅器の入力端子を負入力端子Ｔ_ＩＮＭに接続し、出力端子を増幅器Ａ_２の正入力端子に接続すればよい。

増幅器Ａ_２は、差動構成を有する完全差動増幅器である。増幅器Ａ_２は、増幅回路の２段目の増幅段（出力増幅段）を構成する。増幅器Ａ_２は、正入力端子と、負入力端子と、正出力端子と、負出力端子と、を備える。

正入力端子は、増幅器Ａ_１の正出力端子に接続され、増幅器Ａ_１の正極性を有する出力信号が入力される。負入力端子は、増幅器Ａ_１の負出力端子に接続され、増幅器Ａ_１の負極性を有する出力信号が入力される。正出力端子は、正出力端子Ｔ_ＯＵＴＰに接続され、正極性を有する出力信号を出力する。負出力端子は、負出力端子Ｔ_ＯＵＴＭに接続され、負極性を有する出力信号を出力する。

なお、本実施形態に係る増幅回路は、増幅器Ａ_２の代わりに、単相構成を有する２つの反転増幅器を備えてもよい。この場合、一方の反転増幅器の入力端子を増幅器Ａ_１の正出力端子に接続し、出力端子を負出力端子Ｔ_ＯＵＴＭに接続するとともに、他方の反転増幅器の入力端子を増幅器Ａ_１の負出力端子に接続し、出力端子を正出力端子Ｔ_ＯＵＴＰに接続すればよい。

容量Ｃ_Ｃ１，Ｃ_Ｃ２は、それぞれ増幅器Ａ_２及び増幅器Ａ_３の同極性を有する出力端子間に接続されている。同極性を有する出力端子からは、同極性を有する出力信号、すなわち、同位相の出力信号が出力される。

容量Ｃ_Ｃ１（第１の容量）は、容量値Ｃ_Ｃ１を有するフィードフォワード容量であり、一端が増幅器Ａ_２の負出力端子に接続され、他端が増幅器Ａ_３の負出力端子に接続されている。すなわち、容量Ｃ_Ｃ１は、増幅器Ａ_２の負出力端子と、増幅器Ａ_３の負出力端子と、の間に接続されている。

容量Ｃ_Ｃ２（第２の容量）は、容量値Ｃ_Ｃ２を有するフィードフォワード容量であり、一端が増幅器Ａ_２の正出力端子に接続され、他端が増幅器Ａ_３の正出力端子に接続されている。すなわち、容量Ｃ_Ｃ１は、増幅器Ａ_２の正出力端子と、増幅器Ａ_３の正出力端子と、の間に接続されている。

増幅器Ａ_３（第３の増幅器）は、差動構成を有する完全差動増幅器である。増幅器Ａ_３は、容量Ｃ_Ｃ１とともに、正入力端子Ｔ_ＩＮＰと負出力端子Ｔ_ＯＵＴＭとの間を接続するフォワード経路を構成する。また、増幅器Ａ_３は、容量Ｃ_Ｃ２とともに、負入力端子Ｔ_ＩＮＭと正出力端子Ｔ_ＯＵＴＰとの間を接続するフォワード経路を構成する。増幅器Ａ_３は、正入力端子と、負入力端子と、正出力端子と、負出力端子と、を備える。

正入力端子は、増幅器Ａ_１の正入力端子に接続され、入力信号Ｖ_ＩＮＰが入力される。負入力端子は、増幅器Ａ_１の負入力端子に接続され、入力信号Ｖ_ＩＮＭが入力される。正出力端子は、容量Ｃ_Ｃ２の他端に接続され、正極性を有する出力信号を出力する。負出力端子は、容量Ｃ_Ｃ１の他端に接続され、負極性を有する出力信号を出力する。

このような構成により、出力信号Ｖ_ＯＵＴＰは、容量Ｃ_Ｃ２を介して、２つの同位相の信号である、増幅器Ａ_２の正極性を有する出力信号と、増幅器Ａ_３の正極性を有する出力信号と、を重畳した信号となる。したがって、増幅回路の正極性側の位相余裕を改善し、信号帯域を広くすることができる。

これと同様に、出力信号Ｖ_ＯＵＴＭは、容量Ｃ_Ｃ１を介して、２つの同位相の信号である、増幅器Ａ_２の負極性を有する出力信号と、増幅器Ａ_３の負極性を有する出力信号と、を重畳した信号となる。したがって、増幅回路の負極性側の位相余裕を改善し、信号帯域を広くすることができる。

なお、本実施形態に係る増幅回路は、増幅器Ａ_３の代わりに、単相構成を有する２つの反転増幅器を備えてもよい。この場合、一方の反転増幅器の入力端子を増幅器Ａ_１の正入力端子に接続し、出力端子を容量Ｃ_Ｃ１の他端に接続するとともに、他方の反転増幅器の入力端子を増幅器Ａ_１の負入力端子に接続し、出力端子を容量Ｃ_Ｃ２の他端に接続すればよい。

図５は、図４の増幅回路の具体例を示す図である。図５の例では、増幅器Ａ_１は、差動対を構成するトランジスタＭ_１，Ｍ_２と、電流源Ｉ_１〜Ｉ_３と、を備える。

トランジスタＭ_１は、ＮチャネルＭＯＳトランジスタ（以下、「ＮＭＯＳ」という）であり、ソース端子が電流源Ｉ_３の一端に接続され、ドレイン端子が電流源Ｉ_１の一端に接続され、ゲート端子が正入力端子Ｔ_ＩＮＰに接続されている。

トランジスタＭ_２は、ＮＭＯＳであり、ソース端子が電流源Ｉ_３の一端に接続され、ドレイン端子が電流源Ｉ_２の一端に接続され、ゲート端子が負入力端子Ｔ_ＩＮＭに接続されている。

電流源Ｉ_１は、トランジスタＭ_１の負荷であり、一端がトランジスタＭ_１のドレイン端子に接続され、他端が電源線（第２基準電圧線）に接続されている。

電流源Ｉ_２は、トランジスタＭ_２の負荷であり、一端がトランジスタＭ_２のドレイン端子に接続され、他端が電源線に接続されている。

電流源Ｉ_３は、トランジスタＭ_１，Ｍ_２のテール電流源であり、一端がトランジスタＭ_１，Ｍ_２のソース端子に接続され、他端が接地線に接続されている。

トランジスタＭ_１のゲート端子は、増幅器Ａ_１の正入力端子に相当し、トランジスタＭ_１のドレイン端子は増幅器Ａの負出力端子に相当する。また、トランジスタＭ_２のゲート端子は、増幅器Ａ_１の負入力端子に相当し、トランジスタＭ_２のドレイン端子は増幅器Ａの正出力端子に相当する。

増幅器Ａ_２は、トランジスタＭ_７〜Ｍ_１０と、電圧源Ｖ_ｂ５〜Ｖ_ｂ８と、を備える。

トランジスタＭ_７は、ＮＭＯＳであり、ソース端子が接地線に接続され、ドレイン端子が容量Ｃ_Ｃ２の一端に接続され、ゲート端子が電圧源Ｖ_ｂ５の一端に接続されている。

トランジスタＭ_８は、ＰチャネルＭＯＳトランジスタ（以下、「ＰＭＯＳ」という）であり、ソース端子が電源線に接続され、ドレイン端子が容量Ｃ_Ｃ２の一端に接続され、ゲート端子が電圧源Ｖ_ｂ６の一端に接続されている。

電圧源Ｖ_ｂ５は、一端がトランジスタＭ_７のゲート端子に接続され、他端がトランジスタＭ_１のドレイン端子に接続されている。

電圧源Ｖ_ｂ６は、一端がトランジスタＭ_８のゲート端子に接続され、他端がトランジスタＭ_１のドレイン端子に接続されている。

電圧源Ｖ_ｂ５，Ｖ_ｂ６の他端は、増幅器Ａ_２の負入力端子に相当する。トランジスタＭ_７，Ｍ_８のドレイン端子は、増幅器Ａ_２の正出力端子に相当する。

トランジスタＭ_９は、ＮＭＯＳであり、ソース端子が接地線に接続され、ドレイン端子が容量Ｃ_Ｃ１の一端に接続され、ゲート端子が電圧源Ｖ_ｂ７の一端に接続されている。

トランジスタＭ_１０は、ＰＭＯＳであり、ソース端子が電源線に接続され、ドレイン端子が容量Ｃ_Ｃ１の一端に接続され、ゲート端子が電圧源Ｖ_ｂ８の一端に接続されている。

電圧源Ｖ_ｂ７は、一端がトランジスタＭ_９のゲート端子に接続され、他端がトランジスタＭ_２のドレイン端子に接続されている。

電圧源Ｖ_ｂ８は、一端がトランジスタＭ_１０のゲート端子に接続され、他端がトランジスタＭ_２のドレイン端子に接続されている。

電圧源Ｖ_ｂ７，Ｖ_ｂ８の他端は、増幅器Ａ_２の正入力端子に相当する。トランジスタＭ_９，Ｍ_１０のドレイン端子は、増幅器Ａ_２の負出力端子に相当する。

増幅器Ａ_３は、トランジスタＭ_３〜Ｍ_６と、電圧源Ｖ_ｂ１〜Ｖ_ｂ４と、を備える。

トランジスタＭ_３は、ＮＭＯＳであり、ソース端子が接地線に接続され、ドレイン端子が容量Ｃ_Ｃ２の他端に接続され、ゲート端子が電圧源Ｖ_ｂ１の一端に接続されている。

トランジスタＭ_４は、ＰＭＯＳであり、ソース端子が電源線に接続され、ドレイン端子が容量Ｃ_Ｃ２の他端に接続され、ゲート端子が電圧源Ｖ_ｂ２の一端に接続されている。

電圧源Ｖ_ｂ１は、一端がトランジスタＭ_３のゲート端子に接続され、他端が負入力端子Ｔ_ＩＮＭに接続されている。

電圧源Ｖ_ｂ２は、一端がトランジスタＭ_４のゲート端子に接続され、他端が負入力端子Ｔ_ＩＮＭに接続されている。

電圧源Ｖ_ｂ１，Ｖ_ｂ２の他端は、増幅器Ａ_３の負入力端子に相当する。トランジスタＭ_３，Ｍ_４のドレイン端子は、増幅器Ａ_２の正出力端子に相当する。

トランジスタＭ_５は、ＮＭＯＳであり、ソース端子が接地線に接続され、ドレイン端子が容量Ｃ_Ｃ１の他端に接続され、ゲート端子が電圧源Ｖ_ｂ３の一端に接続されている。

トランジスタＭ_６は、ＰＭＯＳであり、ソース端子が電源線に接続され、ドレイン端子が容量Ｃ_Ｃ１の他端に接続され、ゲート端子が電圧源Ｖ_ｂ４の一端に接続されている。

電圧源Ｖ_ｂ３は、一端がトランジスタＭ_５のゲート端子に接続され、他端が正入力端子Ｔ_ＩＮＰに接続されている。

電圧源Ｖ_ｂ８は、一端がトランジスタＭ_６のゲート端子に接続され、他端が正入力端子Ｔ_ＩＮＰに接続されている。

電圧源Ｖ_ｂ３，Ｖ_ｂ４の他端は、増幅器Ａ_３の正入力端子に相当する。トランジスタＭ_５，Ｍ_６のドレイン端子は、増幅器Ａ_３の負出力端子に相当する。

以上のような構成により、図４の増幅回路を実現することができる。図５において、増幅器Ａ２，Ａ３は、いわゆるプッシュプル回路であり、高い電流効率及び広い出力信号振幅範囲を有する。したがって、図５の構成により、増幅回路の電流効率を向上させ、出力信号振幅範囲を拡大することができる。

なお、図５の例では、増幅器Ａ１は、差動対により構成されているが、増幅器Ａ２，Ａ３と同様に、プッシュプル回路により構成することも可能である。また、図１の増幅回路の増幅器Ａ１〜Ａ３の少なくとも１つを、プッシュプル回路により構成してもよい。

さらに、以上の説明では、増幅回路をＭＯＳトランジスタにより構成する場合を例に説明したが、バイポーラトランジスタにより構成することも可能である。増幅回路をバイポーラトランジスタにより構成する場合、本明細書におけるＮＭＯＳ、ＰＭＯＳ、ソース端子、ドレイン端子、及びゲート端子を、それぞれＮＰＮ型バイポーラトランジスタ、ＰＮＰ型バイポーラトランジスタ、エミッタ端子、コレクタ端子、及びベース端子と読み替えればよい。

（第３実施形態）
第３実施形態に係る増幅回路について、図６を参照して説明する。本実施形態では、同相帰還回路（ＣＭＦＢ：Common Mode Feedback Loop）を備える増幅回路について説明する。図６は、本実施形態に係る増幅回路の一例を示す図である。図６の増幅回路は、同相帰還回路１〜３を備える。他の構成は、図４と同様である。

同相帰還回路１は、増幅器Ａ_１の正出力端子及び負出力端子の電圧に基づいて、増幅器Ａ_１の出力同相電圧（動作点）を所定の電圧に設定する。出力同相電圧の設定方法は、任意に選択可能である。同相帰還回路１は、例えば、増幅器Ａ_１のバイアス電流を制御することにより、増幅器Ａ_１の出力同相電圧を設定する。

同相帰還回路２は、増幅器Ａ_２の正出力端子及び負出力端子の電圧に基づいて、増幅器Ａ_２の出力同相電圧を所定の電圧に設定する。出力同相電圧の設定方法は、任意に選択可能である。同相帰還回路２は、例えば、増幅器Ａ_２のバイアス電流を制御することにより、増幅器Ａ_２の出力同相電圧を設定する。

同相帰還回路３は、増幅器Ａ_３の正出力端子及び負出力端子の電圧に基づいて、増幅器Ａ_３の出力同相電圧を所定の電圧に設定する。出力同相電圧の設定方法は、任意に選択可能である。同相帰還回路３は、例えば、増幅器Ａ_３のバイアス電流を制御することにより、増幅器Ａ_３の出力同相電圧を設定する。

以上のような構成により、増幅器Ａ_１〜Ａ_３の直流利得が高い場合であっても、増幅器Ａ_１〜Ａ_３の出力同相電圧を、それぞれ安定させることができる。

本実施形態では、増幅器Ａ_２，Ａ_３は、容量Ｃ_Ｃ１，Ｃ_Ｃ２を介して接続されている。このため、増幅器Ａ_２，Ａ_３の動作点は異なってもよい。同相帰還回路２，３をそれぞれ設けることにより、増幅器Ａ_２，Ａ_３の動作点をそれぞれ最適な値に設定することができる。

なお、図６の例では、増幅回路は、同相帰還回路を３つ備えるが、いずれか１つ又は２つを備える構成も可能である。

（第４実施形態）
第４実施形態に係る増幅回路について、図７を参照して説明する。本実施形態では、ミラー補償を適用した増幅回路について説明する。図７は、本実施形態に係る増幅回路の一例を示す図である。図７の増幅回路は、ミラー容量Ｃ_Ｍ１，Ｃ_Ｍ２を備える。他の構成は、図４と同様である。

ミラー容量Ｃ_Ｍ１は、一端が増幅器Ａ_２の負入力端子に接続され、他端が増幅器Ａ_２の正出力端子に接続されている。すなわち、ミラー容量Ｃ_Ｍ１は、増幅器Ａ_２の負入力端子と正出力端子との間に接続されており、ミラー補償回路を構成している。本実施形態では、ミラー容量Ｃ_Ｍ１によるミラー補償により、増幅回路の正極性側の位相余裕をさらに改善することができる。

ミラー容量Ｃ_Ｍ２は、一端が増幅器Ａ_２の正入力端子に接続され、他端が増幅器Ａ_２の負出力端子に接続されている。すなわち、ミラー容量Ｃ_Ｍ２は、増幅器Ａ_２の正入力端子と負出力端子との間に接続されており、ミラー補償回路を構成している。本実施形態では、ミラー容量Ｃ_Ｍ２によるミラー補償により、増幅回路の負極性側の位相余裕をさらに改善することができる。

なお、本実施形態と同様に、単相構成を有する第１実施形態に係る増幅回路に、ミラー補償を適用することも可能である。この場合、図１の増幅器Ａ_２の入力端子と出力端子との間にミラー容量を接続し、ミラー補償回路を構成すればよい。これにより、出力信号Ｖ_ＯＵＴの位相余裕をさらに改善することができる。

（第５実施形態）
第５実施形態に係る増幅回路について、図８を参照して説明する。本実施形態では、３つの増幅器が縦続接続された３段増幅回路について説明する。図８は、本実施形態に係る増幅回路の一例を示す図である。図８の増幅回路は、増幅器Ａ_４と、容量Ｃ_Ｃ３，Ｃ_Ｃ４と、増幅器Ａ_５と、を備える。他の構成は、図４と同様である。

増幅器Ａ_４（第４の増幅器）は、差動構成を有する完全差動増幅器である。増幅器Ａ_４は、増幅器Ａ_２の後段に接続されており、増幅回路の３段目の増幅段（出力増幅段）を構成する。増幅器Ａ_４は、正入力端子と、負入力端子と、正出力端子と、負出力端子と、を備える。

正入力端子は、増幅器Ａ_２の正出力端子に接続され、増幅器Ａ_２の正極性を有する出力信号が入力される。負入力端子は、増幅器Ａ_２の負出力端子に接続され、増幅器Ａ_２の負極性を有する出力信号が入力される。正出力端子は、正出力端子Ｔ_ＯＵＴＰに接続され、正極性を有する出力信号を出力する。負出力端子は、負出力端子Ｔ_ＯＵＴＭに接続され、負極性を有する出力信号を出力する。

なお、本実施形態に係る増幅回路は、増幅器Ａ_４の代わりに、単相構成を有する２つの反転増幅器を備えてもよい。この場合、一方の反転増幅器の入力端子を増幅器Ａ_２の正出力端子に接続し、出力端子を負出力端子Ｔ_ＯＵＴＭに接続するとともに、他方の反転増幅器の入力端子を増幅器Ａ_１の負出力端子に接続し、出力端子を正出力端子Ｔ_ＯＵＴＰに接続すればよい。

容量Ｃ_Ｃ３，Ｃ_Ｃ４は、それぞれ増幅器Ａ_４及び増幅器Ａ_５の同極性を有する出力端子間に接続されている。同極性を有する出力端子からは、同極性を有する出力信号、すなわち、同位相の出力信号が出力される。

容量Ｃ_Ｃ３（第３の容量）は、容量値Ｃ_Ｃ３を有するフィードフォワード容量であり、一端が増幅器Ａ_４の負出力端子に接続され、他端が増幅器Ａ_５の負出力端子に接続されている。すなわち、容量Ｃ_Ｃ３は、増幅器Ａ_４の負出力端子と、増幅器Ａ_５の負出力端子と、の間に接続されている。

容量Ｃ_Ｃ４（第４の容量）は、容量値Ｃ_Ｃ４を有するフィードフォワード容量であり、一端が増幅器Ａ_４の正出力端子に接続され、他端が増幅器Ａ_５の正出力端子に接続されている。すなわち、容量Ｃ_Ｃ４は、増幅器Ａ_４の正出力端子と、増幅器Ａ_５の正出力端子と、の間に接続されている。

増幅器Ａ_５（第５の増幅器）は、差動構成を有する完全差動増幅器である。増幅器Ａ_５は、容量Ｃ_Ｃ３とともに、正入力端子Ｔ_ＩＮＰと負出力端子Ｔ_ＯＵＴＭとの間を接続するフォワード経路を構成する。また、増幅器Ａ_３は、容量Ｃ_Ｃ４とともに、負入力端子Ｔ_ＩＮＭと正出力端子Ｔ_ＯＵＴＰとの間を接続するフォワード経路を構成する。増幅器Ａ_５は、正入力端子と、負入力端子と、正出力端子と、負出力端子と、を備える。

正入力端子は、増幅器Ａ_１の正入力端子に接続され、入力信号Ｖ_ＩＮＰが入力される。負入力端子は、増幅器Ａ_１の負入力端子に接続され、入力信号Ｖ_ＩＮＭが入力される。正出力端子は、容量Ｃ_Ｃ４の他端に接続され、正極性を有する出力信号を出力する。負出力端子は、容量Ｃ_Ｃ３の他端に接続され、負極性を有する出力信号を出力する。

このような構成により、出力信号Ｖ_ＯＵＴＰは、容量Ｃ_Ｃ４を介して、２つの同位相の信号である、増幅器Ａ_４の正極性を有する出力信号と、増幅器Ａ_５の正極性を有する出力信号と、を重畳した信号となる。したがって、増幅回路の正極性側の位相余裕を改善し、信号帯域を広くすることができる。

これと同様に、出力信号Ｖ_ＯＵＴＭは、容量Ｃ_Ｃ３を介して、２つの同位相の信号である、増幅器Ａ_４の負極性を有する出力信号と、増幅器Ａ_５の負極性を有する出力信号と、を重畳した信号となる。したがって、増幅回路の負極性側の位相余裕を改善し、信号帯域を広くすることができる。

なお、本実施形態に係る増幅回路は、増幅器Ａ_５の代わりに、単相構成を有する２つの反転増幅器を備えてもよい。この場合、一方の反転増幅器の入力端子を増幅器Ａ_１の正入力端子に接続し、出力端子を容量Ｃ_Ｃ３の他端に接続するとともに、他方の反転増幅器の入力端子を増幅器Ａ_１の負入力端子に接続し、出力端子を容量Ｃ_Ｃ４の他端に接続すればよい。

また、本実施形態の構成を、図１の増幅回路に適用することも可能である。この場合、増幅器Ａ４，Ａ５として、単相構成を有する反転増幅器を接続し、増幅器Ａ４，Ａ５の出力端子の間に容量を接続すればよい。

なお、本発明は上記各実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記各実施形態に開示されている複数の構成要素を適宜組み合わせることによって種々の発明を形成できる。また例えば、各実施形態に示される全構成要素からいくつかの構成要素を削除した構成も考えられる。さらに、異なる実施形態に記載した構成要素を適宜組み合わせてもよい。

Claims (10)

1. 入力信号が入力される第１の増幅器と、
   前記第１の増幅器より後段に接続された第２の増幅器と、
   前記入力信号が入力され、前記第２の増幅器の出力信号と同位相の出力信号を出力する第３の増幅器と、
   前記第２の増幅器の出力端子と、前記第３の増幅器の出力端子と、の間に接続された容量と、
   を備える増幅回路。
2. ユニティゲイン周波数より低い周波数にゼロ点を有する
   請求項１に記載の増幅回路。
3. 前記第１の増幅器及び第２の増幅器は、反転増幅器であり、
   前記第３の増幅器は、非反転増幅器である
   請求項１又は請求項２に記載の増幅回路。
4. 前記第１の増幅器と、前記第２の増幅器と、前記第３の増幅器と、は差動構成を有する
   請求項１又は請求項２に記載の増幅回路。
5. 前記第１の増幅器の入力端子は、前記第３の増幅器の同極性を有する入力端子に接続され、
   前記第１の増幅器の出力端子は、前記第２の増幅器の同極性を有する入力端子に接続され、
   前記第２の増幅器の第１極性を有する出力端子と、前記第３の増幅器の第１極性を有する出力端子と、の間に接続された第１の容量と、
   前記第２の増幅器の第２極性を有する出力端子と、前記第３の増幅器の第２極性を有する出力端子と、の間に接続された第２の容量と、
   を備える請求項４に記載の増幅回路。
6. 前記第１の増幅器、前記第２の増幅器、及び前記第３の増幅器の少なくとも１つは、プッシュプル回路により構成される
   請求項１乃至請求項５のいずれか１項に記載の増幅回路。
7. 前記第１の増幅器、前記第２の増幅器、及び前記第３の増幅器の少なくとも１つの出力同相電圧を所定値に設定する同相帰還回路を備える
   請求項１乃至請求項６のいずれか１項に記載の増幅回路。
8. 逆極性を有する、前記第２の増幅器の前記入力端子と前記出力端子と、の間に接続されたミラー容量を備える
   請求項１乃至請求項７のいずれか１項に記載の増幅回路。
9. 前記第２の増幅器の後段に接続された第４の増幅器と、
   前記入力信号を入力され、前記第４の増幅器の出力信号と同位相の出力信号を出力する第５の増幅器と、
   前記第４の増幅器の出力端子と、前記第５の増幅器の出力端子と、の間に接続された容量と、
   を備える請求項１乃至請求項８のいずれか１項に記載の増幅回路。
10. 前記第４の増幅器と、前記第５の増幅器と、は差動構成を有し、
    前記第１の増幅器の入力端子は、前記第５の増幅器の同極性を有する入力端子に接続され、
    前記第４の増幅器の出力端子は、前記第５の増幅器の同極性を有する入力端子に接続され、
    前記第３の増幅器の第１極性を有する出力端子と、前記第４の増幅器の第１極性を有する出力端子と、の間に接続された第３の容量と、
    前記第３の増幅器の第２極性を有する出力端子と、前記第４の増幅器の第２極性を有する出力端子と、の間に接続された第４の容量と、
    を備える請求項９に記載の増幅回路。

Images