TWI806543B - 放大器及其共模電壓的控制方法 - Google Patents

放大器及其共模電壓的控制方法 Download PDF

Info

Publication number
TWI806543B
TWI806543B TW111113630A TW111113630A TWI806543B TW I806543 B TWI806543 B TW I806543B TW 111113630 A TW111113630 A TW 111113630A TW 111113630 A TW111113630 A TW 111113630A TW I806543 B TWI806543 B TW I806543B
Authority
TW
Taiwan
Prior art keywords
type transistor
negative
gate
positive
resistor
Prior art date
Application number
TW111113630A
Other languages
English (en)
Other versions
TW202341649A (zh
Inventor
黃詩雄
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW111113630A priority Critical patent/TWI806543B/zh
Priority to US17/821,525 priority patent/US20230327619A1/en
Application granted granted Critical
Publication of TWI806543B publication Critical patent/TWI806543B/zh
Publication of TW202341649A publication Critical patent/TW202341649A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/26—Push-pull amplifiers; Phase-splitters therefor
    • H03F3/265—Push-pull amplifiers; Phase-splitters therefor with field-effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/129—Indexing scheme relating to amplifiers there being a feedback over the complete amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/141—Indexing scheme relating to amplifiers the feedback circuit of the amplifier stage comprising a resistor and a capacitor in series, at least one of them being an active one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/144—Indexing scheme relating to amplifiers the feedback circuit of the amplifier stage comprising a passive resistor and passive capacitor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/75—Indexing scheme relating to amplifiers the amplifier stage being a common source configuration MOSFET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45526—Indexing scheme relating to differential amplifiers the FBC comprising a resistor-capacitor combination and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45528—Indexing scheme relating to differential amplifiers the FBC comprising one or more passive resistors and being coupled between the LC and the IC

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本申請揭露一種放大器，包含：正端P型電晶體；負端P型電晶體；正端N型電晶體，具有汲極耦接該正端P型電晶體的汲極並輸出正端輸出信號；負端N型電晶體，具有汲極耦接該負端P型電晶體的汲極並輸出負端輸出信號；第一電阻，耦接於該負端N型電晶體的閘極和負端輸入信號之間；第二電阻，耦接於該負端N型電晶體的閘極和該正端輸出信號之間；第三電阻，耦接於該負端P型電晶體的閘極和該負端輸入信號之間；及第四電阻，耦接於該負端P型電晶體的閘極和該正端輸出信號之間。

Description

放大器及其共模電壓的控制方法
本申請內容係關於電路，尤指一種放大器電路。
對於由疊接的電晶體構成的差動放大器來說，疊接的P型電晶體和N型電晶體的輸入共模電壓可能無法設計成相等，也就是需要給予不同的直流（DC）偏壓以確保工作正常。一般的作法會使用交流（AC）耦合電容耦接在疊接的P型電晶體的閘極和N型電晶體的閘極之間，但這樣的作法效能不佳且耗費較大的面積。
本申請提供一種放大器，包含：一放大單元，包含：一正端P型電晶體；一負端P型電晶體；一正端N型電晶體，其中該正端P型電晶體和該正端N型電晶體疊接於一第一參考電壓和一第二參考電壓之間，該正端N型電晶體的一汲極耦接該正端P型電晶體的一汲極並輸出一正端輸出信號；及一負端N型電晶體，其中該負端P型電晶體和該負端N型電晶體疊接於該第一參考電壓和該第二參考電壓之間，該負端N型電晶體的一汲極耦接該負端P型電晶體的一汲極並輸出一負端輸出信號；一第一電阻，耦接於該負端N型電晶體的一閘極和一負端輸入信號之間；一第二電阻，耦接於該負端N型電晶體的一閘極和該正端輸出信號之間；一第三電阻，耦接於該負端P型電晶體的一閘極和該負端輸入信號之間；及一第四電阻，耦接於該負端P型電晶體的一閘極和該正端輸出信號之間。
本申請提供一種放大器，包含：一放大單元，包含：一正端P型電晶體；一負端P型電晶體；一正端N型電晶體，其中該正端P型電晶體和該正端N型電晶體疊接於一第一參考電壓和一第二參考電壓之間，該正端N型電晶體的一汲極耦接該正端P型電晶體的一汲極並輸出一正端輸出信號；及一負端N型電晶體，其中該負端P型電晶體和該負端N型電晶體疊接於該第一參考電壓和該第二參考電壓之間，該負端N型電晶體的一汲極耦接該負端P型電晶體的一汲極並輸出負端輸出信號；一第一電阻，耦接於該負端N型電晶體的一閘極和一負端輸入信號之間；一第二電阻，耦接於該負端P型電晶體的一閘極和該負端輸入信號之間；一第一電容，耦接於該負端N型電晶體的一閘極和該正端輸出信號之間；一第二電容，耦接於該負端P型電晶體的一閘極和該正端輸出信號之間；及一第一電流源，耦接至該負端N型電晶體的一閘極或該負端P型電晶體的一閘極，以控制該負端N型電晶體的一閘極的直流電壓或該負端P型電晶體的一閘極的直流電壓。
本申請提供一種放大器，包含：一放大單元，包含：一正端P型電晶體；一負端P型電晶體；一正端N型電晶體，其中該正端P型電晶體和該正端N型電晶體疊接於一第一參考電壓和一第二參考電壓之間，該正端N型電晶體的一汲極耦接該正端P型電晶體的一汲極並輸出一正端輸出信號；及一負端N型電晶體，其中該負端P型電晶體和該負端N型電晶體疊接於該第一參考電壓和該第二參考電壓之間，該負端N型電晶體的一汲極耦接該負端P型電晶體的一汲極並輸出一負端輸出信號；一第一電容，耦接於該負端N型電晶體的一閘極和一負端輸入信號之間；一第二電容，耦接於該負端P型電晶體的一閘極和該負端輸入信號之間；一第一電阻，耦接於該負端N型電晶體的一閘極和該正端輸出信號之間；一第二電阻，耦接於該負端P型電晶體的一閘極和該正端輸出信號之間；及一第一電流源，耦接至該負端N型電晶體的一閘極或該負端P型電晶體的一閘極，以控制該負端N型電晶體的一閘極的直流電壓或該負端P型電晶體的一閘極的直流電壓。
通過本申請，可以提升放大器的效能和減少面積。
圖1為本申請的放大器的第一實施例的示意圖。放大器100為差動輸入輸出放大器，其差動輸入信號對包含正端輸入信號VIP及負端輸入信號VIN；差動輸出信號對包含正端輸出信號VOP及負端輸出信號VON。放大器100包含放大單元102、電阻R1～電阻R8。放大單元102接收第一正端信號VIP1、第二正端信號VIP2、第一負端信號VIN1及第二負端信號VIN2，並輸出正端輸出信號VOP及負端輸出信號VON。
圖2為本申請的放大器的放大單元102的實施例的示意圖，其適用於圖1、圖3至圖9的放大器100/300/400/500/600/700/800/900中的放大單元102。其中放大單元102包含正端P型電晶體PMp、負端P型電晶體PMn、正端N型電晶體NMp及負端N型電晶體NMn。其中正端P型電晶體PMp及正端N型電晶體NMp疊接於參考電壓V1和參考電壓V2之間；負端P型電晶體PMn及負端N型電晶體NMn疊接於參考電壓V1和參考電壓V2之間。具體來說，正端P型電晶體PMp的汲極耦接正端N型電晶體NMp的汲極；負端P型電晶體PMn的汲極耦接負端N型電晶體NMn的汲極。正端N型電晶體NMp的閘極接收第一正端信號VIP1、正端P型電晶體PMp的閘極接收第二正端信號VIP2、負端N型電晶體NMn的閘極接收第一負端信號VIN1、負端P型電晶體PMn的閘極接收第二負端信號VIN2。在本實施例中，參考電壓V1高於參考電壓V2，且參考電壓V2為接地電壓。在某些實施例中，還可以在靠近參考電壓V1及/或電壓V2處設置電流源。
請同時參考圖1和圖2，電阻R1耦接於負端N型電晶體NMn的閘極和負端輸入信號VIN之間；電阻R2耦接於負端N型電晶體NMn的閘極和正端輸出信號VOP之間；電阻R3耦接於負端P型電晶體PMn的閘極和負端輸入信號VIN之間；電阻R4耦接於負端P型電晶體PMn的閘極和正端輸出信號VOP之間；電阻R5耦接於正端N型電晶體NMp的閘極和正端輸入信號VIP之間；電阻R6耦接於正端N型電晶體NMp的閘極和負端輸出信號VON之間；電阻R7耦接於正端P型電晶體PMp的閘極和正端輸入信號VIP之間；電阻R8耦接於正端P型電晶體PMp的閘極和負端輸出信號VON之間。
在決定電阻R1～電阻R8的電壓值時，需要先依據所欲得到的放大器100的AC增益及第一負端信號VIN1和第二負端信號VIN2的直流(DC)電壓，找出電阻R1的電阻值～電阻R4的電阻值之間的比例關係。相似地，依據所欲得到的放大器100的AC增益及第一正端信號VIP1和第二正端信號VIP2的DC電壓，可以找出電阻R5的電阻值～電阻R8的電阻值之間的比例關係。因此，在第一負端信號VIN1和第二負端信號VIN2的DC電壓不同的情況下，電阻R1的電阻值和電阻R2的電阻值的比例會不同於電阻R3的電阻值和電阻R4的電阻值的比例；電阻R5的電阻值和電阻R6的電阻值的比例會不同於電阻R7的電阻值和電阻R8的電阻值的比例。但電阻R1的電阻值和電阻R2的電阻值的比例會相同於電阻R5的電阻值和電阻R6的電阻值的比例；電阻R3的電阻值和電阻R4的電阻值的比例會相同於電阻R7的電阻值和電阻R8的電阻值的比例。
在某些實施例中，電阻R1～電阻R8可以採用開關電容形式的電阻來實現。在某些實施例中，也可以如圖3的放大器300在正端N型電晶體NMp的閘極和負端N型電晶體NMn的閘極分別額外設置電流源302和電流源304，以調整第一正端信號VIP1和第一負端信號VIN1的DC電壓。這樣一來，電阻R1～電阻R8只影響放大器300的交流(AC)增益，因此可增加設計上的彈性和便利性。例如電阻R1的電阻值和電阻R2的電阻值的比例可以控制成相同於電阻R3的電阻值和電阻R4的電阻值的比例、電阻R5的電阻值和電阻R6的電阻值的比例、及電阻R7的電阻值和電阻R8的電阻值的比例。
應注意的是，電流源304和電流源302亦可改為分別設置於正端P型電晶體PMp的閘極和負端P型電晶體PMn的閘極，或在正端N型電晶體NMp的閘極、負端N型電晶體NMn的閘極、正端P型電晶體PMp的閘極和負端P型電晶體PMn的閘極皆設置電流源。
在某些實施例中，可以將放大器300的電阻R2、電阻R4、電阻R6及電阻R8置換為電容C1～電容C4，如圖4的放大器400所示。由於電容C1～電容C4對於DC來說是開路，使用電流源來控制DC電壓較佳。換句話說，圖4的放大器400需要在正端N型電晶體NMp的閘極和負端N型電晶體NMn的閘極分別設置電流源302和電流源304。應注意的是，電流源302和電流源304亦可改為分別設置於正端P型電晶體PMp的閘極和負端P型電晶體PMn的閘極，或在正端N型電晶體NMp的閘極、負端N型電晶體NMn的閘極、正端P型電晶體PMp的閘極和負端P型電晶體PMn的閘極皆設置電流源。
在某些實施例中，可以結合放大器300和放大器400，並讓電阻R2、電阻R4、電阻R6及電阻R8對應地和電容C1～電容C4串聯設置，如圖5的放大器500所示。在某些實施例中，可以讓電阻R2、電阻R4、電阻R6及電阻R8對應地和電容C1～電容C4並聯設置，如圖6的放大器600所示。
在某些實施例中，可以將放大器300的電阻R1、電阻R3、電阻R5及電阻R7置換為電容C1～電容C4，如圖7的放大器700所示。由於電容C1～電容C4對於DC來說是開路，使用電流源來控制DC電壓較佳。換句話說，圖7的放大器700需要在正端N型電晶體NMp的閘極和負端N型電晶體NMn的閘極處分別設置電流源302和電流源304。應注意的是，電流源302和電流源304亦可改為分別設置於正端P型電晶體PMp的閘極和負端P型電晶體PMn的閘極，或在正端N型電晶體NMp的閘極、負端N型電晶體NMn的閘極、正端P型電晶體PMp的閘極和負端P型電晶體PMn的閘極皆設置電流源。
在某些實施例中，可以結合放大器300和放大器700，並讓電阻R1、電阻R3、電阻R5及電阻R7對應地和電容C1～電容C4串聯設置，如圖8的放大器800所示。在某些實施例中，可以讓電阻R1、電阻R3、電阻R5及電阻R7對應地和電容C1～電容C4並聯設置，如圖9的放大器900所示。
本申請不以差動架構為限，在某些實施例中，放大器100/300/400/500/600/700/800/900亦可以調整為單端的放大器架構。
100, 300, 400, 500, 600, 700, 800, 900:放大器 102:放大單元 R1, R2, R3, R4, R5, R6, R7, R8:參考電壓 VIP:正端輸入信號 VIN:負端輸入信號 VOP:正端輸出信號 VON:負端輸出信號 VIP1:第一正端信號 VIP2:第二正端信號 VIN1:第一負端信號 VIN2:第二負端信號 V1, V2:參考電壓 PMp:正端P型電晶體 PMn:負端P型電晶體 NMp:正端N型電晶體 NMn:負端N型電晶體 302, 304:電流源 C1, C2, C3, C4:電容
在閱讀了下文實施方式以及附隨圖式時，能夠最佳地理解本揭露的多種態樣。應注意到，根據本領域的標準作業習慣，圖中的各種特徵並未依比例繪製。事實上，為了能夠清楚地進行描述，可能會刻意地放大或縮小某些特徵的尺寸。 圖1為本申請的放大器的第一實施例的示意圖。 圖2為本申請的放大器的放大單元的實施例的示意圖。 圖3為本申請的放大器的第二實施例的示意圖。 圖4為本申請的放大器的第三實施例的示意圖。 圖5為本申請的放大器的第四實施例的示意圖。 圖6為本申請的放大器的第五實施例的示意圖。 圖7為本申請的放大器的第六實施例的示意圖。 圖8為本申請的放大器的第七實施例的示意圖。 圖9為本申請的放大器的第八實施例的示意圖。
100:放大器
102:放大單元
R1,R2,R3,R4,R5,R6,R7,R8:參考電壓
VIP:正端輸入信號
VIN:負端輸入信號
VOP:正端輸出信號
VON:負端輸出信號
VIP1:第一正端信號
VIP2:第二正端信號
VIN1:第一負端信號
VIN2:第二負端信號

Claims (10)

  1. 一種放大器，包含：一放大單元，包含：一正端P型電晶體；一負端P型電晶體；一正端N型電晶體，其中該正端P型電晶體和該正端N型電晶體疊接於一第一參考電壓和一第二參考電壓之間，該正端N型電晶體的一汲極耦接該正端P型電晶體的一汲極並輸出一正端輸出信號；及一負端N型電晶體，其中該負端P型電晶體和該負端N型電晶體疊接於該第一參考電壓和該第二參考電壓之間，該負端N型電晶體的一汲極耦接該負端P型電晶體的一汲極並輸出一負端輸出信號；一第一電阻，耦接於該負端N型電晶體的一閘極和一負端輸入信號之間；一第二電阻，耦接於該負端N型電晶體的一閘極和該正端輸出信號之間；一第三電阻，耦接於該負端P型電晶體的一閘極和該負端輸入信號之間；及一第四電阻，耦接於該負端P型電晶體的一閘極和該正端輸出信號之間；其中該第一電阻和該第三電阻串聯設置於該負端N型電晶體之該 閘極和該負端P型電晶體之該閘極之間。
  2. 如請求項1的放大器，其中該第一電阻的電阻值和該第二電阻的電阻值的比例不同於該第三電阻的電阻值和該第四電阻的電阻值的比例。
  3. 如請求項1的放大器，其中該第一電阻的電阻值和該第二電阻的電阻值的比例相同於該第三電阻的電阻值和該第四電阻的電阻值的比例，且該放大器另包括一電流源耦接至該負端N型電晶體的一閘極或該負端P型電晶體的一閘極，以控制該負端N型電晶體的一閘極的直流電壓或該負端P型電晶體的一閘極的直流電壓。
  4. 如請求項1的放大器，其中該負端N型電晶體的一閘極的直流電壓不同於該負端P型電晶體的一閘極的直流電壓。
  5. 如請求項1的放大器，另包括：一第五電阻，耦接於該正端N型電晶體的一閘極和一正端輸入信號之間；一第六電阻，耦接於該正端N型電晶體的一閘極和該負端輸出信號之間；一第七電阻，耦接於該正端P型電晶體的一閘極和該正端輸入信號之間；及一第八電阻，耦接於該正端P型電晶體的一閘極和該負端輸出信號之間。
  6. 如請求項5的放大器，其中該第五電阻的電阻值和該第六電阻的電阻值的比例不同於該第七電阻的電阻值和該第八電阻的電阻值的比例。
  7. 如請求項5的放大器，另包含：一第一電容，耦接於該負端N型電晶體的一閘極和該正端輸出信號之間；一第二電容，耦接於該負端P型電晶體的一閘極和該正端輸出信號之間；一第三電容，耦接於該正端N型電晶體的一閘極和該負端輸出信號之間；及一第四電容，耦接於該正端P型電晶體的一閘極和該負端輸出信號之間。
  8. 如請求項5的放大器，另包含：一第一電容，耦接於該負端N型電晶體的一閘極和該負端輸入信號之間；一第二電容，耦接於該負端P型電晶體的一閘極和該負端輸入信號之間；一第三電容，耦接於該正端N型電晶體的一閘極和該正端輸入信號之間；及一第四電容，耦接於該正端P型電晶體的一閘極和該正端輸入信號之間。
  9. 一種放大器，包含：一放大單元，包含：一正端P型電晶體；一負端P型電晶體；一正端N型電晶體，其中該正端P型電晶體和該正端N型電晶體疊接於一第一參考電壓和一第二參考電壓之間，該正端N型電晶體的一汲極耦接該正端P型電晶體的一汲極並輸出一正端輸出信號；及一負端N型電晶體，其中該負端P型電晶體和該負端N型電晶體疊接於該第一參考電壓和該第二參考電壓之間，該負端N型電晶體的一汲極耦接該負端P型電晶體的一汲極並輸出負端輸出信號；一第一電阻，耦接於該負端N型電晶體的一閘極和一負端輸入信號之間；一第二電阻，耦接於該負端P型電晶體的一閘極和該負端輸入信號之間；一第一電容，耦接於該負端N型電晶體的一閘極和該正端輸出信號之間；一第二電容，耦接於該負端P型電晶體的一閘極和該正端輸出信號之間；及一第一電流源，耦接至該負端N型電晶體的一閘極或該負端P型電晶體的一閘極，以控制該負端N型電晶體的一閘極的直流電壓或該負端P型電晶體的一閘極的直流電壓； 其中該第一電阻和該第二電阻串聯設置於該負端N型電晶體之該閘極和該負端P型電晶體之該閘極之間。
  10. 一種放大器，包含：一放大單元，包含：一正端P型電晶體；一負端P型電晶體；一正端N型電晶體，其中該正端P型電晶體和該正端N型電晶體疊接於一第一參考電壓和一第二參考電壓之間，該正端N型電晶體的一汲極耦接該正端P型電晶體的一汲極並輸出一正端輸出信號；及一負端N型電晶體，其中該負端P型電晶體和該負端N型電晶體疊接於該第一參考電壓和該第二參考電壓之間，該負端N型電晶體的一汲極耦接該負端P型電晶體的一汲極並輸出一負端輸出信號；一第一電容，耦接於該負端N型電晶體的一閘極和一負端輸入信號之間；一第二電容，耦接於該負端P型電晶體的一閘極和該負端輸入信號之間；一第一電阻，耦接於該負端N型電晶體的一閘極和該正端輸出信號之間；一第二電阻，耦接於該負端P型電晶體的一閘極和該正端輸出信號之間；及 一第一電流源，耦接至該負端N型電晶體的一閘極或該負端P型電晶體的一閘極，以控制該負端N型電晶體的一閘極的直流電壓或該負端P型電晶體的一閘極的直流電壓；其中該第一電阻和該第二電阻串聯設置於該負端N型電晶體之該閘極和該負端P型電晶體之該閘極之間。
TW111113630A 2022-04-11 2022-04-11 放大器及其共模電壓的控制方法 TWI806543B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW111113630A TWI806543B (zh) 2022-04-11 2022-04-11 放大器及其共模電壓的控制方法
US17/821,525 US20230327619A1 (en) 2022-04-11 2022-08-23 Amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111113630A TWI806543B (zh) 2022-04-11 2022-04-11 放大器及其共模電壓的控制方法

Publications (2)

Publication Number Publication Date
TWI806543B true TWI806543B (zh) 2023-06-21
TW202341649A TW202341649A (zh) 2023-10-16

Family

ID=87803231

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111113630A TWI806543B (zh) 2022-04-11 2022-04-11 放大器及其共模電壓的控制方法

Country Status (2)

Country Link
US (1) US20230327619A1 (zh)
TW (1) TWI806543B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110006843A1 (en) * 2006-07-07 2011-01-13 Yamaha Corporation Offset voltage correction circuit and class D amplifier
US20140225673A1 (en) * 2013-02-08 2014-08-14 Analog Devices, Inc. Variable gain amplifier
US20150077183A1 (en) * 2013-09-19 2015-03-19 Analog Devices, Inc. Current-feedback operational amplifier
TWI702794B (zh) * 2018-05-30 2020-08-21 美商半導體組件工業公司 具有共同模式迴路及截波的放大器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110006843A1 (en) * 2006-07-07 2011-01-13 Yamaha Corporation Offset voltage correction circuit and class D amplifier
US20140225673A1 (en) * 2013-02-08 2014-08-14 Analog Devices, Inc. Variable gain amplifier
US20150077183A1 (en) * 2013-09-19 2015-03-19 Analog Devices, Inc. Current-feedback operational amplifier
TWI702794B (zh) * 2018-05-30 2020-08-21 美商半導體組件工業公司 具有共同模式迴路及截波的放大器

Also Published As

Publication number Publication date
TW202341649A (zh) 2023-10-16
US20230327619A1 (en) 2023-10-12

Similar Documents

Publication Publication Date Title
US6577184B2 (en) Switched-capacitor, common-mode feedback circuit for a differential amplifier without tail current
US5578964A (en) CMOS differential operational amplifier
JP3040974B2 (ja) Ｃｍｏｓレール−レール間入出力増幅器
CN113612449A (zh) 一种运算放大器电路
WO2016062429A1 (en) Amplifier circuit and amplifier arrangement
US7187236B2 (en) Rail-to-rail differential input amplification stage with main and surrogate differential pairs
CN104348431B (zh) 共模反馈的差分放大电路及方法、集成电路
JPH077342A (ja) 差動増幅器
CN112491369B (zh) 一种传感器信号处理电路
WO2022027750A1 (zh) 一种比较器及模数转换器
TWI806543B (zh) 放大器及其共模電壓的控制方法
US9473122B1 (en) Rail-to-rail input stage circuit with constant transconductance
EP1168602B1 (en) Completely differential operational amplifier of the folded cascode type
US7304538B2 (en) Accurate quiescent current control scheme in floating controlled class AB amplifier
US20050134382A1 (en) Amplifier circuit with common mode feedback
Kai et al. A 168 dB high gain folded cascode operational amplifier for Delta-Sigma ADC
US7005921B2 (en) Common-mode feedback circuit
Vij et al. An operational amplifier with recycling folded Cascode topology and adaptive biaisng
CN215420202U (zh) 一种运算放大器电路
Vij et al. A highly adaptive operational amplifier with recycling folded cascode topology
JP6230903B2 (ja) 低雑音増幅器
CN114914785B (zh) 一种驱动eml型激光器的输出级电路
CN116961601A (zh) 放大器及其共模电压的控制方法
Suadet et al. A compact class-AB bulk-driven quasi-floating gate current mirror for low voltage applications
Majumder et al. An ultralow-power low-voltage Class-AB Fully Differential Op Amp with cascoded input stage and indirect compensation