JP2019527981A

JP2019527981A - 選択可能な電流リミッタ回路

Info

Publication number: JP2019527981A
Application number: JP2019505428A
Authority: JP
Inventors: リーバーナー、アラン; マイケルパッチン、グレゴリー; ニールゴーリン、カービー
Original assignee: Apex Microtechnology Inc
Current assignee: Apex Microtechnology Inc
Priority date: 2016-08-02
Filing date: 2017-07-12
Publication date: 2019-10-03
Also published as: IL264597A; KR20190044058A; US20180041171A1; US9948242B2; EP3494636A4; CN109690937B; EP3494636A1; CN109690937A; WO2018026479A1

Abstract

選択可能な電流リミッタ回路。増幅器の電流を制限する装置および方法。

Description

本開示の態様は、概して電子増幅に関し、より具体的には、増幅器の電流を制限する装置および方法に関する。

増幅器は電子機器の幅広い設定に用いられる。多くのそのような回路は電流調整を有する。これらの回路に対する一部の用途では、電源が入っている間に過剰な電流が引き込まれることがあり、供給品の不適切な電力供給によって、システム部品が燃やされ得る。他の用途では、負荷へ、または他の考慮すべき点のために演算増幅器（「オペアンプ」とも呼ばれる）により提供される電流を、制限する必要がある場合がある。例えば、数ある中で、試験機器、産業用プリント、および通常の高電圧または高電流での用途における増幅器は、電流制限によって、増幅器の操作上の機能停止または他の不具合を回避する必要がある場合がある。

バイポーラ接合トランジスタのベースエミッタ電圧に依存するもの、または他の部品プロセスの特徴もしくはパラメータに依存するものなどの、電流制限回路は、温度もしくはプロセスの特徴またはパラメータが変化するときの、性能変動および誤差に影響を受けやすい可能性がある。ベースエミッタ、すなわちＶ_ｂｅに基づくスキームは、通常、近似のダイオード電圧を所望の電流で割り、所望の電流制限を達成する、電流制限抵抗器のサイズを決定する。そのようなＶ_ｂｅに基づくスキームは、プロセスによって大きく異なってもよく、１℃ごとにおよそ２ｍＶである負の温度係数（ＴＣ）を有してもよく、電流制限が、温度またはプロセスに対して実質的に一定ではないことを意味する。検出に使用される出力デバイスの電流に対して増減するような、他の電流制限回路は、設計または他の制約の下で実現できなくてもよく、電力または他の資源を無駄にする場合がある。一部の電流制限回路も、異なるパラメータに依存してもよく、選択可能な電流制限が可能でなくてもよい。

本開示の一部態様では、固定抵抗器は、実質的に一定の電圧を有する基準電圧を受信するように構成される。第一基準抵抗器は、基準電圧および固定抵抗器から第一基準電流を受信するように構成され、第二基準抵抗器は、基準電圧および固定抵抗器から第二基準電流を受信するように構成される。第一および第二基準抵抗器は、第一および第二基準抵抗器を通る電圧降下の各々が、実質的に一定になるように、固定抵抗器を実質的に追跡するように構成される。正および負の電流制限を伴う増幅器は、正の信号電流および負の信号電流を受信するように構成される。制限抵抗器は、増幅器によって生成される、出力電圧および出力電流を受信するように構成される。負荷は、第一および第二基準抵抗器、出力電圧、ならびに制限抵抗器へ動作可能なように連結されるよう構成される。

第一リミッタ回路は、一旦出力電流が実質的に正の電流制限と等しくなると、正の信号電流を吸い込み、第一リミッタ回路がアクティブ状態である間、出力電流を正の電流制限以下の値に維持するために、第一基準抵抗器、制限抵抗器および増幅器へ動作可能なように連結される。第二リミッタ回路は、一旦出力電流が実質的に負の電流制限と等しくなると、負の信号電流を吐き出し、第二リミッタ回路がアクティブ状態である間、出力電流を負の電流制限以上の値に維持するために、第二基準抵抗器、制限抵抗器および増幅器へ動作可能なように連結される。

本開示の他の態様では、方法は、実質的に一定の電圧を有する基準電圧を、固定抵抗器で受信することを含む。方法はさらに、基準電圧および固定抵抗器から、第一基準電流を第一基準抵抗器で受信することを含む。方法はさらに、基準電圧および固定抵抗器から、第二基準電流を第二基準抵抗器で受信することと、第一および第二基準抵抗器を通る電圧降下の各々が、実質的に一定になるように、固定抵抗器で第一および第二基準抵抗器を実質的に追跡することとを含む。方法はさらに、正および負の電流制限を有する増幅器で、正の信号電流および負の信号電流を受信することを含む。方法はさらに、増幅器によって生成される出力電圧および出力電流を、制限抵抗器で受信することと、第一および第二基準抵抗器、出力電圧、ならびに制限抵抗器へ、動作可能なように負荷を連結することとを含む。

方法はさらに、一旦出力電流が実質的に正の電流制限と等しくなると、正の信号電流を吸い込み、第一リミッタ回路がアクティブ状態である間、出力電流を正の電流制限以下の値に維持するために、第一基準抵抗器、制限抵抗器および増幅器へ、動作可能なように第一リミッタ回路を連結することを含む。方法はさらに、一旦出力電流が実質的に負の電流制限と等しくなると、負の信号電流を吐き出し、第二リミッタ回路がアクティブ状態である間、出力電流を負の電流制限以上の値に維持するために、第二基準抵抗器、制限抵抗器および増幅器へ、動作可能なように第二リミッタ回路を連結することを含む。

一部の態様では、第一リミッタ回路はｎチャネル演算増幅器であり、第二リミッタ回路はｐチャネル演算増幅器であり、または逆もまた同様である。他の態様では、第一リミッタ回路はＰＮＰ差動トランジスタ対であり、第二リミッタ回路はＮＰＮ差動トランジスタ対であり、または逆もまた同様である。他の態様では、基準電圧が低温度係数電圧基準を含む。

他の態様では、第一リミッタ回路は、第一スイッチ回路により第一リミッタ回路を遅延させ、第一リミッタ回路が起動するまで、第一バッファ回路を通る正の信号電流を吸い込むような、互いに動作可能なように連結される第一演算増幅器、第一バッファ回路および第一スイッチ回路を備える。本態様では、第二リミッタ回路は、第二スイッチ回路により第二リミッタ回路を遅延させ、第一リミッタ回路が起動するまで、第二バッファ回路を通る負の信号電流を吐き出すような、互いに動作可能なように連結される第二演算増幅器、第二バッファ回路および第二スイッチ回路を備える。他の態様では、バッファ回路およびスイッチ回路は、トランジスタから成る。

他の態様では、第一基準抵抗器によって受信される、第一基準電流より生じる第一電圧は、温度に対して実質的に一定であり、第二基準抵抗器によって受信される、第二基準電流より生じる第二電圧は、温度に対して実質的に一定である。

図１は、本開示の一部態様に従う構成における、電圧基準、および増幅器用の選択可能な電流リミッタ回路の簡略図である。図２は、本開示の一部態様に従う構成における、演算増幅器を伴い実装される選択可能な電流リミッタ回路の簡略図である。図３は、本開示の一部態様に従う構成における、差動トランジスタ対を伴い実装される選択可能な電流リミッタ回路の簡略図である。図４は、本開示の一部態様に従う構成における、低温度係数電圧基準を伴い実装される電圧基準の簡略図である。図５は、本開示の一部態様に従う構成における、バッファ回路およびスイッチ回路を伴い実装される、増幅器用の選択可能な電流リミッタ回路の簡略図である。図６は、本開示の一部態様に従う構成における、トランジスタを伴い実装されるバッファ回路およびスイッチ回路を伴い実装される、増幅器用の選択可能な電流リミッタ回路の簡略図である。

以下は、説明のために提供され、限定するものではなく、必ずしも正確な縮尺ではなく完全でもない、図面の要素から明らかとなるであろう。
開示の例示的態様に関する本記載は、添付の図面に関連して読まれるように意図されており、添付の図面は、書かれた全体の記載の一部であるとみなされるものとする。

本開示の態様は、負荷で増幅器の電流を制限する、方法および装置を含む。様々な態様で、リミッタ回路は、増幅器の出力振幅に従う電圧基準と、増幅器の出力へ連結される電流制限抵抗器による電圧降下とを比較することによって、増幅器の電流を制限する。他の態様では、リミッタ回路は、リミッタ回路が起動するまで電流制限を遅延させる、バッファ回路およびスイッチ回路へ、動作可能なように連結される。

図１は、本開示のある態様に従う構成における、電圧基準１００、および増幅器１３０用の選択可能な電流リミッタ回路１２０の簡略図を示す。開示の本態様に従い、電圧源１０１は、電圧制御電流源１０３へ連結される、実質的に一定の電圧Ｖ_ＲＥＦ１０２を生成する。電圧制御電流源１０３は、抵抗器Ｒ_ＳＥＴ１０４を通って接地（または他の電圧基準点）へ連結される。電圧制御電流源１０３は、開示のある態様では、おおよそ等しい大きさである、第一基準電流１０５および第二基準電流１０６を生成し、それらの大きさは、おおよそＲ_ＳＥＴ１０４を流れる電流の値であり、Ｒ_ＳＥＴ１０４が接地へ接続される開示の態様では、Ｖ_ＲＥＦ／Ｒ_ＳＥＴである。そのため、第一基準電流１０５および第二基準電流１０６の大きさは、Ｒ_ＳＥＴ１０４およびＶ_ＲＥＦ１０２の選択に基づいて選ばれてもよいことは、理解されるであろう。

開示の本態様では、選択可能な電流リミッタ回路１２０は、第一基準電流１０５を受信するように構成される、第一基準抵抗器Ｒ_ＲＥＦ１１２１と、第二基準電流１０６を受信するように構成される、第二基準抵抗器Ｒ_ＲＥＦ２１２２とを備える。第一および第二基準抵抗器１２１−１２２は、例えば、温度およびプロセスの変動に応じて、固定抵抗器Ｒ_ＳＥＴ１０４を実質的に追跡するように構成され、第一および第二基準抵抗器１２１−１２２の実質的に一定の電圧降下（Ｖ_１１２３、Ｖ_２１２４）をもたらす。例えば、基準抵抗器１２１−１２２は、二つの基準電流１０５および１０６が、プロセスの間互いに同様に追跡して、プロセスに渡って基準電圧を実質的に一定に保つように、増減してＲ_ＳＥＴ１０４に合致するように選ばれてもよい。同様に、本態様では、抵抗器のＴＣが温度に応じて変化するにつれ、基準電流は変化し、基準抵抗器１２１および１２２のＴＣ変化を相殺して、温度に応じて実質的に一定の電圧基準を生成するであろう。開示の本態様では、実質的に一定とは、実質的に一定の電圧（例えば、Ｖ_ＲＥＦ１０２、Ｖ_１１２３またはＶ_２１２４）は、おおよそ±２％異なる場合があることを意味し得る。開示の本態様では、抵抗器Ｒ_ＳＥＴ１０４、Ｒ_ＲＥＦ１１２１、Ｒ_ＲＥＦ２１２２を実質的に追跡するとは、温度もしくはプロセスの変動が、おおよそ１％異なるように、もしくは実質的に一定の電圧を実現するように、抵抗器が合致するか、増減するか、またはそうでなければ生み出されるか、もしくは生産されることを意味し得る。

また、本態様では、正および負の電流制限を伴う増幅器１３０は、正の信号電流１３１および負の信号電流１３２を受信するように構成される。増幅器１３０は、いかなる種類の演算増幅器、差動増幅器、トランジスタ増幅器、帰還増幅器、開ループまたは閉ループ増幅器、部品番号ＰＡ５２、ＰＡ８５、ＰＡ１６３、ＰＡ１６４、ＰＡ１６５を有するＡｐｅｘＭｉｃｒｏｔｅｃｈｎｏｌｏｇｙ（登録商標）増幅器、および類似のものなど、当該技術分野で知られるいかなるタイプの増幅器でもあり得る。制限抵抗器Ｒ_ＬＩＭ１３３は、増幅器１３０によって生成される、出力電圧Ｖ_ＯＵＴ１３４および出力電流Ｉ_ＯＵＴ１３５を受信するように構成される。負荷１３６は、第一および第二基準抵抗器１２１−１２２と、負荷電圧１３７と、制限抵抗器１３３を通る出力電圧１３４とに動作可能なように連結されるよう構成される。負荷１３６は、増幅器１３０によって電力供給される、いかなるインピーダンス、抵抗体、ネットワークまたはモジュールから成ってもよい。

また、本態様では、第一リミッタ回路１４０は、一旦出力電流１３５が、増幅器１３０の正の電流制限と実質的に等しくなると、正の信号電流１３１を吸い込むために、第一基準抵抗器１２１、制限抵抗器１３３および増幅器１３０へ動作可能なように連結される。本態様のため、出力電流１３５が、増幅器１３０の正の電流制限のおおよそ±４％以内であるとき、出力電流１３５は、増幅器１３０の正の電流制限と実質的に等しい。本態様では、第一リミッタ回路１４０は、起動中、出力電流１３５を、増幅器１３０の正の電流制限以下の値に維持する。増幅器１３０の出力電流１３５を所望の値に制限するために、開示の本態様では、リミッタ回路１４０は、基準電圧Ｖ_１１２３と、電流制限抵抗器Ｒ_ＬＩＭ１３３間による電圧降下（Ｖ_ＯＵＴ１３４〜Ｖ_ＬＯＡＤ１３７）とを比較する。電流制限抵抗器Ｒ_ＬＩＭ１３３による電圧降下がＶ_１１２３を超える場合、リミッタ回路１４０は、正の信号電流１３１を吸い込むように起動する。

また、開示の本態様では、第二リミッタ回路１５０は、一旦出力電流１３５が、増幅器１３０の負の電流制限と実質的に等しくなると、負の信号電流１３２を吐き出すために、第二基準抵抗器１２２、制限抵抗器１３３および増幅器１３０へ動作可能なように連結される。本態様では、出力電流１３５が、増幅器１３０の負の電流制限のおおよそ±４％以内であるとき、出力電流１３５は、増幅器１３０の負の電流制限と実質的に等しい。本態様では、第二リミッタ回路１５０は、起動中、出力電流１３５を、増幅器１３０の負の電流制限以上の値に維持する。増幅器１３０の出力電流１３５を所望の値に制限するために、開示の本態様では、リミッタ回路１５０は、基準電圧Ｖ_２１２４と、電流制限抵抗器Ｒ_ＬＩＭ１３３による電圧降下（Ｖ_ＯＵＴ１３４〜Ｖ_ＬＯＡＤ１３７）とを比較し、Ｖ_２１２４が電流制限抵抗器Ｒ_ＬＩＭ１３３を超える場合、リミッタ回路１５０は、負の信号電流１３２を吐き出すように起動する。

開示の本態様では、抵抗器Ｒ_ＲＥＦ１１２１、Ｒ_ＲＥＦ２１２２およびＲ_ＬＩＭ１３３を横切る電圧は、本質的に増幅器１３０の出力信号１３４〜１３５に乗って上下に動いて、出力電流１３５を、負荷電圧Ｖ_ＬＯＡＤ１３７と無関係の選ばれた値に制限することは理解されるであろう。また、開示の本態様により実現される電流制限によって、概して、温度およびプロセスの変動に応じて、精度および性能が提供されることも理解されるであろう。また、本態様では、抵抗器Ｒ_ＲＥＦ１１２１、Ｒ_ＲＥＦ２１２２およびＲ_ＳＥＴ１０４の温度係数（ＴＣ）変動によって、基準電流１０５〜１０６の類似する変化が生成され、基準電圧Ｖ_１１２３およびＶ_２１２４を、開示する通り実質的に一定に保つことも理解されるであろう。

図２は、本開示のある態様に従う構成における、演算増幅器（または「オペアンプ」）を伴い実装される、図１に従う選択可能な電流リミッタ回路の簡略図による電圧降下を示す。開示の本態様に従い、第一リミッタ回路２４０は、ｎチャネル演算増幅器または類似のデバイスを伴い実装される。増幅器１３０の正の信号電流を吸い込む、図１に関連して記載する操作に従い、反転入力２４１は、第一基準電流Ｉ_ＲＥＦ１２０５が通って流れている、第一基準抵抗器Ｒ_ＲＥＦ１２２１の、電圧Ｖ_１２２３にある正ノードへ連結される。本態様では、非反転入力２４２は、増幅器１３０（図示せず）の出力へ連結される、電流制限抵抗器Ｒ_ＬＩＭ２３３の、電圧Ｖ_ＯＵＴ２３４にあるノードへ連結される。

また、本態様では、増幅器１３０の負の信号電流を吐き出す、図１に関連して記載する操作に従い、第二リミッタ回路２５０が、ｐチャネル演算増幅器または類似のデバイスを伴い実装される。非反転入力２５１は、第二基準電流Ｉ_ＲＥＦ２２０６が通って流れている第二基準抵抗器Ｒ_ＲＥＦ２２２２へ、電圧Ｖ_２２２４のノードで連結される。反転入力２５２は、増幅器１３０（図示せず）の出力へ連結される、電流制限抵抗器Ｒ_ＬＩＭ２３３の、電圧Ｖ_ＯＵＴ２３４にあるノードへ連結される。電圧極性および電流方向を構成する適切な修正で、演算増幅器２４０および２５０が、すべてのｎチャネルデバイス、すべてのｐチャネルデバイスを使用して、または図２に示すデバイスと比較して逆転するチャネルタイプを伴い実装され得ることは、理解されるであろう。

本態様に従い、一旦オペアンプ２４０または２５０のいずれかがアクティブになると、その帰還ループは、出力トランジスタ（図２に図示せず）を通ってオペアンプの入力に戻って閉じる。ループを閉じることで、概して、主増幅器１３０の出力を所望の地点に維持する。主増幅器１３０は、増幅器１３０が提供する必要がある、おおよそすべての信号電流を、電流制限増幅器２４０または２５０がそれぞれ、吸い込むまたは吐き出すような場合になるまで、閉ループを維持する。この時点で、電流制限増幅器のループは、通常、制御において唯一のループである。電流が増幅器信号２３１〜２３２から取られると、正（非反転）入力２４２の電圧が正となり、オペアンプ２４０の出力電圧を負に変える。それゆえ、本態様では、返された信号は、オペアンプ２４０の非反転入力で正電圧となり、所望の負帰還をもたらす。オペアンプ２５０は概して、電流を吐き出し、所望の負帰還を実現するのとは反対に動作する。電流制限増幅器２４０および２５０が、いずれの様々な設計から成り得ることは理解されるであろう。電流制限増幅器２４０および２５０の正確な利得によって、電流制限のエラーが減少する。

図３は、本開示の一部態様に従う構成における、差動トランジスタ対３４０、３５０を伴い実装される、図１の選択可能な電流リミッタ回路の簡略図を示す。開示の本態様に従い、電流制限抵抗器Ｒ_ＬＩＭ３３３を横切る電圧（Ｖ_ＯＵＴ３３４〜Ｖ_ＬＯＡＤ３３７）は、差動対３４０および３５０によって監視される。本態様では、差動対３４０は、Ｒ_ＬＩＭ３３３を横切る電圧が、第一基準電圧Ｖ_１３２３をおおよそ超えるときに、信号電流３３１を吸い込むように作動する一方、差動対３５０は、Ｖ_２３２４がＲ_ＬＩＭ３３３を横切る電圧をおおよそ超えるときに、信号電流３３２を吐き出すように作動する。ＮＰＮおよびＰＮＰ差動バイポーラ接合トランジスタ対は、例えば図３に示す通り、または適切な回路、すべてのＮＰＮもしくはすべてのＰＮＰ差動対、もしくは代わりにＣＭＯＳもしくはＪＦＥＴを使用してもよいような、いかなるタイプのトランジスタもしくは半導体ベースの差動対を伴い使用されてもよいことは理解されるであろう。

図４は、本開示の一部態様に従う構成における、低温度係数電圧基準を伴い実装される電圧基準の簡略図を示す。本態様に従い、例えば１．２５Ｖである、基準電圧Ｖ_ＲＥＦ４１０は、ゼロＴＣバンドギャップ基準、もしくはいかなる他のタイプの低ＴＣ基準、または実質的に一定の電圧源など、低温度係数電圧基準源によって生成されてもよい。本態様では、Ｖ_ＲＥＦ４１０は、標準トランジスタ回路網またはオペアンプ４２０への入力として機能を果たす。オペアンプ４２０によって、ノード４２１および４２２は、Ｖ_ＲＥＦ４１０が１．２５Ｖに設定される例では１．２５Ｖなど、同じ電圧にされる場合がある。Ｒ_ＳＥＴ４０４をノード４２２および接地（または他の低い基準点）へ連結することによって、選択可能な基準電流４３０は、強制的に選択可能なＲ_ＳＥＴを通って流れさせられてもよい。例えば、１．２５Ｖ／Ｒ_ＳＥＴは２００μＡの基準電流４３０をもたらす。本態様では、電流４３０は、オペアンプ回路４２０で出力電界効果トランジスタ（ＦＥＴ）４２３によって供給される。ＦＥＴ４２３のゲートソース間電圧（Ｖｇｓ）が、その後、結果として、Ｒ_ＳＥＴを通る電流、すなわち、Ｉ_ＲＥＦ４３０を追跡して従うドレイン電流Ｉ_Ｄ４５０を提供する、別のＦＥＴ４４０のゲートソース間電圧（Ｖｇｓ）に渡って加えられてもよい。本態様では、ドレイン電流４５０は、その後、基準電流Ｉ_ＲＥＦ１４０５およびＩ_ＲＥＦ２４０６を生成するように、電流ミラー４６０などの標準的な電流ミラーによる電圧降下構成に従ってミラーリングされてもよい。

図５は、本開示の一部態様に従う構成における、バッファ回路５０１〜５０２およびスイッチ回路５０３〜５０４を伴い実装される、増幅器用の選択可能な電流リミッタ回路の簡略図を示す。開示の本態様に従い、バッファ回路５０１〜５０２およびスイッチ回路５０３〜５０４によって、図１の構成および開示内の他の構成の電流制限の速度および精度を向上させてもよい。図１に従う開示の態様では、例えば、電流制限の前には、電流制限増幅器１４０および１５０は停止している。完全な電流制限では、電流制限増幅器１４０（正の電流制限用）または１５０（負の電流制限用）は、増幅器への入力は平衡が取れ、開ループ利得が最大の状態で、完全に作動していてもよい。それゆえ、図１において構成の開示を参照すると、電流制限が近づくにつれて、リミッタ回路１４０または１５０のいずれかへの差動信号入力が増加し始めるため、リミッタ回路１４０または１５０の入力段が作動し始める。この時点で、増幅器１４０または１５０は、完全には作動していなくてもよいが、所望される前に、不的確な信号電流を引き込み始めてもよい。電流制限増幅器がスルーイング電流を盗んでいる場合があるため、これが、主増幅器１３０の出力での、緩やかな立ち上がりおよび立ち下がりエッジにつながってもよい。入力信号特性に依存する他の誤差が現れてもよく、入力信号に依存する電流制限の遅延を引き起こす場合がある。

図５に示す開示の態様に従い、リミッタ回路５４０および５５０が完全に起動し、正確な信号電流を引き込むまでは、バッファ回路５０１および５０２によって、リミッタ回路５４０および５５０の吸い込みまたは吐き出しをそれぞれ遅延させる。バッファ回路５０１〜５０２は、例えば、トランジスタ、オペアンプ、フォロアまたは類似のものなど、いかなる半導体タイプの緩衝デバイスを使用して、実装されるように構成されてもよいことは理解されるであろう。また、スイッチ回路５０３〜５０４が、例えば、電流制御トランジスタスイッチなど、いかなるタイプの信号制御半導体型スイッチングデバイスを使用して、実装されるように構成されてもよいことも理解されるであろう。開示の本態様では、電流源Ｉ_１５０５がスイッチ回路５０３へ供給される限り、スイッチは図５の構成に従い位置Ａのままである。リミッタ回路５４０は、作動するとＩ_１５０５を吸い込み、そして、図５の構成に従い、スイッチ回路５０３のスイッチを位置Ｂへ切り替える。同様に、電流源Ｉ_２５０６がスイッチ回路５０４へ供給される限り、スイッチは図５の構成に従い位置Ａのままである。リミッタ回路５４０は、作動するとＩ_１５０５を吸い込み、そして、図５の構成に従い、スイッチ回路５０３のスイッチを位置Ｂへ切り替える。また、本態様に従い、一旦電流制限に到達し、リミッタ回路５４０および５５０がそれぞれ完全に作動すると、スイッチ５０３および５０４は、バッファ回路５０１および５０２、ならびにリミッタ回路５４０および５５０それぞれによってトリガーされる。場合によって、バッファ５０１は、増幅器５３０の正の電流制限で、リミッタ回路５４０への信号電流を吸い込み、一方バッファ回路５０２は、増幅器５３０の負の電流制限で、リミッタ回路５５０への信号電流を吐き出す。電流源Ｉ_１５０５およびＩ_２５０６が、本開示の構成内で利用可能ないかなる電流源をも使用して、実装されるように構成されてもよいことは理解されるであろう。

図６は、本開示の一部態様に従う構成における、トランジスタを伴って実装されるように構成され、図５に従いバッファ回路およびスイッチ回路を伴い実装される、増幅器用の選択可能な電流リミッタ回路の簡略図を示す。本態様に従い、スイッチ回路ＦＥＴのＱ１６０３およびＱ３６０４を追加することで、電流制限増幅器６４０または６５０のいずれかが、完全に作動して帰還増幅器のように機能するまで、信号電流を制御するのを延期させる、例えば、いわゆる「シーソー」タイプのスイッチ装置といった構成において、精度または電流制限の性能挙動を増加させてもよい。電流制限モードでないときは、バッファ回路ＦＥＴのＱ２６０１およびＱ４６０２が停止し、電流制限増幅器６４０および６５０が停止する一方、Ｑ１６０３およびＱ３６０４は作動している。

本態様では、例えば、正の電流制限に到達する前、Ｉ_１６０５によって強制的にその電流をＱ１６０３に通す。Ｑ１６０３のゲートは、本質的に増幅器６３０の出力信号６３１に従う。Ｑ１６０３のゲートが設定されているため、ゲートを流れる電流によってその源を正にさせ、その源が固定され、ｐチャネルデバイスＱ２６０１のゲートが正になることから、Ｑ２６０１が遮断されるのを確かめる。正の電流制限が近づくにつれ、リミッタ回路６４０が作動を開始し、Ｉ_１６０５から電流を吸い込み、Ｑ２６０１のゲートを引き下げる。これにより、Ｑ１６０３の源を負にし、Ｑ１６０３が完全に停止し、Ｑ２６０１が完全に作動するまで、Ｑ１６０３の電流を減少させる。リミッタ回路６４０による信号電流の制御は、図１に従う開示の態様において可能である通り、リミッタ回路６４０が作動し始めるときに、事を開始しなくてもよい。そのため、ＦＥＴのＱ１６０３からＱ２６０１への制御の遷移と比較して、リミッタ回路６４０の入力段遷移にはある種の取り消しがあり、増幅器６４０が、正確な電流制限のため信号電流６３１を制御する前に、線形範囲で動作することが可能になる。開示の本態様によって、電流制限回路のＡＣもしくはＤＣ性能を向上させてもよく、または予測可能で信頼性のある挙動が与えられてもよい。図６の負の電流制限の態様については、プロセスは同じで、Ｑ４６０２が電流制限なしで作動し、Ｑ４６０２が停止している。負の電流制限が起こると、Ｑ３６０４のスイッチが切れ、Ｑ４６０２のスイッチが入って、信号電流６３２を吐き出す。

本明細書では例を図示し記載しているものの、それでも実施形態は、特許請求の均等物の範囲内で、当業者によって実施形態に対して様々な修正および構造上の変更がなされてもよいため、示す詳細に限定されない。例えば、理想的な演算増幅器について例示として開示してきたが、これは、代わりに他のデバイスを使用し得ないと意味するとは意図していないことは理解されるであろう。当業者はまた、様々な構成要素が、電流制限抵抗器、ダイオード、コンデンサ、トランジスタ、またはリミッタ回路と増幅器の入力もしくは出力との間の他の回路構成要素もしくはモジュールの挿入など、開示の操作から逸脱せずに、図面に示す構成要素間に置かれてもよいことも理解するであろう。当業者はまた、抵抗器などの様々な構成要素が、抵抗回路網または他の要素など、機能上の均等物と置き換えられてもよいことも理解するであろう。また、本開示で言及した電流、電圧、または回路の要素もしくは態様は、非限定的であり、機能または構造を説明するものではないことも理解されるであろう。例えば、当業者は、「信号電流」と称する電流が、開示の様々な態様または構成に従い、「駆動電流」と同じ電流であり得ることを理解するであろう。

Claims

装置であって、
実質的に一定の電圧を有する基準電圧を受信するように構成される、固定抵抗器と、
前記基準電圧および前記固定抵抗器から、第一基準電流を受信するように構成される、第一基準抵抗器と、
前記基準電圧および前記固定抵抗器から、第二基準電流を受信するように構成される、第二基準抵抗器であって、前記第一および第二基準抵抗器は、前記第一および第二基準抵抗器を通る電圧降下の各々が、実質的に一定になるように、前記固定抵抗器を実質的に追跡するように構成される、第二基準抵抗器と、
正の信号電流および負の信号電流を受信するように構成される、増幅器であって、正の電流制限および負の電流制限を有する、増幅器と、
前記増幅器によって生成される、出力電圧および出力電流を受信するように構成される、制限抵抗器と、
前記第一および第二基準抵抗器、前記出力電圧、ならびに前記制限抵抗器へ動作可能なように連結されるよう構成される、負荷と、
第一リミッタ回路であって、一旦前記出力電流が実質的に前記正の電流制限と等しくなると、前記正の信号電流を吸い込み、前記第一リミッタ回路がアクティブ状態である間、前記出力電流を前記正の電流制限以下の値に維持するために、前記第一基準抵抗器、前記制限抵抗器および前記増幅器へ動作可能なように連結される、第一リミッタ回路と、
第二リミッタ回路であって、一旦前記出力電流が実質的に前記負の電流制限と等しくなると、前記負の信号電流を吐き出し、前記第二リミッタ回路がアクティブ状態である間、前記出力電流を前記負の電流制限以上の値に維持するために、前記第二基準抵抗器、前記制限抵抗器および前記増幅器へ動作可能なように連結される、第二リミッタ回路と、を備える、装置。
前記第一リミッタ回路は、ｎチャネル演算増幅器であり、前記第二リミッタ回路は、ｐチャネル演算増幅器である、請求項１に記載の装置。
前記第一リミッタ回路は、ｐチャネル演算増幅器であり、前記第二リミッタ回路は、ｎチャネル演算増幅器である、請求項１に記載の装置。
前記第一リミッタ回路は、ＰＮＰ差動トランジスタ対であり、前記第二リミッタ回路は、ＮＰＮ差動トランジスタ対である、請求項１に記載の装置。
前記第一リミッタ回路は、ＮＰＮ差動トランジスタ対であり、前記第二リミッタ回路は、ＰＮＰ差動トランジスタ対である、請求項１に記載の装置。
前記第一リミッタ回路は、ＮＰＮ差動トランジスタ対であり、前記第二リミッタ回路は、ＰＮＰ差動トランジスタ対である、請求項１に記載の装置。
前記基準電圧が、低温度係数電圧基準を含む、請求項１に記載の装置。
前記第一リミッタ回路は、第一スイッチ回路により前記第一リミッタ回路を遅延させ、前記第一リミッタ回路が起動するまで、第一バッファ回路を通る前記正の信号電流を吸い込むような、互いに動作可能なように連結される第一演算増幅器、前記第一バッファ回路および前記第一スイッチ回路を備え、
前記第二リミッタ回路は、第二スイッチ回路により前記第二リミッタ回路を遅延させ、前記第一リミッタ回路が起動するまで、第二バッファ回路を通る前記負の信号電流を吐き出すような、互いに動作可能なように連結される第二演算増幅器、前記第二バッファ回路および前記第二スイッチ回路を備える、請求項１に記載の装置。
前記第一バッファ回路が第一トランジスタを備え、前記第二バッファ回路が第二トランジスタを備え、前記第一スイッチ回路が第三トランジスタを備え、前記第二スイッチ回路が第四トランジスタを備える、請求項８に記載の装置。
前記第一基準抵抗器によって受信される、前記第一基準電流より生じる第一電圧は、温度に対して実質的に一定であり、前記第二基準抵抗器によって受信される、前記第二基準電流より生じる第二電圧は、温度に対して実質的に一定である、請求項１に記載の装置。
実質的に一定の電圧を有する基準電圧を、固定抵抗器で受信することと、
前記基準電圧および前記固定抵抗器から、第一基準電流を第一基準抵抗器で受信することと、
前記基準電圧および前記固定抵抗器から、第二基準電流を第二基準抵抗器で受信することと、
前記第一および第二基準抵抗器を通る電圧降下の各々が、実質的に一定になるように、前記固定抵抗器で前記第一および第二基準抵抗器を実質的に追跡することと、
正の信号電流および負の信号電流を増幅器で受信することであって、前記増幅器は、正の電流制限および負の電流制限を有する、受信することと、
前記増幅器によって生成される出力電圧および出力電流を、制限抵抗器で受信することと、
前記第一および第二基準抵抗器、前記出力電圧、ならびに前記制限抵抗器へ、動作可能なように負荷を連結することと、
一旦前記出力電流が実質的に前記正の電流制限と等しくなると、前記正の信号電流を吸い込み、前記第一リミッタ回路がアクティブ状態である間、前記出力電流を前記正の電流制限以下の値に維持するために、前記第一基準抵抗器、前記制限抵抗器および前記増幅器へ、動作可能なように第一リミッタ回路を連結することと、
一旦前記出力電流が実質的に前記負の電流制限と等しくなると、前記負の信号電流を吐き出し、前記第二リミッタ回路がアクティブ状態である間、前記出力電流を前記負の電流制限以上の値に維持するために、前記第二基準抵抗器、前記制限抵抗器および前記増幅器へ、動作可能なように第二リミッタ回路を連結することと、を含む、方法。
前記第一リミッタ回路は、ｎチャネル演算増幅器であり、前記第二リミッタ回路は、ｐチャネル演算増幅器である、請求項１１に記載の方法。
前記第一リミッタ回路は、ｐチャネル演算増幅器であり、前記第二リミッタ回路は、ｎチャネル演算増幅器である、請求項１１に記載の方法。
前記第一リミッタ回路は、ＰＮＰ差動トランジスタ対であり、前記第二リミッタ回路は、ＮＰＮ差動トランジスタ対である、請求項１１に記載の方法。
前記第一リミッタ回路は、ＮＰＮ差動トランジスタ対であり、前記第二リミッタ回路は、ＰＮＰ差動トランジスタ対である、請求項１１に記載の方法。
前記第一リミッタ回路は、ＮＰＮ差動トランジスタ対であり、前記第二リミッタ回路は、ＰＮＰ差動トランジスタ対である、請求項１１に記載の方法。
前記基準電圧が、低温度係数電圧基準を含む、請求項１１に記載の方法。
前記第一リミッタ回路は、第一スイッチ回路により前記第一リミッタ回路を遅延させ、前記第一リミッタ回路が起動するまで、第一バッファ回路を通る前記正の信号電流を吸い込むような、互いに動作可能なように連結される第一演算増幅器、前記第一バッファ回路および前記第一スイッチ回路を備え、
前記第二リミッタ回路は、第二スイッチ回路により前記第二リミッタ回路を遅延させ、前記第一リミッタ回路が起動するまで、第二バッファ回路を通る前記負の信号電流を吐き出すような、互いに動作可能なように連結される第二演算増幅器、前記第二バッファ回路および前記第二スイッチ回路を備える、請求項１１に記載の方法。
前記第一バッファ回路が第一トランジスタを備え、前記第二バッファ回路が第二トランジスタを備え、前記第一スイッチ回路が第三トランジスタを備え、前記第二スイッチ回路が第四トランジスタを備える、請求項１８に記載の方法。
前記第一基準抵抗器によって受信される、前記第一基準電流より生じる第一電圧は、温度に対して実質的に一定であり、前記第二基準抵抗器によって受信される、前記第二基準電流より生じる第二電圧は、温度に対して実質的に一定である、請求項１１に記載の方法。