CN109690937B - 可选择的电流限制器电路 - Google Patents

可选择的电流限制器电路 Download PDF

Info

Publication number
CN109690937B
CN109690937B CN201780048442.5A CN201780048442A CN109690937B CN 109690937 B CN109690937 B CN 109690937B CN 201780048442 A CN201780048442 A CN 201780048442A CN 109690937 B CN109690937 B CN 109690937B
Authority
CN
China
Prior art keywords
current
limiter circuit
circuit
resistor
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780048442.5A
Other languages
English (en)
Other versions
CN109690937A (zh
Inventor
A·L·瓦尔纳
G·M·帕钦
K·N·戈兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apex Microtechnology Inc
Original Assignee
Apex Microtechnology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apex Microtechnology Inc filed Critical Apex Microtechnology Inc
Publication of CN109690937A publication Critical patent/CN109690937A/zh
Application granted granted Critical
Publication of CN109690937B publication Critical patent/CN109690937B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0233—Continuous control by using a signal derived from the output signal, e.g. bootstrapping the voltage supply
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45085—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45278—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using BiFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/555—A voltage generating circuit being realised for biasing different circuit elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/78—A comparator being used in a controlling circuit of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45022—One or more added resistors to the amplifying transistors in the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G11/00—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general

Abstract

本发明提供了一种可选择的电流限制器电路。本发明提供了限制放大器的电流的设备和方法。

Description

可选择的电流限制器电路
相关申请的交叉引用
本申请要求2016年8月2日提交的美国实用新型申请号15/226,581的权益，所述美国申请以引用的方式全文并入本文。
技术领域
本公开的各方面大体上涉及电子放大，并且更具体地涉及限制放大器的电流的设备和方法。
背景技术
放大器用在电子器件中的各种各样的设置中。许多这种电路具有电流调节。这些电路的一些应用在加电期间汲取过大的电流，这可能使得系统部件由于不适当的供电而燃烧起来。其它应用可能需要限制由运算放大器(也称作“op amp”)提供至负载的电流或者由于其它因素引起的电流。例如，在测试设备的应用、工业印刷和一般的高压或大电流应用中的放大器及其它应用可能需要电流限制，以避免放大器的运行击穿或其它故障。
随着温度或过程特性或参数的变化，电流限制电路，诸如依赖于双极结型晶体管的基极-发射极电压的电路或者依赖于其它部件过程特征或参数的电路可能易于有性能变化和不准确性。基于基极-发射极或Vbe的方案典型地用近似的二极管电压除以期望的电流，以确定电流限制电阻器的大小，从而达到期望的电流限制。这些基于Vbe的方案可能在过程中变化很大，且可能具有近似为2毫伏/摄氏度的负温度系数(TC)，这意味着电流限制在温度或过程上基本上不是恒定的。其它电流限制电路，诸如标定到用于检测的输出装置电流的那些电路可能在设计或其它约束下是不合理的，且可能浪费电力或其它资源。一些电流限制电路还可能取决于变化的参数，且可能不允许有可选择的电流限制。
发明内容
在本公开的一些方面，置位电阻器被配置成接收具有基本上恒定电压的参考电压。第一参考电阻器被配置成从所述参考电压和所述置位电阻器接收第一参考电流；第二参考电阻器被配置成从所述参考电压和所述置位电阻器接收第二参考电流。所述第一参考电阻器和第二参考电阻器被配置成大体上跟踪所述置位电阻器，使得所述第一参考电阻器和第二参考电阻器两端的每个电压降基本上是恒定的。具有正和负电流限制的放大器被配置成接收正信号电流和负信号电流。限制电阻器被配置成接收由所述放大器生成的输出电压和输出电流。负载被配置成操作地耦合到所述第一参考电阻器和第二参考电阻器、所述输出电压和所述限制电阻器。
第一限制器电路操作地耦合到所述第一参考电阻器、所述限制电阻器和所述放大器，以便一旦所述输出电流基本上等于所述正电流限制时汇入所述正信号电流，并且在所述第一限制器电路处于激活状态时，将所述输出电流保持在不大于所述正电流限制的值。第二限制器电路操作地耦合到所述第二参考电阻器、所述限制电阻器和所述放大器，以便一旦所述输出电流基本上等于所述负电流限制时源出所述负信号电流，并且当所述第二限制器电路处于激活状态时，将所述输出电流保持在不小于所述负电流限制的值。
在本公开的其它方面，一种方法包括在置位电阻器处接收具有基本上恒定电压的参考电压。所述方法还包括在第一参考电阻器处从所述参考电压和所述置位电阻器接收第一参考电流。所述方法还包括在第二参考电阻器处从所述参考电压和所述置位电阻器接收第二参考电流；用所述置位电阻器大体上跟踪所述第一参考电阻器和第二参考电阻器，使得所述第一参考电阻器和第二参考电阻器两端的每个电压降基本上是恒定的。所述方法还包括在放大器处接收正信号电流和负信号电流，所述放大器具有正电流限制和负电流限制。所述方法还包括在限制电阻器处接收由所述放大器生成的输出电压和输出电流；将负载操作地耦合到所述第一参考电阻器和第二参考电阻器、所述输出电压和所述限制电阻器。
所述方法还包括将第一限制器电路操作地耦合到所述第一参考电阻器、所述限制电阻器和所述放大器，以便一旦所述输出电流基本上等于所述正电流限制时汇入所述正信号电流，并且在所述第一限制器电路处于激活状态时，将所述输出电流保持在不大于所述正电流限制的值。所述方法还包括将第二限制器电路操作地耦合到所述第二参考电阻器、所述限制电阻器和所述放大器，以便一旦所述输出电流基本上等于所述负电流限制时源出所述负信号电流，并且当所述第二限制器电路处于激活状态时，将所述输出电流保持在不小于所述负电流限制的值。
在一些方面，所述第一限制器电路是n沟道运算放大器，并且所述第二限制器电路是p沟道运算放大器，或者所述第一限制器电路是p沟道运算放大器，并且所述第二限制器电路是n沟道运算放大器。在其它方面，所述第一限制器电路是PNP差动晶体管对，并且所述第二限制器电路是NPN差动晶体管对，或者所述第一限制器电路是NPN差动晶体管对，并且所述第二限制器电路是PNP差动晶体管对。在其它方面，所述参考电压包括低温系数电压参考。
在其它方面，所述第一限制器电路包括彼此操作地耦合的第一运算放大器、第一缓冲电路和第一开关电路，使得所述第一开关电路延迟所述第一限制器电路通过所述第一缓冲电路汇入所述正信号电流，直到所述第一限制器电路被激活。在这方面，所述第二限制器电路包括彼此操作地耦合的第二运算放大器、第二缓冲电路和第二开关电路，使得所述第二开关电路延迟所述第二限制器电路通过所述第二缓冲电路源出所述负信号电流，直到所述第一限制器电路被激活。在其它方面，所述缓冲电路和开关电路由晶体管组成。
在其它方面，由被所述第一参考电阻器接收的所述第一参考电流引起的第一电压在温度上是基本上恒定的，由被所述第二参考电阻器接收的所述第二参考电流引起的第二电压在温度上是基本上恒定的。
附图说明
通过附图的元素以下描述将变得显然，附图是出于图示目的提供的，不是限制性的，不一定是按比例的或者是完全的。
图1是在根据本公开的一些方面的配置中用于放大器的电压参考和可选择的电流限制器电路的简化示意图。
图2是在根据本公开的一些方面的配置中用运算放大器实施的可选择的电流限制器电路的简化示意图。
图3是在根据本公开的一些方面的配置中用差动晶体管对实施的可选择的电流限制器电路的简化示意图。
图4是在根据本公开的一些方面的配置中用低温系数电压参考实施的电压参考的简化示意图。
图5是在根据本公开的一些方面的配置中用于以缓冲电路和开关电路实施的放大器的可选择的电流限制器电路的简化示意图。
图6是在根据本公开的一些方面的配置中用于以缓冲电路和用晶体管实施的开关电路实施的放大器的可选择的电流限制器电路的简化示意图。
具体实施方式
对本公开的示范性方面的此描述旨在结合附图阅读，附图被认为是整个书面描述的一部分。
本公开的各方面包括限制带负载的放大器的的电流的方法和设备。在各个方面，限制器电路通过将跟随放大器的输出摆动的电压参考与耦合到放大器的输出的电流限制电阻器两端的电压降比较，来限制放大器的电流。在其它方面，限制器电路可操作地耦合到缓冲电路和开关电路，缓冲电路和开关电路对电流限制进行延迟，直到限制器电路被激活。
图1示出了在根据本公开的某些方面的配置中用于放大器130的电压参考100和可选择的电流限制器电路120的简化示意图。根据本公开的这方面，电压源101生成基本上恒定的电压VREF102，该电压源耦合到压控电流源103。压控电流源103通过电阻器RSET104耦合到地(或其它电压参考点)。压控电流源103生成第一参考电流105和第二参考电流106，在本公开的某些方面，这两个电流基本上为相同幅值，近似为通过RSET104流动的电流的值，在本公开的方面为VREF/RSET，其中，RSET104连接到地。因此要认识到，第一参考电流105和第二参考电流106的幅值可以基于RSET104和VREF102的选择加以选择。
在本公开的这方面，可选择的电流限制器电路120包括：第一参考电阻器RREF1121，其被配置成接收第一参考电流105；第二参考电阻器RREF2122，其被配置成接收第二参考电流106。第一、第二参考电阻器121-122被配置成例如在温度和过程变化上大体上跟踪置位电阻器(set resistor)RSET104，在第一、第二参考电阻器121-122两端产生基本上恒定的电压降(V1123,V2 124)。例如，参考电阻器121-122可以被选择为标定和匹配到RSET104，使得两个参考电流105和106在过程中类似地相互跟踪，使参考电压在过程中保持基本上恒定。类似地，在这方面，由于电阻器的TC随温度变化，所以参考电流将变化，并将抵消参考电阻器121和122的TC变化，在温度上产生基本上恒定的电压参考。在本公开的这方面基本上恒定可以表示基本上恒定的电压(例如，VREF102,V1123或V2124)可以变化大约±2％。在本公开的这方面大体上跟踪电阻器RSET104,RREF1121,RREF2122可以表示电阻器被匹配、标定或另外被生产或制造，使得其温度或过程波动变化大约±1％或者达到基本上恒定的电压。
同样在这方面，具有正、负电流限制的放大器130被配置成接收正信号电流131和负信号电流132。放大器130可以是本领域已知的任何类型的放大器，例如运算放大器、差分放大器、晶体管放大器、反馈放大器、开环或闭环放大器、Apex
Figure BDA0001966412220000041
放大器，诸如任何种类的零件号为PA52,PA85,PA163,PA164,PA165等的那些放大器。限制电阻器RLIM133被配置成接收由放大器130生成的输出电压VOUT134和输出电流IOUT135。负载136被配置成通过限制电阻器133可操作地耦合到第一、第二参考电阻器121-122、负载电压137和输出电压134。负载136可以是任何阻抗、电阻性元件、网络或待由放大器130供电的模块。
同样在这方面，第一限制器电路140可操作地耦合到第一参考电阻器121、限制电阻器133和放大器130，以便一旦输出电流135基本上等于放大器130的正电流限制时汇入(sink)正信号电流131。出于这方面的目的，当输出电流135在放大器130的正电流限制的大约±4％之内时，输出电流135基本上等于放大器130的正电流限制。在这方面，第一限制器电路140在被激活时，将输出电流135保持在不大于放大器130的正电流限制的值。为了将放大器130的输出电流135限制到期望值，在本公开的这方面，限制器电路140将参考电压V1123与电流限制电阻器RLIM133两端的电压降(VOUT134–VLOAD 137)比较。如果电流限制电阻器RLIM133两端的电压降超过V1123，则限制器电路140激活以汇入正信号电流131。
同样在本公开的这方面，第二限制器电路150可操作地耦合到第二参考电阻器122、限制电阻器133和放大器130，以便一旦输出电流135基本上等于放大器130的负电流限制，则源出(source)负信号电流132。在这方面，当输出电流135在放大器130的负电流限制的大约±4％之内时，输出电流135基本上等于放大器130的负电流限制。在这方面，第二限制器电路150在被激活时，将输出电流135保持在不小于放大器130的负电流限制的值。为了将放大器130的输出电流135限制到期望值，在本公开的这方面，限制器电路150将参考电压V2124与电流限制电阻器RLIM133两端的电压降(VOUT134-VLOAD137)比较，并且如果V2124超过电流限制电阻器RLIM133，则限制器电路150激活以源出负信号电流132。
要认识到，在本公开的这方面，电阻器RREF1121,RREF2122和RLIM133两端的电压基本上随着放大器130的输出信号134-135上下浮动，与负载电压VLOAD137无关，将输出电流135限制到所选择值。还要认识到，通过本公开的这方面实现的电流限制大体上在温度和过程变化上提供准确性和性能。还要认识到，在这方面，电阻器RREF1121,RREF2122和RSET104的温度系数(TC)变化在参考电流105-106中产生类似变化，如所公开的保持参考电压V1123和V2124基本上恒定。
图2示出了在根据本公开的一些方面的配置中用运算放大器(或“op amp”)实施的根据图1的可选择的电流限制器电路的简化示意图。根据本公开的这方面，第一限制器电路240用n沟道运算放大器或类似器件实现。根据关于图1描述的用于汇入放大器130的正信号电流的操作，反相输入241耦合到第一参考电阻器RREF1221的正节点，第一参考电流IREF1205通过该节点流动，其电压为V1223。在这方面，非反相输入242耦合到电流限制电阻器RLIM233的节点，该节点耦合到放大器130(未示出)的输出，其电压为VOUT234。
同样，在这方面，并且根据关于图1描述的用于源出放大器130的负信号电流的操作，第二限制器电路250用p沟道运算放大器或类似器件加以实施。非反相输入251耦合到第二参考电阻器RREF2222，第二参考电流IREF2206通过第二参考电阻器流动，在该节点电压为V2224。反相输入252耦合到电流限制电阻器RLIM233的节点，该节点耦合到放大器130(未示出)的输出，其电压为VOUT234。要认识到，针对电压极性和电流方向经过适当修改，可以全部使用n沟道器件、全部使用p沟道器件或者与图2中所示的器件相比相反的沟道类型实施运算放大器240和250。
根据这方面，一旦op amp 240或者250变成激活状态，则其反馈回路闭合，通过输出晶体管(在图2中未示出)返回op amp的输入。使回路闭合会大体上将主放大器130的输出保持在期望的点。主放大器130保持闭合的回路，直到象这种情况出现：电流限制放大器240或250相应地已经汇入或源出大约放大器130必须提供的所有信号电流。此时，电流限制放大器回路在控制上典型地是单回路。由于从放大器信号231-232获取电流，所以正(非反相)输入242的电压变成正的，使op amp 240的输出电压变成负。因此，在这方面，反馈回来的信号在op amp 240的非反相输入上变成正电压，产生期望的负反馈。Op amp 250大致以相反方式操作，以源出电流，并达到期望的负反馈。要认识到，电流限制放大器240和250可以是各种各样的任何设计。电流限制放大器240和250的准确增益减少了电流限制方面的误差。
图3示出了在根据本公开的一些方面的配置中用差动晶体管对340,350实施的图1的可选择的电流限制器电路的简化示意图。根据本公开的这个方面，电流限制电阻器RLIM333两端的电压(VOUT334–VLOAD 337)被差分对340和350监测。在这方面，差分对340接通，以大约在RLIM333两端的电压超过第一参考电压V1323时汇入信号电流331，而差分对350接通，以大约在V2324超过RLIM333两端的电压时源出信号电流332。要认识到，如对于图3的示例所示的，可以使用NPN和PNP差动双极结型晶体管对，或者用适当的电路，全部用NPN或全部用PNP差动对，或者可以转而使用任何类型的基于晶体管或半导体的差动对，例如CMOS或JFET。
图4示出了在根据本公开的一些方面的配置中用低温系数电压参考实施的电压参考的简化示意图。根据这方面，参考电压VREF410，例如1.25V，可以由低温系数电压参考源生成，例如，由零TC带隙参考或任何其它类型的低TC参考或基本上恒定的电压源生成。在这方面，VREF410用作标准晶体管网络或op amp 420的输入。Op amp 420可以迫使节点421和422为相同电压，例如，在此示例中为1.25V，其中，VREF410设置在1.25V。通过将RSET404耦合到节点422和地(或另一低参考点)，可选择的参考电流430可以被迫使通过可选择的RSET流动。例如，1.25V/RSET产生200μA的参考电流430。在这方面，电流430由op amp电路420中的输出场效应晶体管(FET)423提供。FET 423的栅源电压(Vgs)接着可以被加到另一提供漏极电流ID450的FET 440的栅源电压(Vgs)两端，结果，该另一FET跟踪并跟随通过RSET的电流，其为IREF430。在这方面，接着可以根据诸如电流镜460的标准电流镜配置反映漏极电流450，以生成参考电流IREF1405和IREF2406。
图5示出了在根据本公开的一些方面的配置中用于以缓冲电路501-502和开关电路503-504实施的放大器的可选择的电流限制器电路的简化示意图。根据本公开的这方面，缓冲电路501-502和开关电路503-504可以改进图1配置和在本公开内的其它配置的电流限制的速度和准确性。在根据图1的本公开的方面，例如，在电流限制之前，电流限制放大器140和150关断。在完全电流限制中，电流限制放大器140(用于正电流限制)或150(用于负电流限制)可以完全接通，放大器的输入平衡且是完全开路增益。因此，参考在图1中的配置的公开内容，在给限制器电路140或者150的差分信号输入随着电流限制接近而开始增大时，限制器电路140或150的输入级开始接通。此时，放大器140或150可以不完全导通，但可以在预期的之前开始汲取不准确的信号电流。这可以导致在主放大器130的输出处的缓慢的上升和下降边缘，原因是电流限制放大器可能正盗用转换电流(slewing current)。可能出现依赖于输入信号特性的其它不准确性，且可能使取决于输入信号的电流限制延迟。
根据图5中所示的本公开的方面，缓冲电路501和502相应地延迟限制器电路540和550的汇入或源出，直到他们被完全激活，汲取准确的信号电流。要认识到，缓冲电路501-502可以被配置成使用任何半导体类型的缓冲器件，例如晶体管、op-amp、跟随器等加以实施。还要认识到，开关电路503-504可以被配置成使用任何类型的信号控制的半导体类型的开关器件，例如电流控制的晶体管开关加以实施。在本公开的这方面，只要电流源I1505被供应到开关电路503，则根据图5中的配置开关保持在位置A。在限制器电路540接通时，其汇入I1505，接着根据图5中的配置使开关电路503的开关翻转到位置B。类似地，只要电流源I2506被供应到开关电路504，则根据图5中的配置，开关保持在位置A。在限制器电路540接通时，其汇入I1505，接着根据图5中的配置使开关电路503的开关翻转到位置B。同样根据这方面，开关503和504相应地由缓冲电路501和502以及限制器电路540和550触发，一旦达到电流限制，则限制器电路540和550相应地完全导通。视情况而定，缓冲电路501为限制器电路540汇入处于放大器530的正电流限制的信号电流，而缓冲电路502为限制器电路550源出处于放大器530的负电流限制的信号电流。要认识到，电流源I1505和I2506可以被配置成使用在本公开的配置内可用的任何电流源加以实施。
图6示出了在根据本公开的一些方面的配置中用于以缓冲电路和根据图5配置为以晶体管实施的开关电路实施的放大器的可选择的电流限制器电路的简化示意图。根据这方面，增加开关电路FET Q1 603和Q3 604可以提高配置中的准确性和电流限制性能行为，例如，在所称的“跷跷板(teeter totter)”型的开关布置中，其使电流限制放大器640或650延迟获取对信号电流的控制，直到其任一个完全导通并象反馈放大器一样工作。当不处于电流限制模式时，缓冲电路FET Q2 601和Q4 602关断，电流限制放大器640和650关断，而Q1603和Q3 604导通。
在这方面，例如，在达到正电流限制之前，I1605迫使其电流通过Q1 603。Q1 603的栅极基本上跟随放大器630的输出信号631。由于Q1 603的栅极是置位的，所以通过其流动的电流使得其源极变成正，确保Q2 601截止，因为其源极固定，所以p沟道器件Q2 601的栅极变成正。随着正电流限制的接近，限制器电路640开始接通，汇入来自I1605的电流，拉低Q2 601的栅极。这使得Q1 603的源极变成负，降低Q1 603中的电流，直到其完全关断，Q2601完全导通。随着限制器电路640开始接通，限制器电路640对信号电流的控制可以不开始进行，这可能在根据图1的本公开的方面中。因此，与控制从FET Q1 603到Q2 601的过渡相比，在限制器电路640的输入级过渡中存在某种类型的抵消，允许放大器640在取得对信号电流631的控制以用于准确的电流限制之前在其线性范围中操作。本公开的这方面可以改进电流限制电路的AC或DC性能，或者得到可预测可靠的行为。该过程对于图6的负电流限制方面是相同的，其中Q4 602导通时处于非电流限制，Q4 602截止。当负电流限制发生时，Q3604关断，Q4 602接通以源出信号电流632。
尽管本文中图示和描述了实例，但实施例不局限于所示出的细节，原因是在权利要求的等同物的范围内本领域技术人员可做出各种变形和结构变化。例如，尽管将理想运算放大器作为实例公开，但要认识到这不旨在表示不可改为使用其它器件。本领域技术人员还会认识到在不偏离本公开的操作下，各个部件可内置在图中示出的部件之间，例如，在限制器电路和放大器输入或输出之间插入电流限制电阻器、二极管、电容器、晶体管或其它电路部件或模块。本领域技术人员还会认识到诸如电阻器的各种部件可以用诸如电阻网络或其它元件的功能等同物来代替。还要认识到，在本公开中提到的电流、电压或电路元件或方面的描述符不是限制性的或者功能或结构上描述性的。例如，本领域技术人员会认识到，根据本公开的各个方面或配置，被称作“信号电流”的电流可与“驱动器电流”为相同电流。

Claims (18)

1.一种限制放大器的电流的设备，所述设备包括：
置位电阻器，所述置位电阻器被配置成接收具有基本上恒定电压的参考电压；
第一参考电阻器，所述第一参考电阻器被配置成从所述参考电压和所述置位电阻器接收第一参考电流；
第二参考电阻器，所述第二参考电阻器被配置成从所述参考电压和所述置位电阻器接收第二参考电流，所述第一参考电阻器和第二参考电阻器被配置成大体上跟踪所述置位电阻器，使得所述第一参考电阻器和第二参考电阻器两端的每个电压降基本上是恒定的；
放大器，所述放大器被配置成接收正信号电流和负信号电流，所述放大器具有正电流限制和负电流限制；
限制电阻器，所述限制电阻器被配置成接收由所述放大器生成的输出电压和输出电流；
负载，所述负载被配置成操作地耦合到所述第一参考电阻器和第二参考电阻器、所述输出电压和所述限制电阻器；
第一限制器电路，所述第一限制器电路操作地耦合到所述第一参考电阻器、所述限制电阻器和所述放大器，以便一旦所述输出电流基本上等于所述正电流限制时汇入所述正信号电流，并且在所述第一限制器电路处于激活状态时，将所述输出电流保持在不大于所述正电流限制的值；
第二限制器电路，所述第二限制器电路操作地耦合到所述第二参考电阻器、所述限制电阻器和所述放大器，以便一旦所述输出电流基本上等于所述负电流限制时源出所述负信号电流，并且当所述第二限制器电路处于激活状态时，将所述输出电流保持在不小于所述负电流限制的值。
2.根据权利要求1所述的设备，其中，所述第一限制器电路是n沟道运算放大器，并且所述第二限制器电路是p沟道运算放大器。
3.根据权利要求1所述的设备，其中，所述第一限制器电路是p沟道运算放大器，并且所述第二限制器电路是n沟道运算放大器。
4.根据权利要求1所述的设备，其中，所述第一限制器电路是PNP差动晶体管对，并且所述第二限制器电路是NPN差动晶体管对。
5.根据权利要求1所述的设备，其中，所述第一限制器电路是NPN差动晶体管对，并且所述第二限制器电路是PNP差动晶体管对。
6.根据权利要求1所述的设备，其中，所述参考电压包括低温系数电压参考。
7.根据权利要求1所述的设备，其中，所述第一限制器电路包括彼此操作地耦合的第一运算放大器、第一缓冲电路和第一开关电路，使得所述第一开关电路延迟所述第一限制器电路通过所述第一缓冲电路汇入所述正信号电流，直到所述第一限制器电路被激活；以及
所述第二限制器电路包括彼此操作地耦合的第二运算放大器、第二缓冲电路和第二开关电路，使得所述第二开关电路延迟所述第二限制器电路通过所述第二缓冲电路源出所述负信号电流，直到所述第一限制器电路被激活。
8.根据权利要求7所述的设备，其中，所述第一缓冲电路包括第一晶体管，所述第二缓冲电路包括第二晶体管，所述第一开关电路包括第三晶体管，并且所述第二开关电路包括第四晶体管。
9.根据权利要求1所述的设备，其中，由被所述第一参考电阻器接收的所述第一参考电流引起的第一电压在温度上是基本上恒定的，并且由被所述第二参考电阻器接收的所述第二参考电流引起的第二电压在温度上是基本上恒定的。
10.一种限制放大器的电流的方法，包括：
在置位电阻器处接收具有基本上恒定电压的参考电压；
在第一参考电阻器处从所述参考电压和所述置位电阻器接收第一参考电流；
在第二参考电阻器处从所述参考电压和所述置位电阻器接收第二参考电流；
用所述置位电阻器大体上跟踪所述第一参考电阻器和第二参考电阻器，使得所述第一参考电阻器和第二参考电阻器两端的每个电压降基本上是恒定的；
在放大器处接收正信号电流和负信号电流，所述放大器具有正电流限制和负电流限制；
在限制电阻器处接收由所述放大器生成的输出电压和输出电流；
将负载操作地耦合到所述第一参考电阻器和第二参考电阻器、所述输出电压和所述限制电阻器；
将第一限制器电路操作地耦合到所述第一参考电阻器、所述限制电阻器和所述放大器，以便一旦所述输出电流基本上等于所述正电流限制时汇入所述正信号电流，并且在所述第一限制器电路处于激活状态时，将所述输出电流保持在不大于所述正电流限制的值；
将第二限制器电路操作地耦合到所述第二参考电阻器、所述限制电阻器和所述放大器，以便一旦所述输出电流基本上等于所述负电流限制时源出所述负信号电流，并且当所述第二限制器电路处于激活状态时，将所述输出电流保持在不小于所述负电流限制的值。
11.根据权利要求10所述的方法，其中，所述第一限制器电路是n沟道运算放大器，并且所述第二限制器电路是p沟道运算放大器。
12.根据权利要求10所述的方法，其中，所述第一限制器电路是p沟道运算放大器，并且所述第二限制器电路是n沟道运算放大器。
13.根据权利要求10所述的方法，其中，所述第一限制器电路是PNP差动晶体管对，并且所述第二限制器电路是NPN差动晶体管对。
14.根据权利要求10所述的方法，其中，所述第一限制器电路是NPN差动晶体管对，并且所述第二限制器电路是PNP差动晶体管对。
15.根据权利要求10所述的方法，其中，所述参考电压包括低温系数电压参考。
16.根据权利要求10所述的方法，其中，所述第一限制器电路包括彼此操作地耦合的第一运算放大器、第一缓冲电路和第一开关电路，使得所述第一开关电路延迟所述第一限制器电路通过所述第一缓冲电路汇入所述正信号电流，直到所述第一限制器电路被激活；以及
所述第二限制器电路包括彼此操作地耦合的第二运算放大器、第二缓冲电路和第二开关电路，使得所述第二开关电路延迟所述第二限制器电路通过所述第二缓冲电路源出所述负信号电流，直到所述第一限制器电路被激活。
17.根据权利要求16所述的方法，其中，所述第一缓冲电路包括第一晶体管，所述第二缓冲电路包括第二晶体管，所述第一开关电路包括第三晶体管，并且所述第二开关电路包括第四晶体管。
18.根据权利要求10所述的方法，其中，由被所述第一参考电阻器接收的所述第一参考电流引起的第一电压在温度上是基本上恒定的，并且由被所述第二参考电阻器接收的所述第二参考电流引起的第二电压在温度上是基本上恒定的。
CN201780048442.5A 2016-08-02 2017-07-12 可选择的电流限制器电路 Active CN109690937B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/226,581 2016-08-02
US15/226,581 US9948242B2 (en) 2016-08-02 2016-08-02 Selectable current limiter circuit
PCT/US2017/041698 WO2018026479A1 (en) 2016-08-02 2017-07-12 Selectable current limiter circuit

Publications (2)

Publication Number Publication Date
CN109690937A CN109690937A (zh) 2019-04-26
CN109690937B true CN109690937B (zh) 2023-05-30

Family

ID=61070204

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780048442.5A Active CN109690937B (zh) 2016-08-02 2017-07-12 可选择的电流限制器电路

Country Status (7)

Country Link
US (1) US9948242B2 (zh)
EP (1) EP3494636A4 (zh)
JP (1) JP2019527981A (zh)
KR (1) KR20190044058A (zh)
CN (1) CN109690937B (zh)
IL (1) IL264597A (zh)
WO (1) WO2018026479A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10770802B2 (en) 2014-11-10 2020-09-08 Qorvo Us, Inc. Antenna on a device assembly
US10187019B1 (en) * 2018-03-26 2019-01-22 Qorvo Us, Inc. Phased array antenna system
CN112217496B (zh) * 2020-10-09 2023-03-10 中国船舶重工集团公司第七0七研究所九江分部 一种模拟控制信号的限幅电路及其方法
TWI778815B (zh) * 2021-09-27 2022-09-21 大陸商常州欣盛半導體技術股份有限公司 動態調整偏壓電流之通道運算放大器電路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102347607A (zh) * 2010-07-28 2012-02-08 半导体元件工业有限责任公司 自适应电流限制器和包括该自适应电流限制器的调光器系统

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4321554A (en) * 1980-01-14 1982-03-23 Qsc Audio Products, Inc. Time-delayed, variable output current limiting means for power amplifiers
JPS58196704A (ja) * 1982-05-11 1983-11-16 Nippon Gakki Seizo Kk 電力増幅器の出力制限回路
US4590394A (en) 1984-03-13 1986-05-20 Motorola, Inc. Signal processing circuit with voltage clamped input
JPH0782065B2 (ja) * 1989-09-20 1995-09-06 安藤電気株式会社 Ｉｃテスタの計測用電源供給回路
US6597240B1 (en) * 2001-04-02 2003-07-22 Cirrus Logic, Inc. Circuits and methods for slew rate control and current limiting in switch-mode systems
JP3922182B2 (ja) * 2002-12-27 2007-05-30 ヤマハ株式会社 増幅回路
JP4407743B2 (ja) * 2007-12-03 2010-02-03 オンキヨー株式会社 パルス幅変調回路及びそれを用いたスイッチングアンプ
US9088256B2 (en) * 2012-08-08 2015-07-21 Analog Devices, Inc. Apparatus and methods for amplifier fault protection

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102347607A (zh) * 2010-07-28 2012-02-08 半导体元件工业有限责任公司 自适应电流限制器和包括该自适应电流限制器的调光器系统

Also Published As

Publication number Publication date
US20180041171A1 (en) 2018-02-08
EP3494636A1 (en) 2019-06-12
JP2019527981A (ja) 2019-10-03
IL264597A (en) 2019-02-28
US9948242B2 (en) 2018-04-17
WO2018026479A1 (en) 2018-02-08
KR20190044058A (ko) 2019-04-29
EP3494636A4 (en) 2020-03-04
CN109690937A (zh) 2019-04-26

Similar Documents

Publication Publication Date Title
US10481625B2 (en) Voltage regulator
US5994939A (en) Variable delay cell with a self-biasing load
CN109690937B (zh) 可选择的电流限制器电路
US7548117B2 (en) Differential amplifier having an improved slew rate
KR20010089826A (ko) 클래스 ａｂ 증폭기
CN110794907B (zh) 瞬态增强型ldo电路、cmos驱动器电源电路及激光器系统
US9354648B2 (en) Constant-voltage circuit
US7511553B2 (en) Current controlled level shifter with signal feedback
KR100192628B1 (ko) 온도 보상 회로
US10498333B1 (en) Adaptive gate buffer for a power stage
CN103488235B (zh) 电流限制电路、电压调节器及dc-dc转换器
US9618959B2 (en) Reference generator circuit with dynamically tracking threshold
US10095260B2 (en) Start-up circuit arranged to initialize a circuit portion
US10073484B2 (en) Power on reset (POR) circuit with current offset to generate reset signal
US8803611B2 (en) Current mode logic circuit and method
US9588540B2 (en) Supply-side voltage regulator
US5963067A (en) Reverse current throttling of a MOS transistor
US7233171B1 (en) Apparatus and method for transconductance stage with high current response to large signals
EP1847902B1 (en) Signal coincidence detection circuit
JP2018061115A (ja) イネーブル信号生成回路
TWI573391B (zh) 可變增益放大電路
US8653859B2 (en) Electronic comparison circuit
JP2011035845A (ja) 差動増幅装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant