JPS58196704A - 電力増幅器の出力制限回路 - Google Patents
電力増幅器の出力制限回路Info
- Publication number
- JPS58196704A JPS58196704A JP57079046A JP7904682A JPS58196704A JP S58196704 A JPS58196704 A JP S58196704A JP 57079046 A JP57079046 A JP 57079046A JP 7904682 A JP7904682 A JP 7904682A JP S58196704 A JPS58196704 A JP S58196704A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- transistor
- voltage
- power amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/52—Circuit arrangements for protecting such amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、電力増幅器における出力）ツンジスタのコ
レクタ損失を所定値以下に抑えることによシ前記出力段
トランジスタを破壊から保謙する電力増幅器の保賎回鮎
に関する。
レクタ損失を所定値以下に抑えることによシ前記出力段
トランジスタを破壊から保謙する電力増幅器の保賎回鮎
に関する。
使米、電力増Ｉｓ器の出力トランジスタを保賎する回路
として、電力増幅器の出力電圧と、出力トランジスタｒ
ｃｆＩＬれる電流とに基づいて出力トランジスタの入力
制限を行ない、これによって出力トランジスタのコレク
タ損失を制限するようにした−のがある。
として、電力増幅器の出力電圧と、出力トランジスタｒ
ｃｆＩＬれる電流とに基づいて出力トランジスタの入力
制限を行ない、これによって出力トランジスタのコレク
タ損失を制限するようにした−のがある。
刃先は第１（２）は、この種の保験回鮎の一例を示すも
のである。この図における電力増幅器は、ダーリントン
接続されたＷＰＭ）ランジスタ１１．２ａ、３ｍと、同
じくダーリントン接続されたＰＩＦ）ランジスタｌｂ、
２ｂ、３ｂとを相補結合して構成したもので、Ｆランラ
スタ３ｍ、３ｂが出力トランジスタに和尚している。そ
して符号４ａ、４ｂで示すものはこの′電力増幅器の保
睦回始であり、ここで保−回路４＆は、トランジスタ３
ｍの工ζツタと出力端子５との間に介挿され九エミッタ
抵抗６＆（儀Ｒ・）と、トランジスタ３＆のエイツタと
接地点との関ｆｃｌＩＩｉ次直列に介挿された抵抗７１
（値Ｒよ）、抵抗８Ｋ（ｍＲ，）、ダイオード９１と、
ベースが前記抵抗７＆、ｇａ□Ｉ＆絖点ＶＣ接続されエ
ミッタが出力端子５に＠絖されかつコレクタがダイオー
ド１０＆を介してトランジスタｌａのベースにｍ−続さ
れ九）ＩＰＭ）ランジスタ１１＆（入力１１ｊ限用のト
ランジスタ）とからなシ、ま九保鋏回１ｋ４ｂもこの保
護回路４１と同様ｙｃ構成されている。
のである。この図における電力増幅器は、ダーリントン
接続されたＷＰＭ）ランジスタ１１．２ａ、３ｍと、同
じくダーリントン接続されたＰＩＦ）ランジスタｌｂ、
２ｂ、３ｂとを相補結合して構成したもので、Ｆランラ
スタ３ｍ、３ｂが出力トランジスタに和尚している。そ
して符号４ａ、４ｂで示すものはこの′電力増幅器の保
睦回始であり、ここで保−回路４＆は、トランジスタ３
ｍの工ζツタと出力端子５との間に介挿され九エミッタ
抵抗６＆（儀Ｒ・）と、トランジスタ３＆のエイツタと
接地点との関ｆｃｌＩＩｉ次直列に介挿された抵抗７１
（値Ｒよ）、抵抗８Ｋ（ｍＲ，）、ダイオード９１と、
ベースが前記抵抗７＆、ｇａ□Ｉ＆絖点ＶＣ接続されエ
ミッタが出力端子５に＠絖されかつコレクタがダイオー
ド１０＆を介してトランジスタｌａのベースにｍ−続さ
れ九）ＩＰＭ）ランジスタ１１＆（入力１１ｊ限用のト
ランジスタ）とからなシ、ま九保鋏回１ｋ４ｂもこの保
護回路４１と同様ｙｃ構成されている。
この場合、例えば保１回に１４１においては出力端子５
の電圧（出力電圧）をｖＯ１抵抗６ａＫｆｉれる電流を
工Ｏ（この電流Ｘｏはトランジスタ３１のコレクタ１１
１Ｌｆ＆およびこの電力増幅器の出力％流忙略婢しい）
とすれに１ トランジスタ１１１０ベース電圧■１は、 ２ ｖ１＝ （Ｒｅ−Ｉ ｏ ＋Ｖ ｏ ） −札二Ｆ九−
””Ｃ１）（永だしダイオード９＆の順方向電圧を無視
している。） と表わすことができる。そしてこの電圧Ｖ、と出力電圧
Ｔｏとの差がトランジスタ１１＆のベースエミッタ間電
圧ＶＢＫを越すと、Ｆランラスタ１１＆のベースＩＩＣ
供給される入力信号がダイオード１０ａ。
の電圧（出力電圧）をｖＯ１抵抗６ａＫｆｉれる電流を
工Ｏ（この電流Ｘｏはトランジスタ３１のコレクタ１１
１Ｌｆ＆およびこの電力増幅器の出力％流忙略婢しい）
とすれに１ トランジスタ１１１０ベース電圧■１は、 ２ ｖ１＝ （Ｒｅ−Ｉ ｏ ＋Ｖ ｏ ） −札二Ｆ九−
””Ｃ１）（永だしダイオード９＆の順方向電圧を無視
している。） と表わすことができる。そしてこの電圧Ｖ、と出力電圧
Ｔｏとの差がトランジスタ１１＆のベースエミッタ間電
圧ＶＢＫを越すと、Ｆランラスタ１１＆のベースＩＩＣ
供給される入力信号がダイオード１０ａ。
トランジスタｌ１ｍを順次介して出力端子５にバイパス
され（入力１１′ｌｊ限され）、これによってトランジ
スタ３＆のコレクタ電流が減少してトランジスタ３＆の
コレクタ損失がそれ以上増加しないように制限される。
され（入力１１′ｌｊ限され）、これによってトランジ
スタ３＆のコレクタ電流が減少してトランジスタ３＆の
コレクタ損失がそれ以上増加しないように制限される。
また保護回路４ｂの動作も上述し九動作と同様である。
し九がって、これら保護回路４１，４ｂによる出力制限
特性は、前記（２）式より なる関係が求まることから、第２図の実線Ａ・Ｂのよう
になる。すなわち電流工０の１ｔｉＩＪ限値は、第２図
の＊−−ムで示すように出力電圧Ｖｏが零の時なる傾き
で増加し、−カ、出力電圧Ｖｏが負方向に増加する場合
はダイオード９＆が非導通状轢になるため一芝１直とな
る。また、トランジスタ３ｂｖｃｖｒすれる１１ＩＬ流
工０の匍ｊ威億も同様の理由１ｃより夾＃ｌＢのように
なる。なお、この第２図における符号ム′、Ｂ′は各々
保鰻領域を示している。
特性は、前記（２）式より なる関係が求まることから、第２図の実線Ａ・Ｂのよう
になる。すなわち電流工０の１ｔｉＩＪ限値は、第２図
の＊−−ムで示すように出力電圧Ｖｏが零の時なる傾き
で増加し、−カ、出力電圧Ｖｏが負方向に増加する場合
はダイオード９＆が非導通状轢になるため一芝１直とな
る。また、トランジスタ３ｂｖｃｖｒすれる１１ＩＬ流
工０の匍ｊ威億も同様の理由１ｃより夾＃ｌＢのように
なる。なお、この第２図における符号ム′、Ｂ′は各々
保鰻領域を示している。
ところで、出力端子５ｖξ負荷としてスピーカ等のりア
クタンス負句を接続し九楊合、出力電圧ｖＯと電流工Ｏ
との蘭係れ同リアクタンス負荷の位相何重（スピーカ等
においては共振周波数ちの上下１こ３う０〜４０℃も至
る位相回転がある。）によって、例えＩＩｉ第２図に破
−０で示すようになる。したがって、給１図に示した保
護回路４ｍ、４に＋を用いた場合は、この第ａ−の斜麿
で示す部分において各々波形欠損を生ずることになって
しまう。
クタンス負句を接続し九楊合、出力電圧ｖＯと電流工Ｏ
との蘭係れ同リアクタンス負荷の位相何重（スピーカ等
においては共振周波数ちの上下１こ３う０〜４０℃も至
る位相回転がある。）によって、例えＩＩｉ第２図に破
−０で示すようになる。したがって、給１図に示した保
護回路４ｍ、４に＋を用いた場合は、この第ａ−の斜麿
で示す部分において各々波形欠損を生ずることになって
しまう。
この問題を解決するには、出力電圧Ｖ ｏ ＝ Ｏｒｃ
おける電流工０の制限値がこの破鱒００外１１ｉ１に位
置するように抵抗値Ｒ１％ Ｒ，ｔ−設定し、出力制限
特性を第３図の爽縁＾、おのように貧史すれはよい。
おける電流工０の制限値がこの破鱒００外１１ｉ１に位
置するように抵抗値Ｒ１％ Ｒ，ｔ−設定し、出力制限
特性を第３図の爽縁＾、おのように貧史すれはよい。
しかしながら仁の一合祉、出力電圧Ｖｏ＝ＯＫおける１
１ＬｔｉＥ、ＩＯの１１１ｉＪ−値が増加されているか
ら、貴勾が連続的に短絡されたような場合、この制限値
Ｉｔ対応する’１ｌｆｉＩｏが長時間トランジスタ３ｍ
。
１ＬｔｉＥ、ＩＯの１１１ｉＪ−値が増加されているか
ら、貴勾が連続的に短絡されたような場合、この制限値
Ｉｔ対応する’１ｌｆｉＩｏが長時間トランジスタ３ｍ
。
３ｂｆこ流れることになシ、これによってトランジスタ
３ｍ、３ｂが遂には値柚されてしまう。この場合、トラ
ンジスタ３ｍ、３ｂをよシ大谷量のトランジスタ１ζ、
ｒｌを換し、かつそれらの放熱−を大型化することもｉ
！ｊ見られるがこれではコストｒＭ等で極めて不利であ
る。
３ｍ、３ｂが遂には値柚されてしまう。この場合、トラ
ンジスタ３ｍ、３ｂをよシ大谷量のトランジスタ１ζ、
ｒｌを換し、かつそれらの放熱−を大型化することもｉ
！ｊ見られるがこれではコストｒＭ等で極めて不利であ
る。
この帖−は、以上に述べたＩ！ｉ番情に１みてなされ喪
ものて、その目的とするところは出方トランジスタの容
量を増大させたシあるいは放熱器を大型化する仁となく
、かつ従来の保験圓鮎を大−に寂史する仁となく極めて
合理的に出方トランジスタの保−（行な社と卆できる亀
カ増幅器の保−ｉ＆！１ｉ１１８を提供することにＴｏ
夛、亀カ増ＩＩｌ！儲の出力電圧と出力トラ、ンジスタ
の１１流とに基づいて大刀制限を行なうコレクタ損失制
限回路（以下、２０リミツタ圓鮎と称す、）のＩＩＵ＠
％性を、前記出力電圧がＦ９ｒ友レベルを越えているが
否かを検出する出カレベルー出ＩｇｌＲＩｏ検出出カと
、前記電カｊ１１１暢鮨の出力ｒｔ訛がクリップ状１ｎ
＆（−あることを検出するクリップ検出回路の検出出力
と虻こ応じて変化させるようＶＣしたことを〜駆として
いる。
ものて、その目的とするところは出方トランジスタの容
量を増大させたシあるいは放熱器を大型化する仁となく
、かつ従来の保験圓鮎を大−に寂史する仁となく極めて
合理的に出方トランジスタの保−（行な社と卆できる亀
カ増幅器の保−ｉ＆！１ｉ１１８を提供することにＴｏ
夛、亀カ増ＩＩｌ！儲の出力電圧と出力トラ、ンジスタ
の１１流とに基づいて大刀制限を行なうコレクタ損失制
限回路（以下、２０リミツタ圓鮎と称す、）のＩＩＵ＠
％性を、前記出力電圧がＦ９ｒ友レベルを越えているが
否かを検出する出カレベルー出ＩｇｌＲＩｏ検出出カと
、前記電カｊ１１１暢鮨の出力ｒｔ訛がクリップ状１ｎ
＆（−あることを検出するクリップ検出回路の検出出力
と虻こ応じて変化させるようＶＣしたことを〜駆として
いる。
以下、この晃鴫の１１１！ｈ例を図ｍｔ参照しなからＩ
＋軸に貌１する。
＋軸に貌１する。
第４−Ｌｌ このシロ朋による蝋力瑠−鍮の保−回路の
動作原理を説明するための回路図である。この図におけ
るー力増４ＩＩＩ器は、ｖＩｈｌ−ｖＣおけゐ電力増幅
器と同一の構成であシ、またこの１において符号４ｏ、
４ｄで不す部分はこの９ｂ’ｌＪＫおけるＰＯリミンタ
ｕ路でるる。これら２ｏリミッタ回鮎４０．４（Ｌは、
謝１図に示した保１１１回路４１．４ｂと略同−〇＠成
を持つものであるが、以下の１ノードは端子１２ｂＷＣ
接続されている。また第１因におけるダイオードＩＱａ
、）ランジスタ１１＆からなる部分は、θλ入力端子抵
抗７ｍ。
動作原理を説明するための回路図である。この図におけ
るー力増４ＩＩＩ器は、ｖＩｈｌ−ｖＣおけゐ電力増幅
器と同一の構成であシ、またこの１において符号４ｏ、
４ｄで不す部分はこの９ｂ’ｌＪＫおけるＰＯリミンタ
ｕ路でるる。これら２ｏリミッタ回鮎４０．４（Ｌは、
謝１図に示した保１１１回路４１．４ｂと略同−〇＠成
を持つものであるが、以下の１ノードは端子１２ｂＷＣ
接続されている。また第１因におけるダイオードＩＱａ
、）ランジスタ１１＆からなる部分は、θλ入力端子抵
抗７ｍ。
８＆の供１ｔｌｃ点の電圧Ｖ、が印加され、■入力端子
１こ出力電圧Ｖｏと基＄電圧’ｖ−ｒとの和電圧（■ｏ
＋Ｖｒ）が印加され、出力端子がトランジスタｌ＆のベ
ースｒｃｔａされた比較−１３１として示され、ま九ダ
イオードＩＱｂ、）ランジスタ１ｌｋｌからなる部分は
同様Ｖこして比較器１３ｂと基準甑圧−Ｖｒとを用いて
示されている。
１こ出力電圧Ｖｏと基＄電圧’ｖ−ｒとの和電圧（■ｏ
＋Ｖｒ）が印加され、出力端子がトランジスタｌ＆のベ
ースｒｃｔａされた比較−１３１として示され、ま九ダ
イオードＩＱｂ、）ランジスタ１ｌｋｌからなる部分は
同様Ｖこして比較器１３ｂと基準甑圧−Ｖｒとを用いて
示されている。
この第４図６ｃ示す回路ＶＣおいて、端子１２＆、１２
ｋｌＫ共に接地電位が印加されている場合は、これらＰ
Ｏ９ミッタ回動４ｏ、４４による出力側＠特性ｔｉｔ前
記（２）式、（３）式が成り立つことから第５図に示す
ようＩｃ ｍｔ＋記第２１に示した特性と同一の物性と
なる。ただしこの場合、前記（２）式、（５）式におい
て゛電圧ＶＭＩを電圧Ｖｒに置き換える必要がある。
ｋｌＫ共に接地電位が印加されている場合は、これらＰ
Ｏ９ミッタ回動４ｏ、４４による出力側＠特性ｔｉｔ前
記（２）式、（３）式が成り立つことから第５図に示す
ようＩｃ ｍｔ＋記第２１に示した特性と同一の物性と
なる。ただしこの場合、前記（２）式、（５）式におい
て゛電圧ＶＭＩを電圧Ｖｒに置き換える必要がある。
一カ、端子１２ａｉＣＩＩＬ圧−’Ｖａを印加すルト、
比較器１３１のθ入力端子の′−電圧１はＶ１＝（Ｒｅ
°Ｉｏ＋Ｖｏ＋Ｖａ） ７ｉＶａ −−
−（４）となるから、これより比較器１３＆の出力電圧
が １０−レベルになる条件は、 ２ （）Ｉｌｌ・工ｏ＋Ｖｏ→Ｖ ａ ） −−Ｖ幅≧Ｖｏ
＋Ｖｒ −（６）！（鳳十Ｒ鵞 となる。したがってこの−合、出力電圧ｖｏと電流工０
とをパラメータとして剛いた出力部、限へ性と吹わせる
Ｌ６から、ｗ４６図の爽−Ａで示すような％性（第５１
の夾軸ムを出カー圧ＴｏＯ軸に沿って負’ｈｒ Ｗ（−
シフトし丸物性）となる。すなわちこる傾きで増加し、
−万出力電圧Ｖｏが電圧−ｖ１から負方向に増加する場
合はダイオード９１が非導通状態になるため一定値とな
る。オた第４図に示す回路の負電源１１１１回路におけ
る出力電圧ＶＯとトランジスタ３ｂの電流工０との開会
は、端子１２ｂに電圧十Ｖ＆を印加すると、上述し九動
作と同様の動作により第６図の実−ＢＣ）ようになる。
比較器１３１のθ入力端子の′−電圧１はＶ１＝（Ｒｅ
°Ｉｏ＋Ｖｏ＋Ｖａ） ７ｉＶａ −−
−（４）となるから、これより比較器１３＆の出力電圧
が １０−レベルになる条件は、 ２ （）Ｉｌｌ・工ｏ＋Ｖｏ→Ｖ ａ ） −−Ｖ幅≧Ｖｏ
＋Ｖｒ −（６）！（鳳十Ｒ鵞 となる。したがってこの−合、出力電圧ｖｏと電流工０
とをパラメータとして剛いた出力部、限へ性と吹わせる
Ｌ６から、ｗ４６図の爽−Ａで示すような％性（第５１
の夾軸ムを出カー圧ＴｏＯ軸に沿って負’ｈｒ Ｗ（−
シフトし丸物性）となる。すなわちこる傾きで増加し、
−万出力電圧Ｖｏが電圧−ｖ１から負方向に増加する場
合はダイオード９１が非導通状態になるため一定値とな
る。オた第４図に示す回路の負電源１１１１回路におけ
る出力電圧ＶＯとトランジスタ３ｂの電流工０との開会
は、端子１２ｂに電圧十Ｖ＆を印加すると、上述し九動
作と同様の動作により第６図の実−ＢＣ）ようになる。
したがってこの場合、電圧−’Ｖａ、＋Ｖａを過室の値
に設定すれば、保麹領穢Ａ′、Ｂ′を破＊Ｏ（！Ｊアク
タンス負荷を接続した場合の動作領域）の外ｅ（位置さ
せることができる。
に設定すれば、保麹領穢Ａ′、Ｂ′を破＊Ｏ（！Ｊアク
タンス負荷を接続した場合の動作領域）の外ｅ（位置さ
せることができる。
されるｌ１１Ｒ９Ｊｉを負荷が連続的ｖｃｖ絡嘔れ友−
合においてもトランジスタ３ｍ、３に＋が破−されない
ような低いｉｌに設定すると共に、通常の動作時におい
ては端子１２ ａ ％ １２ ｂ Ｋ負角の特性に適
し九電圧−ｖＩＬｓ ＋ Ｖ ａを各々印加して出力制
御ｊｉ％＝性を第６図の実軸ム、Ｂのような特性にし、
ｔｆＣ負荷が難路されえような真常状轢においては前記
端子１２ａ、１２ｂの電圧を接地レベルにして出力側＠
特性を第う図の実線ム、ｂのような特性にしてトランジ
スタ３１．３ｂを破壌から侃睦する。
合においてもトランジスタ３ｍ、３に＋が破−されない
ような低いｉｌに設定すると共に、通常の動作時におい
ては端子１２ ａ ％ １２ ｂ Ｋ負角の特性に適
し九電圧−ｖＩＬｓ ＋ Ｖ ａを各々印加して出力制
御ｊｉ％＝性を第６図の実軸ム、Ｂのような特性にし、
ｔｆＣ負荷が難路されえような真常状轢においては前記
端子１２ａ、１２ｂの電圧を接地レベルにして出力側＠
特性を第う図の実線ム、ｂのような特性にしてトランジ
スタ３１．３ｂを破壌から侃睦する。
セしてこの１合、前、記端子１２龜、１２ｂＫ印加する
電圧の切換えは、出力電圧Ｖｏが所定レベルを越えてい
るか否かを検出する出力レベル蒙出回績の検出出力と、
電力増幅器の出力電流がクリップ状−となってｉるか否
かを検出するクリップ検出Ｉｇｌ麺の構出出力とを用い
る。
電圧の切換えは、出力電圧Ｖｏが所定レベルを越えてい
るか否かを検出する出力レベル蒙出回績の検出出力と、
電力増幅器の出力電流がクリップ状−となってｉるか否
かを検出するクリップ検出Ｉｇｌ麺の構出出力とを用い
る。
すなわち、出力レベル検出回路の検出結果と、クリップ
検出回路の検出結果との組合わせを考祭した場合、第１
表に示すように、 第 １ 表 出力レベル検出回路によって出力レベルが小さいと検出
されているにも拘わらずクリップ検出回路ｅ（よってＶ
゛力１流がクリップしていることが検出された場合祉、
負荷が知略されているかあるいは極めて知略状−に近い
異常な状態であると判断される。したがって、この組合
わせにおいてのみ前記端子１２ｍ、１２ｂＫ級地篭位が
印加されるようにし、その他の組合わ誓においては前記
端子１２ｍ、１２ｂに各Ｉｔ −Ｖ ａ、＋Ｖ ａを印
加するようにすれはよい。
検出回路の検出結果との組合わせを考祭した場合、第１
表に示すように、 第 １ 表 出力レベル検出回路によって出力レベルが小さいと検出
されているにも拘わらずクリップ検出回路ｅ（よってＶ
゛力１流がクリップしていることが検出された場合祉、
負荷が知略されているかあるいは極めて知略状−に近い
異常な状態であると判断される。したがって、この組合
わせにおいてのみ前記端子１２ｍ、１２ｂＫ級地篭位が
印加されるようにし、その他の組合わ誓においては前記
端子１２ｍ、１２ｂに各Ｉｔ −Ｖ ａ、＋Ｖ ａを印
加するようにすれはよい。
第７図は、上紀動作鳳埋に基づくこの発−の−爽Ｊｌｌ
？ＩＩｑ）構成を示す囲路１である。この図における電
力増４＠器は、ダーリントン接続され九トランジスター
＆〜３＆と同じくダーリントン接続されたトランジスタ
ーｂ〜３ｂとからなる出力段増一部と、ドライブ１増−
１１１４と、このドライブ１増−９１４０出力端子と前
記トランジスター＆、１ｍ）の各ベースとの間に各々介
挿され九バイアス亀源１Ｂｍ、１５ｂと、出力電圧Ｖｏ
を繭記ドライブ段増−器１４の反転入力端子に負帰還さ
せる−示せぬ帰１Ｉ１１−鮎とからなるものである。ま
たＰＯリミッタ回ｋａｏ、４直は第１１ｆＣ示した保論
回路４ｍ、４ｂと略同−構成であるが、このＰＣリミッ
タＩｇｌ＆４０においてはダイオード１０１のカソード
と出力端子５との闇にトランジスター１＆によって駆動
されるＰＩＰ）ランジスタ１６ｍが鮒たＫｖけられ、Ｐ
Ｏリミッタ回路４ａｌｃおいては出力端子５とダイオー
ド１（ｌのアノードとの闇＆Ｃトランジスターｌｂによ
って駆動されるＮＰｙトランジスター６ｂが？九に設け
られている。
？ＩＩｑ）構成を示す囲路１である。この図における電
力増４＠器は、ダーリントン接続され九トランジスター
＆〜３＆と同じくダーリントン接続されたトランジスタ
ーｂ〜３ｂとからなる出力段増一部と、ドライブ１増−
１１１４と、このドライブ１増−９１４０出力端子と前
記トランジスター＆、１ｍ）の各ベースとの間に各々介
挿され九バイアス亀源１Ｂｍ、１５ｂと、出力電圧Ｖｏ
を繭記ドライブ段増−器１４の反転入力端子に負帰還さ
せる−示せぬ帰１Ｉ１１−鮎とからなるものである。ま
たＰＯリミッタ回ｋａｏ、４直は第１１ｆＣ示した保論
回路４ｍ、４ｂと略同−構成であるが、このＰＣリミッ
タＩｇｌ＆４０においてはダイオード１０１のカソード
と出力端子５との闇にトランジスター１＆によって駆動
されるＰＩＰ）ランジスタ１６ｍが鮒たＫｖけられ、Ｐ
Ｏリミッタ回路４ａｌｃおいては出力端子５とダイオー
ド１（ｌのアノードとの闇＆Ｃトランジスターｌｂによ
って駆動されるＮＰｙトランジスター６ｂが？九に設け
られている。
次Ｗｃｓ出力レベル検出回路１７は、出力電圧Ｔ。
が所足の電圧レベルを越えていれば２値１ＩＩｉＩ！ル
ベルの“１１偏号を出力し、出力電圧Ｖｏが同電圧レベ
ルより小さければ”Ｏ”ｔｉ号を出力するよう１Ｃ構成
されている。またクリップ−出ｌ鮎１８は、出力端子５
にお・ける出力電流をドライブ段増輻器１４の１ｉＬ源
′ａｔ／Ｌ値をバナメータとして検出するもので、前記
出力電流がクリップ状態になっていれけ”１″信号を出
力し、同出力電流がクリップ状態になっていなければ＠
０″信号を出力するように構成されている。また条件判
定回路１９は出力レベル検出回路１７の出力が１ＩＯ１
″信号であシ、かつクリップ検出回路１８の出力が°ｌ
′″信号である入力条件においてのみ端子１２＆、１２
ｂを接地レベルにし、それ以外の入力条件においては端
子１２ｍ、１２ｂ＆ｃ−各々電圧−ｖｌ、＋ Ｖ ｍを
出力するようｙｃ榊成されている。
ベルの“１１偏号を出力し、出力電圧Ｖｏが同電圧レベ
ルより小さければ”Ｏ”ｔｉ号を出力するよう１Ｃ構成
されている。またクリップ−出ｌ鮎１８は、出力端子５
にお・ける出力電流をドライブ段増輻器１４の１ｉＬ源
′ａｔ／Ｌ値をバナメータとして検出するもので、前記
出力電流がクリップ状態になっていれけ”１″信号を出
力し、同出力電流がクリップ状態になっていなければ＠
０″信号を出力するように構成されている。また条件判
定回路１９は出力レベル検出回路１７の出力が１ＩＯ１
″信号であシ、かつクリップ検出回路１８の出力が°ｌ
′″信号である入力条件においてのみ端子１２＆、１２
ｂを接地レベルにし、それ以外の入力条件においては端
子１２ｍ、１２ｂ＆ｃ−各々電圧−ｖｌ、＋ Ｖ ｍを
出力するようｙｃ榊成されている。
以上の構成によれば、負荷が知絡されたシあるいは負荷
のインピーダンスが極めて低いような異常状級において
は、出力電圧Ｖｏの電圧レベルが低くなるとともに出力
電流がクリップ状態になるから、出力レベル検出−１７
は′″０″″０″″信号プ検出回路１８は＠１１信号を
各々出力するようになる。この場合、条件判定回路１９
は端子１２＆、１２ｂを共に接地レベルにするから、Ｐ
Ｏリミッタ回路４ ｏ ％ ４ ｇｌ Ｋよる出力？
ＩＩＩＩ限咎性は第う図の夾−ム、１のよう１ｃなシ、
出力電流は略−力、負荷が正常な場合は、条件判定回路
１９の入力条件が彌わないから端子１２ｍ、１２ｂに電
圧−Ｖａ、−１−Ｖａが各々供給され、この結果ＰＯり
ンツタ同ｗ１４０，４１１による出力側＠特性は第６１
の実線ム、ＢＣ）ようになる。し九がってこの場合は、
波形欠損等の間亀が生ずることはない。
のインピーダンスが極めて低いような異常状級において
は、出力電圧Ｖｏの電圧レベルが低くなるとともに出力
電流がクリップ状態になるから、出力レベル検出−１７
は′″０″″０″″信号プ検出回路１８は＠１１信号を
各々出力するようになる。この場合、条件判定回路１９
は端子１２＆、１２ｂを共に接地レベルにするから、Ｐ
Ｏリミッタ回路４ ｏ ％ ４ ｇｌ Ｋよる出力？
ＩＩＩＩ限咎性は第う図の夾−ム、１のよう１ｃなシ、
出力電流は略−力、負荷が正常な場合は、条件判定回路
１９の入力条件が彌わないから端子１２ｍ、１２ｂに電
圧−Ｖａ、−１−Ｖａが各々供給され、この結果ＰＯり
ンツタ同ｗ１４０，４１１による出力側＠特性は第６１
の実線ム、ＢＣ）ようになる。し九がってこの場合は、
波形欠損等の間亀が生ずることはない。
次に、第ａｍｍ、第７１ｖ（示し良実り例の＾体−紬を
示す−で、この図において第７図の各部に対応する部分
には各々同一の符号が付しである。
示す−で、この図において第７図の各部に対応する部分
には各々同一の符号が付しである。
謝８図におけるドラ１プ段増幅器１４において胴ＰＩ）
ランジスタ２０ｍ、２１ｍおよび建Ｘａ＃１２２６等か
らなる差動増Ｉｉｌ＆器２３１と、ＰＩＰトランジスタ
２Ｑｋ＋、２１ｂおよび足電眞源２２ｂ勢からなシ前記
差動増ｌｌｌＡｕ２３ｍと相補関係にある差動増幅器２
３ｍ）とは、入力端子２４ＶＣ供給される人力信号を各
々入力し増幅する。差動増幅−２３４におけるトランジ
スタ２０１の負荷はダイオード２５＆と抵抗２６１とカ
スコード増幅用のＩＪＰＭ）ランジスタ２７＆とからな
９、壕九ダイオード２５１、抵抗２６１からなる部分と
抵抗２８＆、ＰＭ′Ｘ′トランジスタ２９＆からなる部
分とはカレントミラー回路を構成し、トランジスタ２９
＆のコレクタ餉にはカスコード増幅用のＰＩＰトランジ
スタ３０ｍが接続されている。し九がって、前記差動増
ＩＩｍ器２３１によって増幅され走入力信号はトランジ
スタ３０１のコレクタから取シ出される。また、このド
ライブ段増輻器１４忙おける負電源匈回路も上述し九正
亀源餉回路と一様Ｖｃ構成されており、−前記差動増幅
器２３ｂによって増−され走入力信号はＮＰＮ）ツンジ
スタ３０ｋｌのコレクタから取り出される。
ランジスタ２０ｍ、２１ｍおよび建Ｘａ＃１２２６等か
らなる差動増Ｉｉｌ＆器２３１と、ＰＩＰトランジスタ
２Ｑｋ＋、２１ｂおよび足電眞源２２ｂ勢からなシ前記
差動増ｌｌｌＡｕ２３ｍと相補関係にある差動増幅器２
３ｍ）とは、入力端子２４ＶＣ供給される人力信号を各
々入力し増幅する。差動増幅−２３４におけるトランジ
スタ２０１の負荷はダイオード２５＆と抵抗２６１とカ
スコード増幅用のＩＪＰＭ）ランジスタ２７＆とからな
９、壕九ダイオード２５１、抵抗２６１からなる部分と
抵抗２８＆、ＰＭ′Ｘ′トランジスタ２９＆からなる部
分とはカレントミラー回路を構成し、トランジスタ２９
＆のコレクタ餉にはカスコード増幅用のＰＩＰトランジ
スタ３０ｍが接続されている。し九がって、前記差動増
ＩＩｍ器２３１によって増幅され走入力信号はトランジ
スタ３０１のコレクタから取シ出される。また、このド
ライブ段増輻器１４忙おける負電源匈回路も上述し九正
亀源餉回路と一様Ｖｃ構成されており、−前記差動増幅
器２３ｂによって増−され走入力信号はＮＰＮ）ツンジ
スタ３０ｋｌのコレクタから取り出される。
トランジスタ３０ ＆、３０ ｂの各コレクタに得られ
る信号は、トランジスタ１Ｎ、１ｍ）の各ベースへ各々
ｇｌＩ給される。なお、トランジスタｌａ。
る信号は、トランジスタ１Ｎ、１ｍ）の各ベースへ各々
ｇｌＩ給される。なお、トランジスタｌａ。
１−の内ベース関にはバイアス回路１５が介挿されてい
る。
る。
出力レベル検出回路１７は、ダイオードブリッジ３ｉｂ
コンデン？３２および比＠ｔＩｉＳＳ等からなるもので
、出力電圧ｖＯが低電圧レベルの場合妹、ダイオード３
ｉａ、３ｉｋ＋は極めて僅かしか導通しないため、コン
テンｔ３２はダイオード１１・、１１１の鵬方向電圧降
下によって略１．２Ｖに充ＩＩＬされる。この結果比較
−３３０出力はローレペｋ（略−Ｖａｌｇなる。−万、
出力電圧ｖＯが高電圧レベルの場合は、ダイオード３１
＆、３１−が導通して、コンテン？３２は上述した充電
万円とは逆方向に光電場れる。そしてコンテンｔ ｓ
２ ｏＰ＠端ｍ圧がＯｖを越えると比較６３３０出力は
ハイレベル（略＋Ｖｏ）となる。
コンデン？３２および比＠ｔＩｉＳＳ等からなるもので
、出力電圧ｖＯが低電圧レベルの場合妹、ダイオード３
ｉａ、３ｉｋ＋は極めて僅かしか導通しないため、コン
テンｔ３２はダイオード１１・、１１１の鵬方向電圧降
下によって略１．２Ｖに充ＩＩＬされる。この結果比較
−３３０出力はローレペｋ（略−Ｖａｌｇなる。−万、
出力電圧ｖＯが高電圧レベルの場合は、ダイオード３１
＆、３１−が導通して、コンテン？３２は上述した充電
万円とは逆方向に光電場れる。そしてコンテンｔ ｓ
２ ｏＰ＠端ｍ圧がＯｖを越えると比較６３３０出力は
ハイレベル（略＋Ｖｏ）となる。
クリップ検出回路１８は、ダイオードブリッジ
１゛□３４、コンテンｔＳＳおよび比較−３６等から
なる部分と、ドライブ段増幅器１４における抵抗１７ｍ
、３７におよびＰＩＰ ）ランジスタ３８＆、ＮＰＭ）
ランラスタ３８ｂ等からなる部分とから構成されている
。このクリップ検出回路１８によれば、この電力増幅器
の出力電流が小さい場合は、前記トランジスタ２１６％
２ ｌ ｂのコレクタ電流で表わされる差動増幅器
２３ ａ、 ２３ ｂのに源電流は小さいから、トラ
ンジスタ、３８＆、３８ｂは導通しない。し九がってこ
の場合、ダイオード３４＆、３４ｂは導通せず、コンデ
ンサ３５はダイオード３４ｏ、３４１１の順万同電圧降
下によって略１．２ｖに充電されるから、比較器３６の
出力はローレベル（略−Ｔｏ）となる。−力、この−力
増幅器の出力電流が増加しクリップ状勧になると、トラ
ンジスタ２２６％ ２］ ｂのコレクタ電流が増加し
これｆＣよってトランジスタ３８＆、Ｂ８ｂが導通する
。したがってこの場合は、トランジスタ３４１に、
３４ ｂが導通し、コンテン？３５が上紀充電力向とは
逆方向に充電されるから、比較器３６の出力はハイレベ
ル（略＋Ｔｏ）となる。
１゛□３４、コンテンｔＳＳおよび比較−３６等から
なる部分と、ドライブ段増幅器１４における抵抗１７ｍ
、３７におよびＰＩＰ ）ランジスタ３８＆、ＮＰＭ）
ランラスタ３８ｂ等からなる部分とから構成されている
。このクリップ検出回路１８によれば、この電力増幅器
の出力電流が小さい場合は、前記トランジスタ２１６％
２ ｌ ｂのコレクタ電流で表わされる差動増幅器
２３ ａ、 ２３ ｂのに源電流は小さいから、トラ
ンジスタ、３８＆、３８ｂは導通しない。し九がってこ
の場合、ダイオード３４＆、３４ｂは導通せず、コンデ
ンサ３５はダイオード３４ｏ、３４１１の順万同電圧降
下によって略１．２ｖに充電されるから、比較器３６の
出力はローレベル（略−Ｔｏ）となる。−力、この−力
増幅器の出力電流が増加しクリップ状勧になると、トラ
ンジスタ２２６％ ２］ ｂのコレクタ電流が増加し
これｆＣよってトランジスタ３８＆、Ｂ８ｂが導通する
。したがってこの場合は、トランジスタ３４１に、
３４ ｂが導通し、コンテン？３５が上紀充電力向とは
逆方向に充電されるから、比較器３６の出力はハイレベ
ル（略＋Ｔｏ）となる。
条件判定回路１９は、１記比較器３６の出力電子と前記
比較器３３の出力端子との間に車送直列ゼ（接続された
抵抗３９、抵抗４０、抵抗４１（抵抗３９と同一抵抗値
の抵抗）と、抵抗４０の両端閣嶌圧ｅ（よって導通され
るＭＰＭ ）ランジスタ４２ｍ、ＰＮＰトランジスタ４
２ｂと、これらトランジスタ４２ｍ、４２ｂＶＣ：よっ
て各々尋通制−されるｌ！Ｐ）Ｉ）ランジスタ４３ａ、
ＰｍＰ）９ンジスタ４３ｂ等から構成されている。この
条件刊建圓＠１９によれば、前記比＆ｔｉ３６の出力が
ハイレベル（十ＶＯ）であシかつ比較１！１３３の出力
がローレベル（−Ｖｏ）である時のみ、トランジスタ４
２ｍ、４２１＋が導通して端子１２ａ、１２ｂの電圧が
＃Ｉ６接地電位になる。まえ上記以外の状勧＆（おいて
は、トランジスタ４２ａ、４２ｋ＞ｉよ導通しないから
トランジスタ４３ａ、４３ｂが導通して端子１２＆、１
２ ｂｆ）電圧は各々−Ｖａ、−１−Ｖ＆となる。
比較器３３の出力端子との間に車送直列ゼ（接続された
抵抗３９、抵抗４０、抵抗４１（抵抗３９と同一抵抗値
の抵抗）と、抵抗４０の両端閣嶌圧ｅ（よって導通され
るＭＰＭ ）ランジスタ４２ｍ、ＰＮＰトランジスタ４
２ｂと、これらトランジスタ４２ｍ、４２ｂＶＣ：よっ
て各々尋通制−されるｌ！Ｐ）Ｉ）ランジスタ４３ａ、
ＰｍＰ）９ンジスタ４３ｂ等から構成されている。この
条件刊建圓＠１９によれば、前記比＆ｔｉ３６の出力が
ハイレベル（十ＶＯ）であシかつ比較１！１３３の出力
がローレベル（−Ｖｏ）である時のみ、トランジスタ４
２ｍ、４２１＋が導通して端子１２ａ、１２ｂの電圧が
＃Ｉ６接地電位になる。まえ上記以外の状勧＆（おいて
は、トランジスタ４２ａ、４２ｋ＞ｉよ導通しないから
トランジスタ４３ａ、４３ｂが導通して端子１２＆、１
２ ｂｆ）電圧は各々−Ｖａ、−１−Ｖ＆となる。
なお、この爪体回路１Ｌおいては、出力電圧Ｖ。
が低電圧レベルであシ、かつ出力電流がクリップ状−で
ある状部が胴間的に発生し九としても、そ持続期間がコ
ンデンサ３２．３５の光一時間（例えば０．５秒ｆ＆度
）１に：越えない限抄出力しベル検出回紬１７、クリッ
プ検出回路１８は動作しないようになっている。
ある状部が胴間的に発生し九としても、そ持続期間がコ
ンデンサ３２．３５の光一時間（例えば０．５秒ｆ＆度
）１に：越えない限抄出力しベル検出回紬１７、クリッ
プ検出回路１８は動作しないようになっている。
以上の睨ψ」から明らかなように、この＠桐による電力
増幅器の保賎回紬１Ｌよれば、電力増幅−の出力電圧と
出力トランジスタに流れる電流とに基づいて入力制限を
行なうコレクタ損失制限回路の制限特性を、出力レベル
検出回路の横出出力とクリップ検出回路の検出出力とに
応じて変化させるようにしたので、負荷が翅絡されたり
あるいは極めて低インピーダンスであるようなＪｌｌ常
状帳においてのみ、出力制限舟性を出力電流の制限値が
小さくなるような特性にし、それ以外の正常な場合には
、出力ＩＩＩ＠％性を出力Ｉｔ号の波形欠損が起電ない
ような緩やかな特性にすることが可能で４）り、これＶ
こよ多出力トランジスタの電ｔＩｔＳ量を増やし喪シ放
熱器を大戯化することなく、かつ従来の保饅回路を大幅
ｖＣｔ史することなく、極めて含塩的な亀力増＠器の気
膜回路を実現することができる。
増幅器の保賎回紬１Ｌよれば、電力増幅−の出力電圧と
出力トランジスタに流れる電流とに基づいて入力制限を
行なうコレクタ損失制限回路の制限特性を、出力レベル
検出回路の横出出力とクリップ検出回路の検出出力とに
応じて変化させるようにしたので、負荷が翅絡されたり
あるいは極めて低インピーダンスであるようなＪｌｌ常
状帳においてのみ、出力制限舟性を出力電流の制限値が
小さくなるような特性にし、それ以外の正常な場合には
、出力ＩＩＩ＠％性を出力Ｉｔ号の波形欠損が起電ない
ような緩やかな特性にすることが可能で４）り、これＶ
こよ多出力トランジスタの電ｔＩｔＳ量を増やし喪シ放
熱器を大戯化することなく、かつ従来の保饅回路を大幅
ｖＣｔ史することなく、極めて含塩的な亀力増＠器の気
膜回路を実現することができる。
４１図は従来の電力増幅もの保瞼回路の偽或を示す回路
１、結２−および第３１は同回路の動作を説−するため
の〜性−１第４１はこの発−による電力Ｊｗ−指の保！
ｉ回路の動作原塩を武曲するためＯＩｇＩ鮎−１第ラー
および第６−は同動作鳳塩を成用するためのへ性１、第
７１はこの元男の一実抛飼の構成を示す１ＩＩＩ鮎図、
娼８−は同夷−カの具体１ｇｌ路を示す同′ｌＩＩ図で
ある。 ３ｍ＝°出力トランジスタ（ＮＰＮＩ−ランジスタ）、
３ｂ・・・・・出カド２ンジスタ（ＰシＰトランジスタ
λ４ｏ％ ４ａ−・・・コレクタ損失制限回路（ＰＯＩ
Ｊミッタ回珀）、５・・・・・出力端子、１７・・・・
・出力Ｖベル検出回路、五８・・・・・クリップ検出回
路、１９・・・・・条件判定回路。 出厭人 日本系も枳造株式会社、− ＼ １
１、結２−および第３１は同回路の動作を説−するため
の〜性−１第４１はこの発−による電力Ｊｗ−指の保！
ｉ回路の動作原塩を武曲するためＯＩｇＩ鮎−１第ラー
および第６−は同動作鳳塩を成用するためのへ性１、第
７１はこの元男の一実抛飼の構成を示す１ＩＩＩ鮎図、
娼８−は同夷−カの具体１ｇｌ路を示す同′ｌＩＩ図で
ある。 ３ｍ＝°出力トランジスタ（ＮＰＮＩ−ランジスタ）、
３ｂ・・・・・出カド２ンジスタ（ＰシＰトランジスタ
λ４ｏ％ ４ａ−・・・コレクタ損失制限回路（ＰＯＩ
Ｊミッタ回珀）、５・・・・・出力端子、１７・・・・
・出力Ｖベル検出回路、五８・・・・・クリップ検出回
路、１９・・・・・条件判定回路。 出厭人 日本系も枳造株式会社、− ＼ １
Claims (1)
- 電力増幅器の出力電圧と同電力増−器の出力トランジス
タｒｃ＊れる電流とに基づいて前記出力トランジスタの
入力を制限するコレクタ損失制＠回路と、前記電力増幅
器の出力電圧が所定電圧レベルを越えていゐか否かを検
出する出力レベル検出回路と、前記電力増幅器の出力−
流がクリップ伏動にあるか否かを検出するクリップ検出
回路とを具備してな〕前記出力レベル検出回路の検出出
力と前記クリップ検出回路ｏｍａｔ出力とに基づｈて前
記コレクタ損失制限回路の制限特性を変化させることを
％鎗とする電力増幅器の保ｌｉａ路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57079046A JPS58196704A (ja) | 1982-05-11 | 1982-05-11 | 電力増幅器の出力制限回路 |
| US06/483,565 US4530026A (en) | 1982-05-11 | 1983-04-11 | Output transistor protection circuit in a power amplifier with collector power dissipation limitation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57079046A JPS58196704A (ja) | 1982-05-11 | 1982-05-11 | 電力増幅器の出力制限回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58196704A true JPS58196704A (ja) | 1983-11-16 |
| JPH0419723B2 JPH0419723B2 (ja) | 1992-03-31 |
Family
ID=13678959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57079046A Granted JPS58196704A (ja) | 1982-05-11 | 1982-05-11 | 電力増幅器の出力制限回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4530026A (ja) |
| JP (1) | JPS58196704A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015033054A (ja) * | 2013-08-05 | 2015-02-16 | 日置電機株式会社 | 定電流発生回路および定電流発生回路の保護方法、定電流発生装置、および定電流発生装置の保護方法、並びに、抵抗測定装置、および、抵抗測定方法 |
| JP2019527981A (ja) * | 2016-08-02 | 2019-10-03 | アペックス マイクロテクノロジー インコーポレイテッドＡｐｅｘ Ｍｉｃｒｏｔｅｃｈｎｏｌｏｇｙ，Ｉｎｃ． | 選択可能な電流リミッタ回路 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4660122A (en) * | 1984-09-28 | 1987-04-21 | Honeywell Inc. | Foldback current limiting circuit |
| NZ216904A (en) * | 1985-07-22 | 1989-01-06 | Beale David George | Audio amplifier with overload limiting |
| US4742312A (en) * | 1987-05-22 | 1988-05-03 | Delco Electronics Corporation | Power limiting audio amplifier temperature protection circuit |
| JP2635277B2 (ja) * | 1992-12-01 | 1997-07-30 | 三菱電機株式会社 | センサユニット制御システム |
| US5666073A (en) * | 1995-08-04 | 1997-09-09 | Kruse; Neils A. | Power dissipation limiter for high frequency switch |
| US5808514A (en) * | 1996-09-19 | 1998-09-15 | Maxim Integrated Products, Inc. | Three state output method and apparatus for high speed amplifiers |
| US7286010B2 (en) * | 2006-01-26 | 2007-10-23 | D2Audio Corporation | Systems and methods for over-current protection |
| JP2023132176A (ja) | 2022-03-10 | 2023-09-22 | 富士フイルムビジネスイノベーション株式会社 | 情報処理装置及び情報処理プログラム |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5437448A (en) * | 1977-08-29 | 1979-03-19 | Sony Corp | Overload detecting circuit of power amplifier |
| JPS5499549U (ja) * | 1977-12-26 | 1979-07-13 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5027344B1 (ja) * | 1970-03-26 | 1975-09-06 | ||
| US3946280A (en) * | 1975-03-10 | 1976-03-23 | Branson Ultrasonics Corporation | Overload protection circuit |
| JPS6047771B2 (ja) * | 1977-09-20 | 1985-10-23 | ソニー株式会社 | 増幅器の過負荷保護装置 |
-
1982
- 1982-05-11 JP JP57079046A patent/JPS58196704A/ja active Granted
-
1983
- 1983-04-11 US US06/483,565 patent/US4530026A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5437448A (en) * | 1977-08-29 | 1979-03-19 | Sony Corp | Overload detecting circuit of power amplifier |
| JPS5499549U (ja) * | 1977-12-26 | 1979-07-13 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015033054A (ja) * | 2013-08-05 | 2015-02-16 | 日置電機株式会社 | 定電流発生回路および定電流発生回路の保護方法、定電流発生装置、および定電流発生装置の保護方法、並びに、抵抗測定装置、および、抵抗測定方法 |
| JP2019527981A (ja) * | 2016-08-02 | 2019-10-03 | アペックス マイクロテクノロジー インコーポレイテッドＡｐｅｘ Ｍｉｃｒｏｔｅｃｈｎｏｌｏｇｙ，Ｉｎｃ． | 選択可能な電流リミッタ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4530026A (en) | 1985-07-16 |
| JPH0419723B2 (ja) | 1992-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US2680160A (en) | Bias circuit for transistor amplifiers | |
| JPS58196704A (ja) | 電力増幅器の出力制限回路 | |
| US2691075A (en) | Transistor amplifier with high undistorted output | |
| US2962603A (en) | Electronic switch device | |
| US4462004A (en) | Dynamic class-4 FET amplifier | |
| EP0244988B1 (en) | Self biasing diode microwave frequency multiplier | |
| US20190158027A1 (en) | High speed, high voltage, amplifier output stage using linear or class D topology | |
| US2726370A (en) | Negative impedance converters employing transistors | |
| EP0067163B1 (en) | Linear full wave rectifier circuit | |
| US3522450A (en) | Current amplifying scanning circuit | |
| US4065682A (en) | Logarithmic converter | |
| US4360866A (en) | Linear full wave rectifier and method for providing full wave rectified signals | |
| US2729708A (en) | Band-pass amplifier systems | |
| US4006428A (en) | Amplifier circuit having integral means for detecting and preventing non-linear operation | |
| JPH0828636B2 (ja) | Ａｃ及びｄｃ信号をソフトクリップするための高精度装置 | |
| JPH0525201B2 (ja) | ||
| US3660768A (en) | Precision rectifier with improved transient response | |
| US4068278A (en) | Overload protection circuit for amplifiers | |
| EP0032947B1 (en) | Tangent function generator for am stereo | |
| US2414968A (en) | Pulse amplifier | |
| US3221272A (en) | Variable-capacitance diode modulator | |
| US3248661A (en) | Control arrangement for amplifier stages | |
| US2876297A (en) | Direct-coupled transistor amplifiers | |
| US2962675A (en) | Balanced modulator | |
| US3173096A (en) | Clamping circuits for limiting the output of an amplifier |