JPH0828636B2 - Ａｃ及びｄｃ信号をソフトクリップするための高精度装置 - Google Patents
Ａｃ及びｄｃ信号をソフトクリップするための高精度装置Info
- Publication number
- JPH0828636B2 JPH0828636B2 JP1128608A JP12860889A JPH0828636B2 JP H0828636 B2 JPH0828636 B2 JP H0828636B2 JP 1128608 A JP1128608 A JP 1128608A JP 12860889 A JP12860889 A JP 12860889A JP H0828636 B2 JPH0828636 B2 JP H0828636B2
- Authority
- JP
- Japan
- Prior art keywords
- output terminal
- input
- function generator
- diode
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G11/00—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general
- H03G11/02—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general by means of diodes
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はAC及びDCオーデイオ信号AC及びDCはAC及びDC
オーデイオ信号をソフトクリツプするための高精度装置
に関する。このような装置は、例えば、クリツプを制御
しない時に生じるような高調波歪を押えて大きな振巾を
制限するためにオーデイオ電力増巾器において使用され
有る。
オーデイオ信号をソフトクリツプするための高精度装置
に関する。このような装置は、例えば、クリツプを制御
しない時に生じるような高調波歪を押えて大きな振巾を
制限するためにオーデイオ電力増巾器において使用され
有る。
ソフトクリツプはオーデイオ信号の線形の増巾をある
特定の振巾値まで可能とする。その後、大きな信号の瞬
間的な自動圧縮が順次行なわれる。従つて、用語「ソフ
トクリツプ」は、出力信号が従来のクリツプ回路の場合
のように最大値までは厳密に制限されないということを
意味する。出力信号が一旦スレツシヨルド値に達すれ
ば、入力信号の増巾は行われ続けるがそのゲインは減少
せしめられる。
特定の振巾値まで可能とする。その後、大きな信号の瞬
間的な自動圧縮が順次行なわれる。従つて、用語「ソフ
トクリツプ」は、出力信号が従来のクリツプ回路の場合
のように最大値までは厳密に制限されないということを
意味する。出力信号が一旦スレツシヨルド値に達すれ
ば、入力信号の増巾は行われ続けるがそのゲインは減少
せしめられる。
ソフトクリツプを用いればいくつかの利益が得られ
る。これら利益は、クリツプを制御しないことに関連し
かつ完全な飽和が生じる前での最大入力電圧の増大に関
連した大きな高調波を生じさせずにピーク入力から瞬間
的に回復することである。オーデイオ信号のためのソフ
トクリツプ手法の更に他の特徴及び利益はGerald E.Wre
ntworthによる1970年度IEEE論文「オーデイオ電力増巾
におけるソフトリミツト」に述べられている。
る。これら利益は、クリツプを制御しないことに関連し
かつ完全な飽和が生じる前での最大入力電圧の増大に関
連した大きな高調波を生じさせずにピーク入力から瞬間
的に回復することである。オーデイオ信号のためのソフ
トクリツプ手法の更に他の特徴及び利益はGerald E.Wre
ntworthによる1970年度IEEE論文「オーデイオ電力増巾
におけるソフトリミツト」に述べられている。
ソフトクリツプを行なうための典型的な従来装置は所
望の曲線を近似する伝達関数を生じさせるように順方向
バイアスされるダイオードの非直線性を使用している。
ソフトクリツプに対して、伝達関数は傾斜が減少する曲
線によつて一般的に表わされる。しかしながら、この手
法は固有の欠点を有している。例えば、クリツプが生じ
る振巾はダイオード電圧が制限されるため制限されな
い。また、ソフトクリツプ装置に関連した伝達曲線の精
度はダイオードの伝達曲線に依存してしまう。
望の曲線を近似する伝達関数を生じさせるように順方向
バイアスされるダイオードの非直線性を使用している。
ソフトクリツプに対して、伝達関数は傾斜が減少する曲
線によつて一般的に表わされる。しかしながら、この手
法は固有の欠点を有している。例えば、クリツプが生じ
る振巾はダイオード電圧が制限されるため制限されな
い。また、ソフトクリツプ装置に関連した伝達曲線の精
度はダイオードの伝達曲線に依存してしまう。
英国特許第1,376,961号は所望の曲線を近似するよう
に設定される入出力特性を生じさせるためのDC関数発生
器を開示する。複数のダイオード等価回路は演算増巾器
の入力と加算回路との間に並列に接続されている。それ
ぞれのこのような回路は特定の入力電圧振巾で特定の抵
抗と動通するようにバイヤスされている。このような構
成を持つてすれば、所望の伝達曲線の区分的な線形近似
が得られる。このような装置は、それぞれが演算増巾器
を附設しているようなダイオード等化回路を使用しなけ
ればならない。このような回路は複雑性のため、設計さ
れたDC入力信号ではなくオーデイオ信号のようなAC型の
入力信号の時には役に立たないものとしてしまう。更
に、ダイオード等化回路のため正確な電圧源を必要とす
る。演算増巾器の帰還路に複数のダイオードを使用する
ため設計上の問題が生じる。主ダイオード間の電圧降下
を補償するために附加的なダイオードを回路に導入する
ことができるが、これら附加的なダイオードは全ての動
作を除去する整合特性を有するものとは限らない。
に設定される入出力特性を生じさせるためのDC関数発生
器を開示する。複数のダイオード等価回路は演算増巾器
の入力と加算回路との間に並列に接続されている。それ
ぞれのこのような回路は特定の入力電圧振巾で特定の抵
抗と動通するようにバイヤスされている。このような構
成を持つてすれば、所望の伝達曲線の区分的な線形近似
が得られる。このような装置は、それぞれが演算増巾器
を附設しているようなダイオード等化回路を使用しなけ
ればならない。このような回路は複雑性のため、設計さ
れたDC入力信号ではなくオーデイオ信号のようなAC型の
入力信号の時には役に立たないものとしてしまう。更
に、ダイオード等化回路のため正確な電圧源を必要とす
る。演算増巾器の帰還路に複数のダイオードを使用する
ため設計上の問題が生じる。主ダイオード間の電圧降下
を補償するために附加的なダイオードを回路に導入する
ことができるが、これら附加的なダイオードは全ての動
作を除去する整合特性を有するものとは限らない。
従つて、本発明の目的は、従来技術の欠点を解決し、
ACあるいはDCオーデイオ信号をソフトクリツプするため
の改良した回路を与えることである。簡単に言つて、所
望のソフトクリツプ特性を有する非線形伝達曲線の正確
な近似を与えるために定電流源及び抵抗が使用されるよ
うな関数発生器が与えられる。この関数発生器はダイオ
ードスイツチング回路によつて信号出力端子に選択的に
接続される出力端子を有する増巾器を含んでいる。この
ダイオードスイツチング回路は通常の動作時にダイオー
ドを導通するように駆動する一対の定電流源を含んでい
る。負帰還路が信号出力端子と増巾器の入力端子との間
に接続されている。
ACあるいはDCオーデイオ信号をソフトクリツプするため
の改良した回路を与えることである。簡単に言つて、所
望のソフトクリツプ特性を有する非線形伝達曲線の正確
な近似を与えるために定電流源及び抵抗が使用されるよ
うな関数発生器が与えられる。この関数発生器はダイオ
ードスイツチング回路によつて信号出力端子に選択的に
接続される出力端子を有する増巾器を含んでいる。この
ダイオードスイツチング回路は通常の動作時にダイオー
ドを導通するように駆動する一対の定電流源を含んでい
る。負帰還路が信号出力端子と増巾器の入力端子との間
に接続されている。
動作において、入力信号が定電流源及びダイオードの
値によつて決定されるスレツシヨルド電圧以下の時に
は、増巾器の出力端子は信号出力端子に効果的に接続さ
れる。ついで、回路は通常の負帰還増巾器として働く。
しかしながら、増巾器の出力電圧がスレツシヨルド電圧
を越えると、スイツチング回路のダイオードのあるもの
はカツトオフ状態に駆動され、増巾器は信号出力端子か
ら接続解除される。この状態において、信号入力端子は
抵抗性分圧器回路だけで信号出力端子に接続される。こ
の回路の抵抗の値は入力信号に所望のソフトクリツプ効
果を与えるように選択される。
値によつて決定されるスレツシヨルド電圧以下の時に
は、増巾器の出力端子は信号出力端子に効果的に接続さ
れる。ついで、回路は通常の負帰還増巾器として働く。
しかしながら、増巾器の出力電圧がスレツシヨルド電圧
を越えると、スイツチング回路のダイオードのあるもの
はカツトオフ状態に駆動され、増巾器は信号出力端子か
ら接続解除される。この状態において、信号入力端子は
抵抗性分圧器回路だけで信号出力端子に接続される。こ
の回路の抵抗の値は入力信号に所望のソフトクリツプ効
果を与えるように選択される。
本発明の関数発生器はオーデイオ信号をソフトクリツ
プするダイオードスイツチング回路を含むがこれらダイ
オードはクリツプを開始するスレツシヨルド値を決定す
るためのみに使用される。クリツプ動作それ自体のため
の伝達関数はダイオード特性と独立して決定される。従
つて、本発明の装置は精度及び再現性を向上したままで
広範囲の増巾を可能とする。更に、本発明は得ることが
可能な伝達関数の選択に大きな融通性を提供する。
プするダイオードスイツチング回路を含むがこれらダイ
オードはクリツプを開始するスレツシヨルド値を決定す
るためのみに使用される。クリツプ動作それ自体のため
の伝達関数はダイオード特性と独立して決定される。従
つて、本発明の装置は精度及び再現性を向上したままで
広範囲の増巾を可能とする。更に、本発明は得ることが
可能な伝達関数の選択に大きな融通性を提供する。
第1A図には、本発明に従つたソフトクリツプ回路とし
て動作する関数発生器の基本的な形態が示されている。
第1A図において、演算増巾器U1がその非反転入力端子で
入力信号を受けるように接続されている。演算増巾器の
反転入力端子は抵抗R1を介して接地されている。
て動作する関数発生器の基本的な形態が示されている。
第1A図において、演算増巾器U1がその非反転入力端子で
入力信号を受けるように接続されている。演算増巾器の
反転入力端子は抵抗R1を介して接地されている。
演算増巾器の出力端子はリミツタ回路Ｌである。この
回路Ｌは第１の対の直列接続したダイオードD1及びD
3と、第２の対の直列接続したダイオードD2及びD4と、
２つの定電流源I1及びI2とから成るダイオードスイツチ
ング回路を含んでいる。
回路Ｌは第１の対の直列接続したダイオードD1及びD
3と、第２の対の直列接続したダイオードD2及びD4と、
２つの定電流源I1及びI2とから成るダイオードスイツチ
ング回路を含んでいる。
２つの対のダイオードは同じ方向に向けられており、
ダイオードブリツジを形成するように互いに並列構成さ
れて配置されている。ダイオードD1及びD2のアノードは
正の定電流源I1及び電圧源＋VCCに共通に接続されてい
る。ダイオードD3及びD4の加走度は負の定電流源I2及び
電圧源−VEEに共通に接続されている。演算増巾器U1の
出力端子はダイオードD1の加走度及びダイオードD3のア
ノードによつて与えられる接続点に接続されている。ダ
イオードD2の加走度及びダイオードD4のアノード間の接
続部はソフトクリツプ回路の出力端子として働く。
ダイオードブリツジを形成するように互いに並列構成さ
れて配置されている。ダイオードD1及びD2のアノードは
正の定電流源I1及び電圧源＋VCCに共通に接続されてい
る。ダイオードD3及びD4の加走度は負の定電流源I2及び
電圧源−VEEに共通に接続されている。演算増巾器U1の
出力端子はダイオードD1の加走度及びダイオードD3のア
ノードによつて与えられる接続点に接続されている。ダ
イオードD2の加走度及びダイオードD4のアノード間の接
続部はソフトクリツプ回路の出力端子として働く。
２つの抵抗R2及びR3は演算増巾器U1のそれぞれの反転
及び非反転入力端子にソフトクリツプ回路の出力端子か
ら伸びる帰還通路に接続されている。従つて増巾器の負
帰還は接地される抵抗R1及びR2を構成する。抵抗R1−R3
は回路出力端子に入力信号の一部を与える分圧器を構成
する。抵抗R1，R2及びR3の値を適切に選択することによ
り、ソフトクリツプ回路のための所望の伝達関数が以下
に述べるように発生され得る。
及び非反転入力端子にソフトクリツプ回路の出力端子か
ら伸びる帰還通路に接続されている。従つて増巾器の負
帰還は接地される抵抗R1及びR2を構成する。抵抗R1−R3
は回路出力端子に入力信号の一部を与える分圧器を構成
する。抵抗R1，R2及びR3の値を適切に選択することによ
り、ソフトクリツプ回路のための所望の伝達関数が以下
に述べるように発生され得る。
動作において、オーデイオ信号のような入力信号が演
算増巾器U1の非反転入力端子に与えられる。−VEEより
も大きいが、VCCよりも小さな低振巾信号に対して、ダ
イオードD1−D4は順方向にバイヤスされる。従つて、増
巾器U1の出力端子からリミツタＬを通る通路は増巾器U1
に対して効果的に帰還を与える。従つて、第1A図に示さ
れる回路は（１＋R2／R1）のゲインを有する簡単な非反
転増巾器として働く。
算増巾器U1の非反転入力端子に与えられる。−VEEより
も大きいが、VCCよりも小さな低振巾信号に対して、ダ
イオードD1−D4は順方向にバイヤスされる。従つて、増
巾器U1の出力端子からリミツタＬを通る通路は増巾器U1
に対して効果的に帰還を与える。従つて、第1A図に示さ
れる回路は（１＋R2／R1）のゲインを有する簡単な非反
転増巾器として働く。
増巾器U1の非反転入力端子に与えられる信号の振巾が
増大するにつれ、増巾器U1の出力端子での電圧は増大す
る。従つて、定電流源I1及びI2により負荷に与えられる
電流も増大する。この回路において、負荷は抵抗R1，R2
及びR3で構成される。
増大するにつれ、増巾器U1の出力端子での電圧は増大す
る。従つて、定電流源I1及びI2により負荷に与えられる
電流も増大する。この回路において、負荷は抵抗R1，R2
及びR3で構成される。
抵抗R1，R2及びR3を通る負荷電流のこの増大はブリツ
ジの２つのダイオードから電流を取り去り、それらをカ
ツトオフ方向にバイヤスする。例えば、増巾器U1の出力
端子での電圧が正であれば、増大した電流がダイオード
D2及びD3を通つて流れ、ダイオードD1及びD4はカツトオ
フに向けてバイヤスされることになる。増巾器U1の出力
端子での電圧が負であるならば、増大した電流がダイオ
ードD1及びD4を通つて流れてダイオードD2及びD3をカツ
トオフ方向にバイヤスする。
ジの２つのダイオードから電流を取り去り、それらをカ
ツトオフ方向にバイヤスする。例えば、増巾器U1の出力
端子での電圧が正であれば、増大した電流がダイオード
D2及びD3を通つて流れ、ダイオードD1及びD4はカツトオ
フに向けてバイヤスされることになる。増巾器U1の出力
端子での電圧が負であるならば、増大した電流がダイオ
ードD1及びD4を通つて流れてダイオードD2及びD3をカツ
トオフ方向にバイヤスする。
電流源I1及びI2からの電流の全てが負荷に供給される
ような点まで増巾器の出力電圧が増大すると、ブリツジ
の２つのダイオード（電圧極性に依存する）は完全にタ
ーンオフする。これにより増巾器U1の帰還ループは開状
態となる。この点で、ソフトクリツプ回路の電圧ゲイン
は（R1＋R2）／（R1＋R2＋R3）に変化する。
ような点まで増巾器の出力電圧が増大すると、ブリツジ
の２つのダイオード（電圧極性に依存する）は完全にタ
ーンオフする。これにより増巾器U1の帰還ループは開状
態となる。この点で、ソフトクリツプ回路の電圧ゲイン
は（R1＋R2）／（R1＋R2＋R3）に変化する。
以上の記載から明らかなように、ダイオードスイツチ
ング回路は、入力信号の振巾が予め設定されたスレツシ
ヨルドレベル以下である時に関数発生回路の出力端子に
増巾器U1の出力端子からの信号路を効果的に与える。こ
のスレツシヨルドは定電流源及びダイオードの値によつ
て決定される。従つて、ソフトクリツプ回路は通常の負
帰還増巾器として働く。一旦入力信号の大きさがこのス
レツシヨルドレベル以上に上昇すると、スイツチング回
路内のあるダイオードは、ダイオードスイツチング回路
がこの信号路を接続解除して関数発生器のゲインを変え
るようにカツトオフ状態まで駆動される。この状況にお
いて、信号入力端子は抵抗性分圧回路だけでソフトクリ
ツプ回路の信号出力端子に接続される。
ング回路は、入力信号の振巾が予め設定されたスレツシ
ヨルドレベル以下である時に関数発生回路の出力端子に
増巾器U1の出力端子からの信号路を効果的に与える。こ
のスレツシヨルドは定電流源及びダイオードの値によつ
て決定される。従つて、ソフトクリツプ回路は通常の負
帰還増巾器として働く。一旦入力信号の大きさがこのス
レツシヨルドレベル以上に上昇すると、スイツチング回
路内のあるダイオードは、ダイオードスイツチング回路
がこの信号路を接続解除して関数発生器のゲインを変え
るようにカツトオフ状態まで駆動される。この状況にお
いて、信号入力端子は抵抗性分圧回路だけでソフトクリ
ツプ回路の信号出力端子に接続される。
第2B図は第1A図の回路の動作と関連した伝達曲線を示
す。入力電圧の大きさがスレツシヨルド値よりも小さけ
れば、ダイオードD1−D4は導通する。従つて、第1A図に
示される回路のニュー出力関係は原点の近くで（１＋R2
／R1）の傾斜を有する。増巾器U1の出力電圧がVTまで上
昇すれば、２つのダイオード（極性に依存する）はカツ
トオフとなる。これはリミツタＬを通る増巾器U1のルー
プを開き、値（R1＋R2）／（R1＋R2＋R3）まで伝達曲線
の傾斜を減少する。正の入力電圧に対しては、VTの値は
（I1・Ｒ負荷）に等しい。同様に、負の入力電圧に対し
てはVT＝I2・Ｒ負荷の通りである。
す。入力電圧の大きさがスレツシヨルド値よりも小さけ
れば、ダイオードD1−D4は導通する。従つて、第1A図に
示される回路のニュー出力関係は原点の近くで（１＋R2
／R1）の傾斜を有する。増巾器U1の出力電圧がVTまで上
昇すれば、２つのダイオード（極性に依存する）はカツ
トオフとなる。これはリミツタＬを通る増巾器U1のルー
プを開き、値（R1＋R2）／（R1＋R2＋R3）まで伝達曲線
の傾斜を減少する。正の入力電圧に対しては、VTの値は
（I1・Ｒ負荷）に等しい。同様に、負の入力電圧に対し
てはVT＝I2・Ｒ負荷の通りである。
第1A図に示される回路の好適実施例において、I1はI2
に等しいため、その回路のための伝達関数は第２図に示
されるVINの正及び負の値に対し対称的である。
に等しいため、その回路のための伝達関数は第２図に示
されるVINの正及び負の値に対し対称的である。
従つて、このソフトクランプのためのスレツシヨルド
電圧VTが定電流源出力及び負荷によつて決定されること
が明らかである。当該回路に対する伝達曲線はいずれに
おいてもダイオードの特性には依存しない。
電圧VTが定電流源出力及び負荷によつて決定されること
が明らかである。当該回路に対する伝達曲線はいずれに
おいてもダイオードの特性には依存しない。
第1B図は本発明の原理を用いる一般的な伝達関数発生
器を示す。この発生器は正の傾斜、負の傾斜あるいは正
及び負の両方の傾斜のいずれかを有する伝達関数を発生
するために使用され得る。
器を示す。この発生器は正の傾斜、負の傾斜あるいは正
及び負の両方の傾斜のいずれかを有する伝達関数を発生
するために使用され得る。
第２図において、図示される回路はダイオードD1−D4
によつて形成されるダイオードスイツチング回路を通し
て出力端子に出力された演算増巾器U1を有する。このダ
イオードスイツチング回路は第1A図に関連して上述した
ように定電流源I1及びI2に接続される。
によつて形成されるダイオードスイツチング回路を通し
て出力端子に出力された演算増巾器U1を有する。このダ
イオードスイツチング回路は第1A図に関連して上述した
ように定電流源I1及びI2に接続される。
高入力信号は２つの抵抗R5，R6から成る分圧器を介し
て差動増巾器U1の非反転端子に与えられる。低入力信号
は抵抗R3を介して増巾器U1の反転端子に与えられる。帰
還抵抗R4は関数発生器の出力端子と低入力信号との間の
抵抗R3と直列に接続されている。附加的な帰還抵抗R1及
びR2はそれぞれダイオードブリツジの出力端子と低及び
高入力信号のそれぞれの間に設けられ、所望の伝達関数
を生じさせる。従つて、抵抗R1，R3及びR4は差動増巾器
U1の低入力端子に負帰還を与えるように結合せしめられ
る。
て差動増巾器U1の非反転端子に与えられる。低入力信号
は抵抗R3を介して増巾器U1の反転端子に与えられる。帰
還抵抗R4は関数発生器の出力端子と低入力信号との間の
抵抗R3と直列に接続されている。附加的な帰還抵抗R1及
びR2はそれぞれダイオードブリツジの出力端子と低及び
高入力信号のそれぞれの間に設けられ、所望の伝達関数
を生じさせる。従つて、抵抗R1，R3及びR4は差動増巾器
U1の低入力端子に負帰還を与えるように結合せしめられ
る。
動作において、ダイオードスイツチング回路は、増巾
器U1への差動入力の大きさが予め設定されたスレツシヨ
ルドレベル以下である時に、第２図の差動増巾器U1の出
力端子から関数発生器の出力端子への信号路を与える。
差動入力の大きさがこのスレツシヨルドレベルを越える
とダイオードスイツチング回路によつて与えられる信号
路は接続解除される。
器U1への差動入力の大きさが予め設定されたスレツシヨ
ルドレベル以下である時に、第２図の差動増巾器U1の出
力端子から関数発生器の出力端子への信号路を与える。
差動入力の大きさがこのスレツシヨルドレベルを越える
とダイオードスイツチング回路によつて与えられる信号
路は接続解除される。
抵抗R1−R6は差動入力信号の一部を関数発生器の出力
端子に与えるための分圧器を構成する。抵抗R1−R6に対
して選択された値はダイオードスイツチング回路の状態
のそれぞれに対して関数発生器のゲインを設定する。ま
た、抵抗R1及びR2の相対値を適切に選択することによ
り、正及び／または負の傾斜のいずれかを有する所望の
伝達関数が生ぜしめられ得る。例えば、抵抗R1が抵抗R2
に等しくされるとしたら、当該回路は初めに一定の傾斜
を有する典型的な差動増巾器として働く。増巾器U1の出
力電圧が値VTを越えると、増巾器U1からダイオードブリ
ツジの出力端子への通路は開き、ハードリミツトが第3A
図に示されるように与えられる。
端子に与えるための分圧器を構成する。抵抗R1−R6に対
して選択された値はダイオードスイツチング回路の状態
のそれぞれに対して関数発生器のゲインを設定する。ま
た、抵抗R1及びR2の相対値を適切に選択することによ
り、正及び／または負の傾斜のいずれかを有する所望の
伝達関数が生ぜしめられ得る。例えば、抵抗R1が抵抗R2
に等しくされるとしたら、当該回路は初めに一定の傾斜
を有する典型的な差動増巾器として働く。増巾器U1の出
力電圧が値VTを越えると、増巾器U1からダイオードブリ
ツジの出力端子への通路は開き、ハードリミツトが第3A
図に示されるように与えられる。
抵抗R1がR2よりも小さな値のものに選ばれるならば、
当該回路は初めに正の傾斜（第3B図）をそなえた伝達関
数を有する差動増巾器として働く。しかしながら、増巾
器U1への入力間の差がスレツシヨルドVTを越えると、伝
達関数は負の傾斜を有するラインセグメントによつて定
められる。この傾斜の大きさは抵抗R1及びR2の値の差に
依存する。
当該回路は初めに正の傾斜（第3B図）をそなえた伝達関
数を有する差動増巾器として働く。しかしながら、増巾
器U1への入力間の差がスレツシヨルドVTを越えると、伝
達関数は負の傾斜を有するラインセグメントによつて定
められる。この傾斜の大きさは抵抗R1及びR2の値の差に
依存する。
第3C図は、抵抗R1の値が抵抗R2の値よりも大きなもの
に選ばれた時の第２図の回路の伝達関数を示す。増巾器
U1の出力信号がVTを越える時にダイオードスイツチング
回路の出力端子への増巾器U1からの通路が再度開くため
に、伝達関数の傾斜はVTで変化する。この傾斜は正に留
まるが、増巾器U1からの出力信号がVTよりも大である時
の伝達関数の実際の傾斜はR1及びR2の相対値に依存す
る。
に選ばれた時の第２図の回路の伝達関数を示す。増巾器
U1の出力信号がVTを越える時にダイオードスイツチング
回路の出力端子への増巾器U1からの通路が再度開くため
に、伝達関数の傾斜はVTで変化する。この傾斜は正に留
まるが、増巾器U1からの出力信号がVTよりも大である時
の伝達関数の実際の傾斜はR1及びR2の相対値に依存す
る。
上述したように、第２図のダイオードスイツチング回
路は予め設定されたスレツシヨルドに対する差動入力信
号の大きさに応じる。このスレツシヨルドは抵抗R1−R6
から成る抵抗性負荷及び定電流源I1及びI2によつて決定
される。このスレツシヨルドはダイオード特性とは独立
して設定されるため、第２図に示される形式の関数発生
器の精度及び再現性は向上せしめられる。
路は予め設定されたスレツシヨルドに対する差動入力信
号の大きさに応じる。このスレツシヨルドは抵抗R1−R6
から成る抵抗性負荷及び定電流源I1及びI2によつて決定
される。このスレツシヨルドはダイオード特性とは独立
して設定されるため、第２図に示される形式の関数発生
器の精度及び再現性は向上せしめられる。
第４図は本発明の関数発生器に与えられる区分的な線
形近似が更に改善されることができるような態様を示
す。より詳細には、例えば第１図に示される形式の複数
の関数発生器をカスコード接続することによつて、より
正確な区分的線形近似が達成可能である。第４図は第1A
図に示された２つの関数発生器がカスコード接続される
ような特定の構成を示している。第1A図に示された回路
に加えて、演算増巾器U2，抵抗R4−R6，ダイオードD5−
D8及び電流源I3及びI4を含んだ第２の回路が設けられて
いる。この第２の回路は増巾器U1の非反転入力端子と抵
抗R3との間で第1A図の回路の帰還路内に設けられてい
る。任意の所望の伝達関数の区分的近似を更に改善する
ためにそれ以上のカスコード回路接続が使用されてもよ
い。
形近似が更に改善されることができるような態様を示
す。より詳細には、例えば第１図に示される形式の複数
の関数発生器をカスコード接続することによつて、より
正確な区分的線形近似が達成可能である。第４図は第1A
図に示された２つの関数発生器がカスコード接続される
ような特定の構成を示している。第1A図に示された回路
に加えて、演算増巾器U2，抵抗R4−R6，ダイオードD5−
D8及び電流源I3及びI4を含んだ第２の回路が設けられて
いる。この第２の回路は増巾器U1の非反転入力端子と抵
抗R3との間で第1A図の回路の帰還路内に設けられてい
る。任意の所望の伝達関数の区分的近似を更に改善する
ためにそれ以上のカスコード回路接続が使用されてもよ
い。
第1A図は本発明の一実施例のための回路要素の基本的な
構成を示す。 第1B図は第1A図の動作に関連した波形を示す。 第２図は一般的な伝達関数発生器を構成する本発明の第
２の実施例を示す。 第3A−第3C図は第２図の動作と関連した波形を示す。 第４図は精度が改善される本発明の他の実施例を示す。 図において、U1は演算増巾器、R1−R4は抵抗、I1及びI2
は定電流源、D1−D4はダイオードを示す。
構成を示す。 第1B図は第1A図の動作に関連した波形を示す。 第２図は一般的な伝達関数発生器を構成する本発明の第
２の実施例を示す。 第3A−第3C図は第２図の動作と関連した波形を示す。 第４図は精度が改善される本発明の他の実施例を示す。 図において、U1は演算増巾器、R1−R4は抵抗、I1及びI2
は定電流源、D1−D4はダイオードを示す。
Claims (3)
- 【請求項１】ソフトクリツプした信号を出力端子に与え
るための関数発生器において、 入力信号を受ける少なくとも１つの入力端子を有する増
巾手段と、 上記関数発生器の上記出力端子に接続されかつ上記増巾
手段に負帰還を与える第１の抵抗手段と、 上記増巾手段の上記入力端子に接続されて上記入力信号
の一部を上記関数発生器の上記出力端子に与える分圧手
段と、 上記増巾手段の出力端子と上記関数発生器の上記出力端
子との間に接続され、あるスレツシヨルドレベル以下の
大きさを有する上記入力信号に応じて上記増巾手段の上
記出力端子から上記関数発生器の上記出力端子に信号路
を接続しかつ上記スレツシヨルドレベルよりも大きな値
を有する入力信号に応じて上記信号路を接続回路解除す
るダイオードスイツチング回路と、 を具備したことを特徴とする関数発生器。 - 【請求項２】上記増巾手段は差動入力信号を受ける第１
及び第２の入力を有する差動増巾回路と上記第１の入力
端子に接続した非反転入力端子及び上記第２の入力端子
に接続した反転入力端子を有する演算増巾器とを含んで
おり、上記第１の抵抗手段は上記関数発生器の上記出力
端子及び上記第２の入力端子間に接続した２つの直列抵
抗を有し、これら直列接続した抵抗間の接続部は上記演
算増巾器上記反転入力端子に接続されており、上記分圧
手段は上記関数発生手段の上記出力端子及び上記第１の
入力端子間に接続された第２の抵抗手段と上記関数発生
手段の上記出力端子及び上記第２の入力端子間に接続し
た第３の抵抗手段を有することを特徴とする請求項１記
載の関数発生器。 - 【請求項３】上記ダイオードスイツチング回路は並列に
接続した２対の直列接続ダイオードと上記対の直列接続
ダイオードのそれぞれのアノード間の接続部に接続した
正電流源と、上記対の直列接続ダイオードのそれぞれの
カソウ度間の接続部に接続した負の電流源とを含み、上
記２つの対の内の一方のそれぞれのダイオード間の接続
部は上記増巾手段の上記出力端子に接続され、上記２つ
の対の内の他方のそれぞれのダイオード間の接続部は上
記関数発生器の上記出力端子に接続されたことを特徴と
する請求項１記載の関数発生器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/198,420 US4877981A (en) | 1988-05-25 | 1988-05-25 | Precision device for soft clipping AC and DC signals |
| US198,420 | 1988-05-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0263309A JPH0263309A (ja) | 1990-03-02 |
| JPH0828636B2 true JPH0828636B2 (ja) | 1996-03-21 |
Family
ID=22733314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1128608A Expired - Lifetime JPH0828636B2 (ja) | 1988-05-25 | 1989-05-22 | Ａｃ及びｄｃ信号をソフトクリップするための高精度装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4877981A (ja) |
| JP (1) | JPH0828636B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5029278B1 (en) * | 1990-01-02 | 1993-03-16 | Transducer interface circuit | |
| DE4230479A1 (de) * | 1992-09-11 | 1994-03-17 | Bosch Gmbh Robert | Begrenzerverstärkerschaltung für eine NF-Spannung |
| US5923203A (en) * | 1997-04-08 | 1999-07-13 | Exar Corporation | CMOS soft clipper |
| US5929795A (en) * | 1997-06-19 | 1999-07-27 | Lucent Technologies Inc. | Digital processor for reduced distortion and frequency deviation |
| US6882861B2 (en) * | 2001-04-30 | 2005-04-19 | Texas Instruments Incorporated | Wireless user terminal and system having signal clipping circuit for switched capacitor sigma delta analog to digital converters |
| KR100403637B1 (ko) * | 2002-01-26 | 2003-10-30 | 삼성전자주식회사 | 출력 일그러짐을 최소화하는 파워 앰프 클리핑 회로 |
| DE102010012269B4 (de) * | 2010-03-22 | 2012-10-04 | Austriamicrosystems Ag | Differenzverstärker und Verfahren zum Betreiben eines Differenzverstärkers |
| US9008333B2 (en) * | 2011-11-29 | 2015-04-14 | Quilter Labs, LLC | Guitar amplifier |
| CA2919418A1 (en) | 2013-08-14 | 2015-02-19 | The Governors Of The University Of Alberta | Clipped amplifier |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2832886A (en) * | 1953-04-06 | 1958-04-29 | Goodyear Aircraft Corp | Electronic function generator |
| US3230395A (en) * | 1963-01-17 | 1966-01-18 | Ite Circuit Breaker Ltd | Inverse function generator |
| US3480794A (en) * | 1966-10-20 | 1969-11-25 | Weston Instruments Inc | Parallel operational rectifiers |
| US3621227A (en) * | 1968-02-02 | 1971-11-16 | Hitachi Electronics | Analog line generator |
| US3736515A (en) * | 1971-02-11 | 1973-05-29 | Westinghouse Electric Corp | Non-linear function generator |
| US3776381A (en) * | 1972-04-25 | 1973-12-04 | R Wood | Apparatus for sorting products |
| GB1376961A (en) * | 1972-06-09 | 1974-12-11 | Honeywell Ltd | Function generator circuit |
| US3928774A (en) * | 1974-01-24 | 1975-12-23 | Petrolite Corp | Bipolar log converter |
| US3932817A (en) * | 1974-03-28 | 1976-01-13 | Rogers Edwin J | High voltage triangular waveform generator |
| DE2620282C3 (de) * | 1976-05-07 | 1979-01-18 | Endress U. Hauser Gmbh U. Co, 7867 Maulburg | Nichtlinearer Gleichspannungsverstärker für Meßzwecke |
| JPS5837596B2 (ja) * | 1977-11-18 | 1983-08-17 | 横河電機株式会社 | 非線形特性の変換回路 |
| JPS56140715A (en) * | 1980-04-04 | 1981-11-04 | Nippon Kogaku Kk <Nikon> | Feedback-type limiting circuit |
| US4495428A (en) * | 1981-06-09 | 1985-01-22 | Victor Company Of Japan, Ltd. | Circuit arrangement for deriving a level control signal using silicon diodes |
-
1988
- 1988-05-25 US US07/198,420 patent/US4877981A/en not_active Expired - Lifetime
-
1989
- 1989-05-22 JP JP1128608A patent/JPH0828636B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0263309A (ja) | 1990-03-02 |
| US4877981A (en) | 1989-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0142149B1 (ko) | 출력단에서의 직류 레벨이 자동 조정되는 차동 증폭 회로 및 btl 드라이버 회로를 반파로 드라이브 하는 전력 증폭 장치 | |
| US4115739A (en) | Power amplifier | |
| US4013975A (en) | Variable resistance circuit | |
| US4228366A (en) | Integrator circuit with limiter | |
| US4249136A (en) | PWM Signal power amplifier | |
| EP0054943B2 (en) | Power amplifier for supplying electric power to a load by switching of power supply voltage | |
| JPH0828636B2 (ja) | Ａｃ及びｄｃ信号をソフトクリップするための高精度装置 | |
| US4330756A (en) | Audio-frequency amplifying device | |
| KR830001876B1 (ko) | 차동 증폭기용 억제회로 | |
| JPS5819026A (ja) | パルス幅変調回路 | |
| US3428909A (en) | Automatic control of drive for linear power amplifier | |
| CA1188384A (en) | Noise reduction circuit | |
| US4338573A (en) | Output amplifier with non-linear negative feedback | |
| JPH0443706A (ja) | パルス幅変調増幅器 | |
| US3982078A (en) | Line matching circuit for use in a tone pushbutton dialling subscriber's set provided with a tone generator | |
| US5057790A (en) | High efficiency class A amplifier | |
| US3449689A (en) | On-off transducer | |
| JPH0824310B2 (ja) | データ信号補正回路 | |
| JP2885552B2 (ja) | 非線型増幅器 | |
| US4481433A (en) | Voltage clamp circuit utilizing an active device | |
| KR100271590B1 (ko) | 차동 증폭 장치 | |
| JPH06169225A (ja) | 電圧電流変換回路 | |
| JPS6125244B2 (ja) | ||
| GB2178259A (en) | Amplifier with controllable amplification | |
| KR0128033B1 (ko) | 다채널 증폭기 출력 제어 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080321 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090321 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100321 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100321 Year of fee payment: 14 |