JPH0263309A - Ac及びdc信号をソフトクリップするための高精度装置 - Google Patents

Ac及びdc信号をソフトクリップするための高精度装置

Info

Publication number
JPH0263309A
JPH0263309A JP1128608A JP12860889A JPH0263309A JP H0263309 A JPH0263309 A JP H0263309A JP 1128608 A JP1128608 A JP 1128608A JP 12860889 A JP12860889 A JP 12860889A JP H0263309 A JPH0263309 A JP H0263309A
Authority
JP
Japan
Prior art keywords
output terminal
amplifier
function generator
signal
input terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1128608A
Other languages
English (en)
Other versions
JPH0828636B2 (ja
Inventor
Gary D Gomes
ガレイ ディ.ゴメス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ampex Corp
Original Assignee
Ampex Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ampex Corp filed Critical Ampex Corp
Publication of JPH0263309A publication Critical patent/JPH0263309A/ja
Publication of JPH0828636B2 publication Critical patent/JPH0828636B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G11/00Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general
    • H03G11/02Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general by means of diodes

Landscapes

  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はAC及びDCオーディオ信号AC及びDCはA
C及びDCオーディオ信号をソフトクリップするための
高精度装置に関する。このような装置は、例えば、クリ
ップを制御しない時に生じるような高調波歪を押えて大
きな振巾を制限するためにオーディオ電力増巾器におい
て使用され有る。
〔従来技術の説明〕 ソフトクリップはオーディオ信号の線形の増巾をある特
定の振中値まで可能とする。その後、大きな信号の瞬間
的な自動圧縮が順次行なわれる。従って、用語「ソフト
クリップ」ハ、出力信号が従来のクリップ回路の場合の
ように最大値までは厳密に制限されないということを意
味する。出力信号が−Hスレツショルド値に達すれば、
入力信号の増巾は行われ続けるがそのゲインは減少せし
められる。
ソフトクリップを用いればいくつかの利益が得られる。
これら利益は、クリップを制御しないことに関連しかつ
完全な飽和が生じる前での最大入力電圧の増大に関連し
九大きな高調波を生じさせずにピーク入力から瞬間的に
回復することである。オーディオ信号のためのソフトク
リップ手法の更に他の特徴及び利益はGeraldE、
 Wrentworthによる1970年度IEEE論
文「オーディオ電力増巾忙おけるソフトリミット」に述
べられている。
ソフトクリップを行なうための典型的な従来装置は所望
の曲線を近似する伝達関数を生じさせるように層方向バ
イアスされるダイオードの非直線性を使用している。ソ
フトクリップに対して、伝達関数は傾斜が減少する曲線
によって一般的に表わされる。しかしながら、この手法
は固有の欠点を有している。例えば、クリップが生じる
振巾はダイオード電圧が制限されるため制限されない。
また、ノットクリップ装置に関連した伝達曲線の精度は
ダイオードの伝達曲線に依存してしまう。
英国特許第1,376.961号は所望の曲線全近似す
るように設定される入出力特性金主じさせるためのDC
関数発生器を開示する。複数のダイオード等価回路は演
算増巾器の入力と加算回路との間に並列に接続されてい
る。それぞれのこのような回路は特定の入力電圧振巾で
特定の抵抗と動通するようにバイヤスされている。この
ような構成を持ってすれば、所望の伝達曲線の区分的な
線形近似が得られる。このような装置は、それぞれが演
算増巾器を附設しているようなダイオード等化回路を使
用しなければならない。このような回路は複雑性のため
、設計されたDC入力信号ではなくオーディオ信号のよ
うなAC型の入力信号の時には役に立たないものとして
しまう。更に、ダイオード等化回路のため正確な電圧源
を必要とする。演算増巾器の帰還路に複数のダイオード
を使用するため設計上の問題が生じる。主ダイオード間
の電圧降下を補償するために附加的なダイオードを回路
に導入することができるが、これら附加的なダイオード
は全ての動作を除去する整合特性を有するものとは限ら
ない。
〔従来技術の問題を解決する手段〕
従って、本発明の目的は、従来技術の欠点全解決し、A
CあるいはDCオーディオ信号金ソフトクリップするた
めの改良した回路ヲ4えることである。簡単に言って、
所望のソフトクリップ特性を有する非線形伝達曲線の正
確な近似を与えるために定電流源及び抵抗が使用される
ような関数発生器が与えられる。この関数発生器はダイ
オードスイッチング回路によって信号出力端子に選択的
に接続される出力端子全有する増巾器を含んでいる。こ
のダイオードスイッチング回路は通常の動作時にダイオ
ード金導通ずるように駆動する一対の定電流源を含んで
いる。負帰還路が信号出力端子と増巾器の入力端子との
間に接続されている。
〔作用効果〕
動作において、入力信号が定電流源及びダイオードの値
によって決定されるスレッショルド電圧以下の時には、
増巾器の出力端子は信号出力端子に効果的に接続さり、
る。ついで、回路は通常の負帰還増巾器として働く。し
かしながら、増巾器の出力電圧がスレッショルド電圧を
越えると、スイッチング回路のダイオードのあるものは
カットオフ状態に駆動され、増巾器は信号出力端子から
接続屏除される。この状態において、信号入力端子は抵
抗性分圧器回路だけで信号出力端子に接続される。この
回路の抵抗の値は入力信号に所望のソフトクリップ効果
を与えるように選択される。
本発明の関数発生器はオーディオ信号をソフトクリップ
するダイオードスイッチング回路金倉むがこれらダイオ
ードはクリップを開始するスレッショルド値全決定する
ためのみに使用される。クリップ動作それ自体のための
伝達関数はダイオード特性と独立して決定される。従っ
て、本発明の装置は精度及び再現性を向上したままで広
範囲の増巾を可能とする。更に、本発明は得ることが可
能な伝達関数の選択に大きな融通性を提供する。
〔実施例の説明〕
第1A図には、本発明に従ったソフトクリップ回路とし
て動作する関数発生器の基本的な形態が示されている。
第1A図において、演算増巾器U1がその非反転入力端
子で入力信号金受けるように接続されている。演算増巾
器の反転入力端子は抵抗R1i介して接地されている。
演算増巾器の出力端子はリミッタ回路りである。この回
路りは第1の対の直列接続し念ダイオードD1及びD3
と、第2の対の直列接続し九ダイオードD2及びD4と
、2つの定電流源工1及び■2とから成るダイオードス
イッチング回路を含んでいる。
2つの対のダイオードは同じ方向に向けられており、ダ
イオードブリッジを形成するように互いに並列構成され
て配置されている。ダイオードD1及びD2のアノード
は正の定電流源工1及び電圧源+VOOに共通に接続さ
れている。?゛イオードD3びD4の加走度は負の定を
流源I2及び電圧源−vggに共通に接続されてbる。
演算増巾器U1の出力端子はダイオードD1の加走度及
びダイオードD3のアノードによって与えられる接続点
に接続されている。ダイオードD2の加走度及びダイオ
ードD4のアノード間の接続部はソフトクリップ回路の
出力端子として働く。
2つの抵抗R2及びR3は演算増巾器U1のそれぞれの
反転及び非反転入力端子にソフトクリップ回路の出力端
子から伸びる帰還通路に接続されている。従って増巾器
の負帰還は接地される抵抗R1及びR2tl−構成する
。抵抗R,1−R3は回路出力端子に入力信号の一部を
与える分圧器を構成する。抵抗R1,R2及び凡5の値
を適切に選択すること罠より、ソフトクリップ回路のた
めの所望の伝達関数が以下に述べるように発生され得る
動作において、オーディオ信号のような入力信号が演算
増巾器U1の非反転入力端子に与えられる。−’/gE
よシも大きいが、■ooよりも小さな低振巾信号に対し
で、ダイオードDI−D4Ulli方向にバイヤスされ
る。従って、増巾器U1の出力端子からリミッタLを通
る通路は増巾器U1に対して効果的に帰還を与える。従
って、第1A図に示される回路は(1−142/几1)
のゲインを有する簡単な非反転増巾器として働く。
増巾器U1の非反転入力端子に与えられる信号の振巾が
増大するにつれ、増巾器U1の出力端子での電圧は増大
する。従って、定電流源工1及び工2によ多負荷に与え
られる電流も増大する。この回路において、負荷は抵抗
R1,几2及びR5で構成される。
抵抗几1.R2及びR3を通る負荷電流のこの増大はブ
リッジの2つのダイオードから電流を取シ去シ、それら
をカットオフ方向にバイヤスする。例えば、増巾器U1
の出力端子での電圧が正であれば、増大した電流がダイ
オードD2及びD3を通って流れ、ダイオードD1及び
D4はカットオフに向けてバイヤスされることKなる。
増巾器U1の出力端子での電圧が負であるならば、増大
した電流がダイオードD1及びD4を通って流れてダイ
オードD2及びD3Qカットオフ方向にバイヤスする。
電流源工1及びI2からの電流の全てが負荷に供給され
るような点まで増巾器の出力電圧が増大すると、ブリッ
ジの2つのダイオード(電圧極性に依存する)は完全に
ターンオフする。
これによシ増巾器U1の帰還ループは開状態となる。こ
の点で、ソフトクリップ回路の電圧ゲインは(R,1−
[2)/(R1+R2+R3)に変化する。
以上の記載から明らかなように、ダイオードスイッチン
グ回路は、入力信号の振巾が予め設定されたスレッショ
ルドレベル以下である時に関数発生回路の出力端子罠増
巾器U1の出力端子からの信号路を効果的罠与える。こ
のスレッショルドは定電流源及びダイオードの値によっ
て決定される。従って、ソフトクリップ回路は通常の負
帰還増巾器として働く。−立入力信号の大きさがこのス
レッショルドレベル以上゛に上昇スると、スイッチング
回路内のあるダイオードは、ダイオードスイッチング回
路がこの信号路全接続解除して関数発生器のゲインを変
えるようにカットオフ状態まで駆動される。この状況に
おいて、信号入力端子は抵抗性分圧回路だけでソフトク
リップ回路の信号出力端子に接続される。
第2B図は第1A図の回路の動作と関連した伝達曲線を
示す。入力電圧の大きさがスレッショルド値よシも小さ
ければ、ダイオードDt−D4は導通する。従って、第
1A図に示される回路のニュー出力関係は原点の近くで
(1+几2/R1)の傾斜を有する。増巾器U1の出力
電圧がvTまで上昇すれば、2つのダイオード(極性に
依存する)はカットオフとなる。これはリミッタLを通
る増巾器U1のループを開き、値(几1+R2)/(几
1+R2+几3)まで伝達曲線の傾斜を減少する。正の
入力電圧に対しては、vTの値は(I1・”JJ)に等
しい。同様に、負の入力電圧に対してはVT=I2・几
負荷の通)である。
第1A図に示される回路の好適実施例において、Ifは
工2に等しい九め、その回路のための伝達関数は第2図
に示されるVINの正及び負の値に対し対称的である。
従って、このン7トクランプの几めのスレッショルド電
圧vTが定電流源出力及び負荷によって決定されること
が明らかである。@該回路に対する伝達曲線はいずれに
お込てもダイオードの特性には依存しない。
第1B図は本発明の原理を用いる一般的な伝達関数発生
器を示す。この発生器は正の傾斜、負の傾斜あるいは正
及び負の両方の傾斜のいずれかを有゛する伝達関数を発
生する九めに使用され得る。
第2図において、図示される回路はダイオードDI−D
4によって形成されるダイオードスイッチング回路を通
して出力端子に出力された演算増巾器U1を有する。こ
のダイオードスイッチング回路は第1A図に関連して上
述したように定電流源工1及びI2に接続される。
高入力信号は2つの抵抗R5,R,6から成る分圧器を
介して差動増巾器U1の非反転端子に与えられる。低入
力信号は抵抗R3i介して増巾器U1の反転端子忙与え
られる。帰還抵抗R4は関数発生器の出力端子と低入力
信号との間の抵抗几3と直列に接続されている。附加的
な帰還抵抗几1及び几2#2それぞれダイオードブリッ
ジの出力端子と低及び高入力信号のそれぞれの間に設け
られ、所望の伝達関数を生じさせる。
従って、抵抗R1,几3及びR,4は差動増巾器U1の
低入力端子に負帰還を与えるように結合せしめられる。
動作において、ダイオードスイッチング回路は、増巾器
U1への差動入力の大きさが予め設定され念スレッショ
ルドレベル以下である時に、第2図の差動増巾器U1の
出力端子から関数発生器の出力端子への信号路を与える
。差動入力の大きさがこのスレッショルドレベルに越え
るとダイオードスイッチング回路によって与えられる信
号路は接続解除される。
抵抗比1−几6は差動入力信号の一部を関数発生器の出
力端子に与えるための分圧器を構成する。抵抗R,1−
R6に対して選択された値はダイオードスイッチング回
路の状態のそれぞれに対して関数発生器のゲインを設定
する。また、抵抗比1及びR2の相対値を適切に選択す
ることによυ、正及び/ま次は負の傾斜のいずれかを有
する所望の伝達関数が生せしめられ得る。例えば、抵抗
R1が抵抗R2に等しくされるとしたら、当該回路は初
めに一定の傾斜を有する典型的な差動増巾器として働く
。増巾器U1の出力電圧が値VT’を越えると、増巾器
U1からダイオードブリッジの出力端子への通路は開き
、ハードリミットが第3A図に示されるように与えられ
る。
抵抗R1がR2よシも小さな値のものに選ばれるならば
、当該回路は初めに正の傾斜(第5B図)をそなえた伝
達関数を有する差動増巾器として働く。しかしながら、
増巾器U1への入力間の差がスレッショルドVT を越
えると、伝達関数は負の傾斜を有するラインセグメント
に工っで定められる。この傾斜の大きさは抵抗比1及び
几2の値の差に依存する。
第5C図は、抵抗比1の値が抵抗比2の値ニジも大きな
本のに選ばれ九時の第2図の回路の伝達関数金示す。増
巾器U1の出力信号がvTを越える時にダイオードスイ
ッチング回路の出力端子への増巾器U1からの通路が再
度開くために、伝達関数の傾斜はvTで変化する。この
傾斜は正に留まるが、増巾器U1からの出力信号がVT
よυも犬である時の伝達関数の実際の傾斜は几1及びR
2の相対値に依存する。
上述し念ように、第2図のダイオードスイッチング回路
は予め設定されたスレッショルドに対する差動入力信号
の大きさに応じる。このスレッショルドは抵抗R1−8
6から成る抵抗性負荷及び定電流源■1及び工2によっ
て決定される。このスレッショルドはダイオード特性と
は独立して設定されるため、第2図に示される形式の関
数発生器の精度及び再現性に向上せしめられる。
第4図は本発明の関数発生器に与えられる区分的な線形
近似が更に改善されることができるような態様を示す。
よシ詳細には、例えば第1図に示される形式の複数の関
数発生器をカスコード接続することKよって、より正確
な区分的線形近似が達成可能である。第4図は第1A図
に示された2つの関数発生器がカスコード接続されるよ
うな特定の構成を示している。第1A図に示された回路
に加えて、演算増巾器U2゜抵抗R4−R6,ダイオー
ドDs−D8及び電流理工3及び工41r:含んだ第2
の回路が設けられている。この第2の回路は増巾器U1
の非反転入力端子と抵抗R3との間で第1A図の回路の
帰還路内に設けられている。任意の所望の伝達関数の区
分的近似を更に改善するためにそれ以上のカスコード回
路接続が使用されてもよい。
【図面の簡単な説明】
第1A図は本発明の一実施例の念めの回路要素の基本的
な構成を示す。 第1B図は第1A図の動作に関連した波形を示す。 第、2図は一般的な伝達関数発生器を構成する本発明の
第2の実施例を示す。 第5A−0図は第2図の動作と関連した波形を示す。 第4図Vi精度が改善される本発明の他の実施例ケ示す
。 図において、Ulは演算増巾器、凡1−R4は抵抗、工
1及びI2は定電流源、DI−D4はダイオー ドを示す。

Claims (3)

    【特許請求の範囲】
  1. (1)ソフトクリップした信号を出力端子に与えるため
    の関数発生器において、 入力信号を受ける少なくとも1つの入力端子を有する増
    巾手段と、 上記関数発生器の上記出力端子に接続されかつ上記増巾
    手段に負帰還を与える第1の抵抗手段と、 上記増巾手段の上記入力端子に接続されて上記入力信号
    の一部を上記関数発生器の上記出力端子に与える分圧手
    段と、 上記増巾手段の出力端子と上記関数発生器の上記出力端
    子との間に接続され、あるスレッショルドレベル以下の
    大きさを有する上記入力信号に応じて上記増巾手段の上
    記出力端子から上記関数発生器の上記出力端子に信号路
    を接続しかつ上記スレッショルドレベルよりも大きな値
    を有する入力信号に応じて上記信号路を接続回路解除す
    るダイオードスイッチング回路と、を具備したことを特
    徴とする関数発生器。
  2. (2)上記増巾手段は差動入力信号を受ける第1及び第
    2の入力を有する差動増巾回路と上記第1の入力端子に
    接続した非反転入力端子及び上記第2の入力端子に接続
    した反転入力端子を有する演算増巾器とを含んでおり、
    上記第1の抵抗手段は上記関数発生器の上記出力端子及
    び上記第2の入力端子間に接続した2つの直列抵抗を有
    し、これら直列接続した抵抗間の接続部は上記演算増巾
    器上記反転入力端子に接続されており、上記分圧手段は
    上記関数発生手段の上記出力端子及び上記第1の入力端
    子間に接続された第2の抵抗手段と上記関数発生手段の
    上記出力端子及び上記第2の入力端子間に接続した第3
    の抵抗手段を有することを特徴とする請求項1記載の関
    数発生器。
  3. (3)上記ダイオードスイッチング回路は並列に接続し
    た2対の直列接続ダイオードと上記対の直列接続ダイオ
    ードのそれぞれのアノード間の接続部に接続した正電流
    源と、上記対の直列接続ダイオードのそれぞれのカソウ
    度間の接続部に接続した負の電流源とを含み、上記2つ
    の対の内の一方のそれぞれのダイオード間の接続部は上
    記増巾手段の上記出力端子に接続され、上記2つの対の
    内の他方のそれぞれのダイオード間の接続部は上記関数
    発生器の上記出力端子に接続されたことを特徴とする請
    求項1記載の関数発生器。
JP1128608A 1988-05-25 1989-05-22 Ac及びdc信号をソフトクリップするための高精度装置 Expired - Lifetime JPH0828636B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/198,420 US4877981A (en) 1988-05-25 1988-05-25 Precision device for soft clipping AC and DC signals
US198,420 1988-05-25

Publications (2)

Publication Number Publication Date
JPH0263309A true JPH0263309A (ja) 1990-03-02
JPH0828636B2 JPH0828636B2 (ja) 1996-03-21

Family

ID=22733314

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1128608A Expired - Lifetime JPH0828636B2 (ja) 1988-05-25 1989-05-22 Ac及びdc信号をソフトクリップするための高精度装置

Country Status (2)

Country Link
US (1) US4877981A (ja)
JP (1) JPH0828636B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5029278B1 (en) * 1990-01-02 1993-03-16 Transducer interface circuit
DE4230479A1 (de) * 1992-09-11 1994-03-17 Bosch Gmbh Robert Begrenzerverstärkerschaltung für eine NF-Spannung
US5923203A (en) * 1997-04-08 1999-07-13 Exar Corporation CMOS soft clipper
US5929795A (en) * 1997-06-19 1999-07-27 Lucent Technologies Inc. Digital processor for reduced distortion and frequency deviation
US6882861B2 (en) * 2001-04-30 2005-04-19 Texas Instruments Incorporated Wireless user terminal and system having signal clipping circuit for switched capacitor sigma delta analog to digital converters
KR100403637B1 (ko) * 2002-01-26 2003-10-30 삼성전자주식회사 출력 일그러짐을 최소화하는 파워 앰프 클리핑 회로
DE102010012269B4 (de) * 2010-03-22 2012-10-04 Austriamicrosystems Ag Differenzverstärker und Verfahren zum Betreiben eines Differenzverstärkers
US9008333B2 (en) * 2011-11-29 2015-04-14 Quilter Labs, LLC Guitar amplifier
WO2015021552A1 (en) 2013-08-14 2015-02-19 National Research Council Of Canada Clipped amplifier

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2832886A (en) * 1953-04-06 1958-04-29 Goodyear Aircraft Corp Electronic function generator
US3230395A (en) * 1963-01-17 1966-01-18 Ite Circuit Breaker Ltd Inverse function generator
US3480794A (en) * 1966-10-20 1969-11-25 Weston Instruments Inc Parallel operational rectifiers
US3621227A (en) * 1968-02-02 1971-11-16 Hitachi Electronics Analog line generator
US3736515A (en) * 1971-02-11 1973-05-29 Westinghouse Electric Corp Non-linear function generator
US3776381A (en) * 1972-04-25 1973-12-04 R Wood Apparatus for sorting products
GB1376961A (en) * 1972-06-09 1974-12-11 Honeywell Ltd Function generator circuit
US3928774A (en) * 1974-01-24 1975-12-23 Petrolite Corp Bipolar log converter
US3932817A (en) * 1974-03-28 1976-01-13 Rogers Edwin J High voltage triangular waveform generator
DE2620282C3 (de) * 1976-05-07 1979-01-18 Endress U. Hauser Gmbh U. Co, 7867 Maulburg Nichtlinearer Gleichspannungsverstärker für Meßzwecke
JPS5837596B2 (ja) * 1977-11-18 1983-08-17 横河電機株式会社 非線形特性の変換回路
JPS56140715A (en) * 1980-04-04 1981-11-04 Nippon Kogaku Kk <Nikon> Feedback-type limiting circuit
US4495428A (en) * 1981-06-09 1985-01-22 Victor Company Of Japan, Ltd. Circuit arrangement for deriving a level control signal using silicon diodes

Also Published As

Publication number Publication date
US4877981A (en) 1989-10-31
JPH0828636B2 (ja) 1996-03-21

Similar Documents

Publication Publication Date Title
US4115739A (en) Power amplifier
US3999084A (en) Limiting amplifier with adjustable limits
EP0054943B2 (en) Power amplifier for supplying electric power to a load by switching of power supply voltage
JPH0263309A (ja) Ac及びdc信号をソフトクリップするための高精度装置
EP0651906B1 (en) Semiconductor-emulation of vacuum tubes
JPH0447488B2 (ja)
US3050688A (en) Transistor amplifier
CA1188384A (en) Noise reduction circuit
EP0921635B1 (en) Power amplifier device
US5057790A (en) High efficiency class A amplifier
US4318050A (en) AM Detecting circuit
US4038566A (en) Multiplier circuit
US4546274A (en) Non-linear integration circuit
KR100271590B1 (ko) 차동 증폭 장치
JPH0527282B2 (ja)
JPH01317009A (ja) 可変利得制御回路
US3641449A (en) Variable impedance semiconductor network
US4620108A (en) Means providing independently controlled superimposed AC and DC voltages
JPS6265506A (ja) 対数増幅器
JPH0124447B2 (ja)
JPH07107339A (ja) 非線形変換回路
JPH0462207B2 (ja)
JPS643365B2 (ja)
JPH03214914A (ja) 高周波電力制御回路
JPH03201608A (ja) オーディオパワー増幅器

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080321

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090321

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100321

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100321

Year of fee payment: 14