KR0142149B1 - 출력단에서의 직류 레벨이 자동 조정되는 차동 증폭 회로 및 btl 드라이버 회로를 반파로 드라이브 하는 전력 증폭 장치 - Google Patents

출력단에서의 직류 레벨이 자동 조정되는 차동 증폭 회로 및 btl 드라이버 회로를 반파로 드라이브 하는 전력 증폭 장치

Info

Publication number
KR0142149B1
KR0142149B1 KR1019940006208A KR19940006208A KR0142149B1 KR 0142149 B1 KR0142149 B1 KR 0142149B1 KR 1019940006208 A KR1019940006208 A KR 1019940006208A KR 19940006208 A KR19940006208 A KR 19940006208A KR 0142149 B1 KR0142149 B1 KR 0142149B1
Authority
KR
South Korea
Prior art keywords
output
differential amplifier
pair
circuit
signal
Prior art date
Application number
KR1019940006208A
Other languages
English (en)
Other versions
KR940023011A (ko
Inventor
요시아끼 다까하시
Original Assignee
다까노 야스아끼
상요덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다까노 야스아끼, 상요덴기 가부시끼가이샤 filed Critical 다까노 야스아끼
Publication of KR940023011A publication Critical patent/KR940023011A/ko
Application granted granted Critical
Publication of KR0142149B1 publication Critical patent/KR0142149B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0233—Continuous control by using a signal derived from the output signal, e.g. bootstrapping the voltage supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0244—Stepped control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/307—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in push-pull amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명의 목적은 적은 스위칭 전원으로 전력 소비의 효율이 높은 전력 증폭 장치를 얻는 데에 있다.
본 발명은 2개의 입력 단자 및 공통 단자를 갖는 제1의 차동 증폭기(17)과, 제1 및 제2 SEPP OCL(26 및 27)로 구성되는 BTL 증폭기(25)와, 비선형 가산회로(29)와, 가산회로(30)과, 제2의 차동 증폭기(31)과, 스위칭 전원(33)으로 구성된다.

Description

출력단에서의 직류 레벨이 자동 조정되는 차등 증폭 회로 및 BTL 드라이버회로를 반파로 드라이브하는 전력 증폭 장치
제1도는 종래의 전력 증폭 장치를 도시하는 회로도.
제2도는 종래의 전력 증폭 장치를 도시하는 회로도.
제3도는 제2도의 설명에 도움이 되는 파형도.
제4도는 종래의 전력 증폭 장치를 나타내는 회로도.
제5도는 제4도의 설명에 도움이 되는 파형도.
제6도는 제4도의 설명에 도움이 되는 파형도.
제7도는 본 발명의 전력 증폭 장치를 도시하는 회로도.
제8도는 제7도의 회로의 구체적인 회로도.
제9도는 제7도의 비선형 가산회로(29)의 구체적인 회로예를 도시하는 도면.
제10도는 제9도의 설명에 도움이 되는 파형도.
제11도는 제7도의 설명에 도움이 되는 파형도.
제12도는 제7도의 가산회로(30)의 구체적인 회로도.
제13도는 제7도의 다른 실시예를 도시하는 회로도.
제14도는 제9도의 설명에 도움이 되는 파형도.
*도면의 주요 부분에 대한 부호의 설명
1:전력 증폭기 2, 3:제1 및 제2 트랜지스터
4, 5:제1 및 제2 스위칭 전원 6:부하
8, 9:직류 전원 10, 11:제1 및 제2 제어회로
23, 24:바이어스 회로 41:가변전류원
본 발명은 오디오용 앰프의 출력단 등에 적합한 증폭 장치에 관한 것이다.
종래의 전력 증폭기의 일예를 제1도에 도시한다. 제1도는 일반적으로 사용되고 있는 OCL(output capacitorless) 콤플리멘터리-SEPP(상보 대칭형 싱글 엔디트 푸시풀)회로이다. 도면에 있어서, 도면 부호(IN)는 전단으로부터의 입력 신호가 인가되는 입력 단자, 도면부호(A)는 증폭기이다. 증폭기(A)의 한쪽의 입력단(+)은 입력 단자(IN)에 접속됨과 동시에 저항(Rg)을 통하여 접지되며, 다른쪽의 입력단(-)는 저항(Re)을 통해 접지되어 있다.
도면부호(+B, -B)는 각각 역극성의 전원, 도면부호(Q1, Q2)는 각각 역극성의 출력 트랜지스터이고, 도면 부호(Q1)는 NPN형의 트랜지스터, 도면부호(Q2)는 PNP형의 트랜지스터이다. 그리고 전원(+B, -B)은 각각 트랜지스터(Q1, Q2)에 대하여 순방향 극성으로 되는 바와 같이 대응하여 콜렉터에 접속되어 있다. 즉, 전원(+B)의 정극(+)이 트랜지스터(Q1)의 콜렉터, 전원(-B)의 부극(-)이 트랜지스터(Q2)의 콜렉터에 접속되어 있다. 도면부호(OUT)는 출력단자, 도면부호(RL)는 출력 단자(OUT)에 접속된 부하이다.
트랜지스터(Q1, Q2)로 구성되는 상보 대칭 회로는 베이스가 공통 접속되어 신호 입력단이 되며, 그 입력단은 증폭기(A)의 출력단에 접속되고, 또 에미터가 공통 접속되어 신호 출력단으로 되며, 그 신호 출력단은 저항(Rf)을 통해 증폭기(A)의 입력단(-)에 접속됨과 동시에 출력 단자(OUT)에 접속되어 있다. 이 회로는 입력의 정부 극성에 따라 트랜지스터(Q1또는 Q2)가 에미터 폴로워로서 동작하는 것이다.
입력 단자(IN)에 인가된 전단으로부터의 입력 신호는 증폭기(A)에서 증폭되고, 또한 다음단의 출력 트랜지스터(Q1, Q2)에 의해 전력 증폭되어, 그 출력은 부하(RL)에 공급된다. 즉, 출력 트랜지스터(Q1, Q2)에 흐르는 전류가 부하(RL)로 흐른다.
그러나, 이와 같은 전력 증폭기에서는 전원 전압으로서 최대 출력 전압에 트랜지스터등에서의 전압 손실분을 추가한 값이 필요하다. 그리고, 정전원압으로부터 출력전압을 뺀 값의 전압이 출력 트랜지스터의 콜렉터·에미터간에 걸리고, 이 값에 출력 전류를 곱한 값의 전력이 출력 트랜지스터에서의 전력 손실로 된다. 또 최대 출력시와 평상시에 콜렉터·에미터 간 전압(VCE)의 변동이 있고, 콜렉터·에미터 간 전압이 클 때에 출력 트랜지스터에서의 전력 손실이 크게 되어, 출력 트랜지스터가 발열한다. 이 때문에 이 발열에 견딜 수 있는 값이 비싼 트랜지스터 또는 냉각 수단이 필요로 하게 된다. 또, 출력 트랜지스터의 콜렉터간의 내압은 전원전압의 2배 이상 필요로 하는 등의 결점이 있었다.
그래서, 종래는 고정값이었던 전원으로부터의 전원전압을 가변할 수 있게하여, 입력 신호 레벨에 따른 전원전압을 공급함으로써 콜렉터 손실을 저감시키는 것이 제안되고 있다. 제2도는 그와 같은 정부 2전원의 전력증폭 장치를 도시한 것으로, 전력 증폭기(1)의 출력 신호가 인가되는 제1 및 제2 트랜지스터(2 및 3)의 콜렉터에는 제1 및 제2 SW(스위칭) 전원(4 및 5)가 접속되어 있다. 부하(6)의 단자(7)에 발생하는 출력신호는 레벨 시프트용의 직류 전원(8 또는 9)를 통하여 제1 또는 제2 제어회로(10 또는 11)에 인가된다.
지금, 부하(6)에 제3도에 점선으로 도시한 출력 신호가 발생했다고 하자. 상기 출력 신호의 정의 반 사이클의 기간, 제1 제어회로(10)은 상기 출력 신호의 레벨에 따른 크기의 전원 전압(VBA)을 제3도의 실선과 같이 발생하도록 스위치(12)를 온/오프시킨다. 즉, 스위치(12)의 온/오프비(듀티비)를 변화시켜 콘덴서(C)의 전압을 조정한다. 여기서, 코일(L), 콘덴서(C)로 리플 필터를 구성하고 있다. 또, 다이오드(D)는 스위치(12)를 오프로 했을 때에 코일(L)의 스위치(12) 측단을 어스 전위로 하기 위한 것이다. 이때, 제2 제어회로(11)은 상기 출력신호가 정(+)인 것에 따라, 그 출력 전원 전압(VEE)의 값을 작게 일정 레벨로 유지시킨다. 반대로 부하(6)에 발생하는 출력 신호가 부의 반 사이클 기간이 되면, 제1 제어회로(10)는 전원 전압(VBA)을 일정하게 하고, 제2 제어회로(11)은 전원 전압(VBB)를 출력 신호 레벨에 따라 변화시킨다. 그 결과, 전원 전압(VBA및 VBB)는 제3도의 실선대로 변화한다. 제3도로부터 명확한 바와 같이, 점선으로 도시하는 출력 신호의 레벨에 추종하여 전원 전압이 변화하므로, 제 1 및 제2 트랜지스터(2 및 3)의 콜렉터·에미터간 전압(VCE)는 항상 일정값(VX)[직류 전원(8 및 9)의 값]을 유지하게 되어, 콜렉터 손실을 낮게 억제할 수 있다.
그런데, 카 오디오용의 전력 증폭기 등에서는 경량화를 위해 단(單)전원 또는 출력 트랜스리스의 구성이 필요하다. 그 때문에, BTL(Balanced Transformerless)드라이브가 일반적으로 사용된다. 제4도는 BTL 드라이브에 SW 전원을 사용한 단전원의 전력 증폭 장치를 도시한 것이다. 제4도의 전력 증폭 장치는 기본적으로 제2도의 장치를 좌우로 2조 배치하고 있다. 제2 전력 증폭기(13)은 입력 신호의 반전 신호를 발생하여, 부하(6)에 인가하므로, 부하(6)의 양단에는 서로 역상의 교류 신호가 가해진다. 그 모양을 제5도 및 제6도에 도시한다. 제5도에 점선으로 도시하는 신호는 부하(6)의 단자(7)측에 발생하는 것이고, 제6도에 점선으로 도시하는 신호는 부하(6)의 단자(14)측에 발생하는 것을 도시하고 있다. 제1 및 제2 트랜지스터(2 및 3)의 콜렉터에 발생하는 전원 전압(VBA및 VBB)는 제5도에 실선으로 도시한다. 또, 제3 및 제4 트랜지스터(15 및 16)의 콜렉터에 발생하는 전원 전압(VBC및 VBD)는 제6도에 실선으로 도시한다.
따라서, 제4도의 회로에 의하면, 전력 소비가 적은 BTL 드라이브의 전력 증폭을 행할 수 있다.
또한, 상술의 예에 있어서, 부하(RL), 도면부호(6)이 스피커이고, 여기에 전류가 흐름으로써 음(音)이 발생한다.
그러나, 제4도의 장치에는 SW 전원을 4개 필요로 한다. SW 전원에서 필요로 되는 쵸크 코일은 값이 비싸고 동시에 스위칭 동작시에 강한 자계를 발생하므로 노이즈원이 된다. 그 때문에, SW 전원의 개수의 삭감이 요구되고 있다.
본 발명은 차동 증폭기의 출력 직류 레벨이 상 또는 하로 변위하는 경우에도 안정한 출력 직류 레벨을 얻는 것을 목적으로 한다.
본 발명은 출력 트랜지스터의 콜렉터 손실을 저감할 수 있는 것과 동시에, 구성이 간단하고 크로스오버 왜곡이 없는 전력 증폭기를 얻는 것을 목적으로 한다.
본 발명은 출력단에서의 직류 레벨이 자동 조정되는 차동 증폭 회로에 있어서,
2개의 입력 단자와, 2개의 출력 단자와, 상기 2개의 출력 단자의 직류 레벨을 결정하는 공통 입력 단자를 구비하며, 2개의 입력 단자 사이의 차로서 입력되는 교류의 신호를 증폭하여, 2개의 출력 단자에 서로 반대의 극성의 출력 신호로서 출력하는 제1 차동 증폭기와,
상기 2개의 입력 단자의 한쪽과 상기 2개의 출력 단자의 한쪽과의 사이 및 상기 입력 단자의 다른쪽과 상기 출력 단자의 다른쪽과의 사이에 상호 동일한 크기의 부궤환을 행하는 부궤환 회로와,
상기 2개의 출력 단자에 발생하는 2개의 출력 신호를 실질적으로 가산하고, 이 얻어진 가산값의 변동을 소정값 이하로 클램프하는 비선형 가산 회로와,
상기 비선형 가산 회로의 출력 신호와 기준 전원의 기준 전압과의 차에 따른 비교 출력 신호를 상기 제1의 차동 증폭기의 상기 공통 입력 단자에 인가하는 제2 차동 증폭기를 구비한다.
본 발명에 의하면, 차동 증폭기의 출력을 비선형 가산 처리한다. 또, 이 비선형 가산 처리의 결과에 의해, 차동 증폭기의 출력의 직류 레벨이 결정된다. 이 때문에, 출력의 직류 레벨을 출력의 변화에 추종하여 변경할 수 있다. 그리고, 비선형 가산회로의 출력은 변화가 소정값 이하로 한정되어 있기 때문에, 신호의 변화에 따라 반파의 출력을 얻을 수 있다. 그래서, 이 출력을 이용하여 바람직한 BTL 드라이브를 행할 수 있다.
또, 청구항 제1항의 차동 증폭 회로에 있어서,
상기 제1 차동 증폭기는 하나의 정 전류원으로부터의 전류를 분할하여 흐르는 한 쌍의 트랜지스터이고, 상기 2개의 입력 단자로부터의 신호에 따라 전류량이 변화하는 한쌍의 트랜지스터를 갖고,
상기 공통 입력 단자로부터의 입력 신호에 따라, 상기 정전류원으로부터 2개의 트랜지스터에 공급하는 전류량의 합을 변경한다.
이것에 의해, 출력에서의 직류 전압 레벨을 효율적으로 변경할 수 있다.
또, 상기 비선형 가산 회로는 직렬 접속된 한쌍의 저항과, 상호 역방향으로 직렬 접속된 한쌍의 다이오드를 구비하며, 이 한쌍의 저항 및 다이오드의 양단이 상기 2개의 출력단에 각각 접속되고, 상기 한쌍의 저항 및 다이오드의 접속 중점이 상기 제2 차동 증폭기에 접속되어 있다.
상기 제7 차동 증폭기의 2개의 출력은 한쌍의 푸시풀 출력단에 입력되어, 이 한 쌍의 푸시풀 증폭단의 출력에 의해, 부하를 BTL 구동한다.
이 구성에 의해, 단전원으로 최대 전력을 크게 취하는 BTL 드라이브를 이용할 수 있다. 또, BTL 드라이브를 통상의 정현파가 아니라 반파로 드라이브함으로써, 한 개의 스위칭 전원만으로 전력 소비의 효율화를 달성할 수 있다.
또 한 개의 차동 증폭기의 출력 신호에 따라 BTL 증폭기를 동작시키고 있기 때문에, 신호로가 하나로 끝나, 부하에 발생하는 출력 신호의 크로스오버 왜곡을 저감할 수 있다.
또, 상기 한 쌍의 푸시풀 출력단은 각각 전원과 어스 간에 직렬 접속된 상호 역극성의 한 쌍의 트랜지스터를 갖고, 한쪽의 푸시풀 출력단의 한쌍의 트랜지스터의 접속점과 다른쪽의 푸시풀 출력단의 한쌍의 트랜지스터의 접속점과의 사이에 부하를 접속하고 있다.
또, 상기 한 쌍의 푸시풀 출력단의 전원을 상기 부하에 공급되는 신호에 따라 변경하는 스위칭 전원을 더 구비한다.
또, 상기 비선형 가산 회로는 상기 부하의 양단 신호를 가산한다.
또한, 상기 차동 증폭기의 2개의 출력 단자와 상기 한쌍의 푸시풀 출력단 간에는 푸시풀 출력단으로의 입력 신호의 직류 레벨을 조정하기 위한 바이어스 회로가 각각 설치되어 있다.
제7도는 본 발명의 한 실시예를 나타내는 회로도이고, 도면부호(17)은, 정부의 2개의 입력 단자(18 및 19)와, 출력 신호의 직류 레벨을 설정하는 공통 단자(20)과, 정부의 2개의 출력단자(21 및 22)를 구비하며, 한쪽의 입력 단자로부터의 입력 신호를 저항(R1, 및 R2)의 비로 정해지는 이득에 의해, 증폭하는 제1의 차동 증폭기(23 및 24)는 상기 제1의 차동 증폭기(17)의 상호 역상의 2개의 출력 신호가 인가되는 바이어스 회로, 도면 부호(25)는 제1 SEPP OCL(single ended push-pull output capacitorless) (26)과 제2 SEPP OCL(27)에 의해 구성되고 부하(28)을 구동하는 BTL 증폭기, 도면부호(29)는 상기 부하(28)의 양단에 발생하는 2개의 출력신호의 레벨이 소정값 이하에서는 가산 동작을 행하고, 소정값 이상에서는 입력 단자 사이가 클램프 동작을 행하는 비선형 가산 회로와, 도면부호(30)은 상기 부하(28)의 양단에 발생하는 2개의 출력 신호의 가산을 행하는 가산 회로, 도면 부호(31)은 상기 비선형 가산 회로(29)의 출력신호와 기준전원(32)의 기준 전압과의 차에 따른 비교출력 신호를 상기 제1의 차동 증폭기(17)의 상기 공통 단자(20)에 인가하는 제2의 차동 증폭기, 도면 부호(33)은 상기 가산 회로(30)의 출력 신호 레벨에 따라 레벨이 변화하는 전원 전압을 상기 TBL 증폭기(25)에 인가하는 스위칭 전원이다.
제7도의 신호원(34)으로부터의 입력 신호(전단으로부터의 교류 신호)는 제1의 차동 증폭기(17)의 반전 입력 단자(19)에 인가되어 증폭된 상호 역상의 2개의 출력신호가 출력단자(21 및 22)에 발생한다. 그리고, 상기 2개의 출력 신호는 각각 바이어스 회로(23 및 24)를 통하여 제1 및 제2 SEPP OCL(26 및 27)에 인가된다. 상기 제1 및 제2 SEPP OCL(26 및 27)을 구성하는 트랜지스터의 동작은 제1 및 제2 트랜지스터(35 및 36)가 모두 온하고 있을 때는, 제3 및 제4 트랜지스터(37 및 38)가 모두 온한다. 이와 반대로, 제3 및 제4 트랜지스터(37 및 38)이 모두 온하면 제1 및 제2 트랜지스터(26 및 27)는 모두 오프한다.
제8도는 제7도의 제1의 차동 증폭기(17)과 바이어스 회로(23 및 24)와 BTL 증폭기(25)의 구체적인 회로도를 나타내는 것이다. 제8도에서 제7도와 동일한 회로소자에 대해서는 동일한 부호를 부여했다.
다음에 단자(39 및 40)의 직류 전압의 결정 방법에 대하여 설명한다. 단자(39 및 40)의 직류 전압은 비선형 가산 회로(29), 제2의 차동 증폭기(31)에 의한 궤환 루프에 의해 결정된다. 비선형 가산 회로(29)의 구체적인 회로를 제9도에 도시한다. 제9도의 제2의 차동 증폭기(31)의 출력 신호는 제8도의 가변 전류원(41)의 전류값을 제어한다. 상기 가변 전류원(41)의 전류값을 변화시키면, 트랜지스터(42 및 43)의 에미터·콜렉터로를 흐르는 직류 전류가 변화하고, 바이어스 회로(23 및 24)에 내장되는 트랜지스터(44 및 45)의 베이스 전압이 변화한다. 그 결과, 제1 내지 제4 트랜지스터(35 내지 38)의 베이스 전압이 변화하고, 단자(39 및 40)의 직류 전압 레벨이 동일하게 변화한다. 제9도의 제2의 차동 증폭기(31)의 2개의 입력 단자는 가상적으로 쇼트 상태이고, 2개의 입력 신호의 레벨이 동일하게 되도록 궤환 동작을 행한다. 그래서 전압(VC)는 전압(VBC)과 동일하게 된다. 또, 동시에 전압(V1과 V2)의 직류 레벨도 전압(VBC)와 동일하게 된다. 즉, 제9도의 저항(46 및 47)의 동작에 의해, 전술의 궤환 동작이 달성된다. 제9도의 다이오드(48 및 49)는 단자(39 및 40)의 전압(V1및 V2)와 전압(VBC)의 차가 다이오드의 순방향 전압(VF) 이하로 저하하는 것을 방지하는 역할이다. 제9도의 회로의 입출력 특성을 제10도에 도시한다. 제10도로부터 명확한 바와 같이, 제9도의 회로는 전압(V1및 V2)가 근사값(V1-V2)의 절대값이 2(VF) 이하일 때, 가산기로서 동작하지만, 그 이상으로 되면 클램프 회로로써 동작한다. 즉, 상기 2VF이하의 구간에서는 동작이 1/2이기 때문에, Vc = 1/2(V1+V2)의 가산기로서 동작한다.
따라서, 제7도의 단자(39 및 40)의 직류 전압은 기준 전원(32)의 전압(VBC)에 따라 임의로 정할 수 있다.
여기서, 본 발명은 부하(28)을 반파 신호로 구동하는 것을 특징으로 한다. 그 때문에, 상기 기준 전원(32)의 값은 제11(a) 및 (b)도에 도시한 바와 같이 어스레벨에 근사한 낮은 값으로 설정된다.
이 상태에서, 입력 단자(19)에 교류 신호가 입력되며, 제1 및 제2 트랜지스터(35 및 36)이 함께 온된 것으로 한다. 그러면, 단자(39)로부터 단자(40)으로 전류가 흘러, 단자(39)의 전압은 직류 전압(VBC)로부터 상승하고, 단자(40)의 전압은 직류 전압(VBC)로부터 저하한다. 그러나, 단자(40)의 전압은 비선형 가산회로(29)의 클램프 동작에 따라 전압(VBC-VF) 이하로는 저하하지 않는다. 또 단자(39)의 전압은 신호 레벨에 따라 상승한다. 그 모양을 제11(a) 및 (b)도의 기간(t1)으로 도시한다. 제11(a)도는 단자(39)의 전압 레벨을 나타내고, 기간(t1)에서는 신호의 반 사이클분이 발생한다. 또, 제11(b)도는 단자(40)의 전압 레벨을 나타내며, 기간(t)에서는, 본래 부의 반 사이클이 발생하는 기간, 클램프되어 전압(VBC)로부터 전압(VF) 정도 저하한 레벨로 된다.
제11(a)도 및 (b)도의 기간(t1)으로부터 명확한 바와 같이, 부하는 B급 동작을 행하는 제1 및 제2 트랜지스터(35 및 36)에 의해 구동된다.
이어서, 제11도의 기간(t2)로 되었다고 하면, 이번에는 제3 및 제4 트랜지스터(37 및 38)이 모두 온 하여, 단자(40)으로부터 단자(39)로 전류가 흐른다. 이 경우의 동작도, 전술한 바와 동일하고, 제11(a)도에는 클램프된 전압이 제11(b)도에는 신호가 발생한다.
따라서, 부하(28)은 정현파 신호가 아니라, 양단으로부터 반파 신호로 구동된다. 부하(28)에 발생하는 출력 신호는 단자(39)와 단자(40)과의 양단간에 발생하는 교류분이므로, 전압(V1)으로부터 전압(V2)를 뺀 제11(C)도와의 교류 신호가 출력으로 된다.
제9도의 회로에 대하여 보다 상세하게 설명한다.
지금, 제14(a) 및 (b)도에 도시하는 바와 같이 상호 역극성의 정현파가 제7도의 단자(39 및 40)에 발생하고 있었다고 한다. 제14도에 실선으로 도시하는 교류분은 제9도의 저항 (46 및 47)의 동작에 의해 캔슬되고, 제14도에 일점쇄선으로 도시하는 직류분이 가산되어 제14(c)도와 같이 되어, 제14(c)도의 전압이 직류 전압(VBC)와 동일하게 된다. 이때, 제9도의 다이오드(48 및 49)는 동작하지 않는다.
다음에 제9도의 다이오드(48 및 49)가 존재하지 않는다고 하고, 그 상태에서 제11(a) 및 (b)도에 도시하는 바와 같이 직류 레벨이 편위하고 있는 신호가 제7도의 단자(39 및 40)에 발생했다고 하자. 그러면, 다이오드(48 및 49)가 존재하지 않는다고 하면, 제11(e)도의 전압(Vy)와 같이 전압이 제9도의 제2의 차동 증폭기(31)에 가산된다.
한편, 제2의 차동 증폭기(31)은 상기 전압(Vy)이 상기 직류 전압(VBC)와 동일하게 되도록 제어하기 때문에, 제1의 차동 증폭기(17)의 출력 직류 전압이 안정하게 정해지지 않게 되어 버린다.
그래서, 본 발명에서는 제9도의 다이오드(48 및 49)를 설치해, 상기 다이오드(48 및 49)의 클리프 작용을 이용하여 직류 전압을 정하고 있다.
또한, 제9도의 실시예에서의 다이오드(48 및 49)는 그 캐소드와 애노드를 역방향으로 해도 좋다. 단, 그 경우는, 제11(a) 및 (b)도에 도시하는 무신호 레벨(VBC)이 전원 전압(+VCC) 레벨에 근사한 경우로 된다.
또, 제9도의 다이오드(48 및 49)의 동작은 제7도의 제1 및 제2의 차동 증폭기(17 및 31)에 대하여 유효하며, 그 경우의 전원은 스위칭 전원일 필요는 없다.
여기서, 제7도의 회로에서 전력 소비를 감소시키기 위해서는, 입력 신호에 따라 전압(VCE)이 크게 변화하는 트랜지스터의 콜렉터·에미터로에 입력 신호에 대해 상사(相似)의 전원 전압을 가하면 좋다. 그래서, 본 발명에서는 부하(28)의 양단에 발생하는 전압(V1및 V2)를 가산 회로(30)에서 검출 및 가산하고, 가산된 신호(V1+ V2)로 스위칭 전원(33)의 트랜지스터 스위치(50)을 온/오프시킨다. 그러면, 스위칭 전원(33)의 출력단에는 제11(d)도의 전압(VX)가 발생한다. 즉, 제7도의 가산 회로(30)의 출력에는 제11도(d)의 VX와 상사의 전력이 발생하고, 이 전압이 레벨 시프트용 다이오드(51)을 통해 트랜지스터(52)를 드라이브한다. 그러면, 트랜지스터(52)가 트랜지스터(50)를 구동하고, 전지(VB)로부터의 전압이 코일(L)과 콘덴서(C)로 구성되는 로우 패스 필터(LPF)로 평활된다. 즉, 트랜지스터(50)의 도통도에 따라 콘덴서(C)의 출력 전압(Vx)이 변화한다. 제11(d)도의 전압 (Vx)는 부하(28)의 양단에 발생하는 전압에 기초하여 작성되고 있으므로, 확실하게 출력 신호 레벨에 응답한 값의 전원 전압값을 발생시킬 수 있어서, 안정하게 소비 전력의 삭감으로 이어진다. 또한, 제너 다이오드(51)은 레벨 시프트용이다. 제11(d)도로부터 명확한 바와 같이, 신호 전압(V1)과 상사 전압(Vx)이 제1 트랜지스터(35)의 콜렉터에 인가되어, 제1 트랜지스터(35)의 콜렉터 손실이 불과(Vx -V1)인 것이 명확하다.
제11(e)도는, 제11(b)도의 신호에 대한 전원 전압의 변화를 나타내고 있으며, 전원 전압(Vx)의 변화가 전부 유효하게 이용되고 있는 것은 분명하다.
따라서, 제1도의 회로에 의하면 단일 전원으로 소비 전력이 적은 전력 증폭 장치를 얻을 수 있다.
일반적으로, 스위칭 전원의 시간 응답성에는 한계가 있어, 급격히 변화하는 신호(온/오프 신호)에 추종할 수 없는 경우가 있는데, 그와 같은 경우에는 제1 및 제3 트랜지스터(35 및 37)이 포화해 버릴 우려가 있다. 그래서, 본 발명에서는 트랜지스터(52)를 설치하여, 제1 및 제3 트랜지스터(35 및 37)의 콜렉터 전압이 저하하는 것을 방지하고 있다.
제12도는 가산회로(30)의 구체적인 회로예를 도시한 것으로서, 입력 단자(53 및 54)에 인가된 신호 중, 정극성의 신호가 출력 단자(55)에 가산하여 얻어졌다.
그런데, 제7도의 부하(28)을 드라이브 하는 방법으로서는 제1도와 같이 BTL 드라이브 이외에 제13도와 같은 방법도 좋다. 제13도에서, 입력 단자(56)에 정극성의 반파 신호가 인가되었다고 하면, 제1 스위치(57)를 오프, 제2 스위치(58)을 온시킨다. 그러면, 제1 트랜지스터(59)의 에미터로부터 제2 스위치(58)로 전류가 흐른다. 이와 반대로, 입력 단자(60)에 정극성의 반파 신호가 인가되면, 제1 스위치(57)을 온, 제2 스위치(58)을 오프시켜, 제2 트랜지스터(61)에서 부하(62)로 역방향의 전류가 흐른다. 이와같이 하여, 부하(62)를 반파의 신호로 드라이브해도 좋다.
이상 상술한 바와 같이, 본 실시예에 의하면 한 개의 스위칭 전원을 이용하는 것만으로, 콜렉터 손실이 작고, 전력 소비가 고효율이고 또 안정된 전력 증폭 장치를 얻을 수 있다.
특히 실시예에 의하면, 단일의 차동 증폭기에 기초하여 부하를 구동하고 있으므로, 반파로 구동해도 출력 신호에 크로스오버 왜곡이 없는 출력 신호를 얻을 수 있다. 또한, 차동 증폭기의 출력 직류 레벨을 그 레벨에 구애받지 않고 안정되게 원하는 값으로 설정할 수 있다.

Claims (8)

  1. 출력단에서의 직류 레벨이 자동 조정되는 차동 증폭 회로에 있어서, 2개의 입력 단자와, 2개의 출력 단자와, 상기 2개의 출력 단자의 직류 레벨을 결정하는 공통 입력 단자를 구비하며, 2개의 입력 단자 사이의 차로서 입력되는 교류의 신호를 증폭하여, 상기 2개의 출력 단자에 상호 반대의 극성의 출력 신호로서 출력하는 제1 차동 증폭기와; 상기 2개 입력 단자의 한쪽과 상기 2개 출력 단자의 한쪽과의 사이 및 상기 입력 단자의 다른쪽과 상기 출력 단자의 다른쪽과의 사이에 상호 동일한 크기의 부궤환을 행하는 부궤환 회로와; 상기 2개의 출력 단자에 발생하는 2개의 출력 신호를 실질적으로 가산하고, 이 가산 결과의 변동을 소정값 이하로 클램프하는 비선형 가산 회로와; 상기 비선형 가산 회로의 출력 신호와 기준 전원의 기준 전압과의 차에 따른 비교 출력 신호를 상기 제1 차동 증폭기의 상기 공통 입력 단자에 인가하는 제2 차동 증폭기를 구비하는 것을 특징으로 하는 차동 증폭 회로.
  2. 제1항에 있어서, 상기 제1 차동 증폭기는 하나의 정전류원으로부터의 전류를 분할하여 흐르는 한 쌍의 트랜지스터이고, 상기 2개의 입력 단자로부터의 신호에 따라 전류량이 변화하는 한쌍의 트랜지스터를 갖고, 상기 공통 입력 단자로부터의 입력 신호에 따라 상기 정전류원으로부터의 2개의 트랜지스터에 공급하는 전류량의 합을 변경하는 것을 특징으로 하는 차동 증폭 회로.
  3. 제1항에 있어서, 상기 비선형 가산 회로는 직렬 접속된 한쌍의 저항과, 상호 역방향으로 직렬 접속된 한쌍의 다이오드를 구비하며, 이 한 쌍의 저항 및 다이오드의 양단이 상기 2개의 출력단에 각각 접속되고, 상기 한쌍의 저항 및 다이오드의 접속 중점이 상기 제2 차동 증폭기에 접속되어 있는 것을 특징으로 하는 차동 증폭 회로.
  4. 제1항에 있어서, 상기 제1 차동 증폭기의 2개의 출력은 한쌍의 푸시풀 출력단에 입력되고, 이 한 쌍의 푸시풀 증폭단의 출력에 의해 부하를 BTL 구동하는 것을 특징으로 하는 차동 증폭 회로.
  5. 제4항에 있어서, 상기 한 쌍의 푸시풀 출력단은 각각 전원과 어스 간에 직렬 접속된 상호 역극성의 한 쌍의 트랜지스터를 갖고, 한쪽의 푸시풀 출력단의 한쌍의 트랜지스터의 접속점과 다른쪽의 푸시풀 출력단의 한쌍의 트랜지스터의 접속점과의 사이에 부하를 접속하고 있는 것을 특징으로 하는 차동 증폭 회로.
  6. 제5항에 있어서, 상기 한 쌍의 푸시풀 출력단의 전원을 상기 부하에 공급되는 신호에 따라 변화하는 스위칭 전원을 더 포함하는 것을 특징으로 하는 차동 증폭 회로.
  7. 제6항에 있어서, 상기 비선형 가산회로는 상기 부하의 양단 신호를 가산하는 것을 특징으로 하는 차동 증폭 회로.
  8. 제7항에 있어서, 상기 차동 증폭기의 상기 2개의 출력 단자와, 상기 한쌍의 푸시풀 출력단의 사이에는 푸시풀 출력단으로의 입력 신호의 직류 레벨을 조정하기 위한 바이어스 회로가 각각 설치되어 있는 것을 특징으로 하는 차동 증폭 회로.
KR1019940006208A 1993-03-29 1994-03-28 출력단에서의 직류 레벨이 자동 조정되는 차동 증폭 회로 및 btl 드라이버 회로를 반파로 드라이브 하는 전력 증폭 장치 KR0142149B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP93-69916 1993-03-29
JP6991693 1993-03-29
JP93-167864 1993-07-07
JP16786493A JP3459442B2 (ja) 1993-03-29 1993-07-07 差動増幅回路及びそれを用いた電力増幅装置

Publications (2)

Publication Number Publication Date
KR940023011A KR940023011A (ko) 1994-10-22
KR0142149B1 true KR0142149B1 (ko) 1998-07-15

Family

ID=26411087

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940006208A KR0142149B1 (ko) 1993-03-29 1994-03-28 출력단에서의 직류 레벨이 자동 조정되는 차동 증폭 회로 및 btl 드라이버 회로를 반파로 드라이브 하는 전력 증폭 장치

Country Status (5)

Country Link
US (1) US5424683A (ko)
EP (1) EP0618673B1 (ko)
JP (1) JP3459442B2 (ko)
KR (1) KR0142149B1 (ko)
DE (1) DE69419957T2 (ko)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19514450A1 (de) * 1995-04-25 1996-10-31 Thomson Brandt Gmbh Leistungsverstärker für ein niederfrequentes Signal
WO1997008823A2 (en) * 1995-08-29 1997-03-06 Philips Electronics N.V. Circuit arrangement provided with a voltage - current converter
DE19534873A1 (de) * 1995-09-20 1997-03-27 Philips Patentverwaltung Schaltungsanordnung mit einem Differenzverstärker
US5798668A (en) * 1995-11-28 1998-08-25 Thomson Consumer Electronics, Inc. Low-power transconductance driver amplifier
US5757167A (en) * 1996-07-12 1998-05-26 Cardiac Pacemakers, Inc. Voltage regulator
JP3986105B2 (ja) * 1996-10-31 2007-10-03 三洋電機株式会社 電力増幅装置
JPH10150334A (ja) * 1996-11-19 1998-06-02 Sanyo Electric Co Ltd 電力増幅装置
US5973547A (en) * 1997-06-27 1999-10-26 Sun Microsystems, Inc Self-biasing, offset-nulling power supply monitor circuit
JPH1127068A (ja) * 1997-06-30 1999-01-29 Nec Ic Microcomput Syst Ltd 利得制御増幅器及びその制御方法
US6167309A (en) * 1997-09-15 2000-12-26 Cardiac Pacemakers, Inc. Method for monitoring end of life for battery
US6631293B2 (en) 1997-09-15 2003-10-07 Cardiac Pacemakers, Inc. Method for monitoring end of life for battery
JPH11136039A (ja) * 1997-10-31 1999-05-21 Sanyo Electric Co Ltd 電力増幅装置
US6005438A (en) * 1997-12-10 1999-12-21 National Semiconductor Corporation Output high voltage clamped circuit for low voltage differential swing applications in the case of overload
DE19919140B4 (de) 1998-04-29 2011-03-31 National Semiconductor Corp.(N.D.Ges.D.Staates Delaware), Santa Clara Niederspannungs-Differenzsignaltreiber mit Vorverstärkerschaltung
US6023193A (en) * 1998-05-01 2000-02-08 Qsc Audio Products, Inc. High power bridge amplifier
WO2000011779A1 (en) * 1998-08-19 2000-03-02 Ryszard Parosa Circuit for precise sensing and regulation of quiescent dc current in transistor power amplifiers
JP3765684B2 (ja) * 1999-03-31 2006-04-12 株式会社リコー 相互コンダクタンス増幅器及びこれを用いた自動利得制御装置
JP3664224B2 (ja) * 1999-12-07 2005-06-22 ローム株式会社 パワードライブ回路
US6304138B1 (en) 2000-03-17 2001-10-16 National Semiconductor Corporation Audio-frequency power amplifier that utilizes a bridged amplified configuration
US6437648B1 (en) 2000-09-01 2002-08-20 William Van Beylen Audio amplifier with transformerless power supply
US6584355B2 (en) * 2001-04-10 2003-06-24 Cardiac Pacemakers, Inc. System and method for measuring battery current
JP4604396B2 (ja) * 2001-05-30 2011-01-05 パナソニック株式会社 音声出力制御回路
US7276954B2 (en) * 2002-06-26 2007-10-02 Kabushiki Kaisha Toyota Jidoshokki Driver for switching device
EP1658671A1 (en) 2003-06-16 2006-05-24 Paragon Communications Ltd. Method and apparatus for dynamically regulating the supply voltage of a power amplifier
US6940255B2 (en) * 2003-10-23 2005-09-06 Cardiac Pacemakers, Inc. Battery charge indicator such as for an implantable medical device
US7342420B2 (en) * 2004-09-24 2008-03-11 Integrated Device Technology, Inc. Low power output driver
US7262663B2 (en) * 2005-10-26 2007-08-28 Agilent Technologies, Inc. Ultra high linearity amplifier
US8958575B2 (en) * 2007-06-29 2015-02-17 Qualcomm Incorporated Amplifier with configurable DC-coupled or AC-coupled output
US7737784B2 (en) * 2008-10-09 2010-06-15 Maxim Integrated Products, Inc. Self configuring output stages of precision amplifiers
US7944302B2 (en) * 2009-08-24 2011-05-17 Fender Musical Instruments Corporation Method and apparatus for biasing an amplifier
WO2015190030A1 (ja) * 2014-06-12 2015-12-17 富士電機株式会社 演算増幅器及びこれを使用したチャージアンプ
US10476447B2 (en) 2016-12-08 2019-11-12 Mediatek Inc. Source follower
CN106602891B (zh) * 2017-01-24 2023-05-23 维尔纳集电电子科技(福建)有限公司 一种高频三相四线数字电源
TWI638515B (zh) * 2017-03-10 2018-10-11 新唐科技股份有限公司 放大器
CN109245730B (zh) * 2018-08-21 2022-08-02 中国科学院微电子研究所 开关功率放大器和数字发射机

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4107619A (en) * 1977-12-20 1978-08-15 Threshold Corporation Constant voltage - constant current high fidelity amplifier
JPS6012807B2 (ja) * 1978-08-28 1985-04-03 株式会社東芝 Ｂｔｌ方式増幅装置
JPS58123615U (ja) * 1982-02-17 1983-08-23 山水電気株式会社 Ｂｔｌ増幅器
JPS5970307A (ja) * 1982-10-15 1984-04-20 Matsushita Electric Ind Co Ltd 増幅器
US5162752A (en) * 1990-09-25 1992-11-10 Josef Lakatos Working point adjusting circuit for a single power amplifier having multiple output channels
JP3409053B2 (ja) * 1991-05-29 2003-05-19 Ｎｅｃエレクトロニクス株式会社 複合差動増幅器

Also Published As

Publication number Publication date
US5424683A (en) 1995-06-13
EP0618673A3 (en) 1995-12-06
DE69419957D1 (de) 1999-09-16
EP0618673A2 (en) 1994-10-05
EP0618673B1 (en) 1999-08-11
KR940023011A (ko) 1994-10-22
JPH06338738A (ja) 1994-12-06
JP3459442B2 (ja) 2003-10-20
DE69419957T2 (de) 2000-03-09

Similar Documents

Publication Publication Date Title
KR0142149B1 (ko) 출력단에서의 직류 레벨이 자동 조정되는 차동 증폭 회로 및 btl 드라이버 회로를 반파로 드라이브 하는 전력 증폭 장치
KR100194311B1 (ko) 고이득 증폭 회로
US6166596A (en) High efficiency power amplifying apparatus with phase compensation circuit
EP0054943B2 (en) Power amplifier for supplying electric power to a load by switching of power supply voltage
KR900013705A (ko) 회로 입력 신호의 차동 증폭용 전자회로
KR860000115B1 (ko) 출력 증폭 회로
JPH0447488B2 (ko)
US4068187A (en) Audio-frequency power amplifiers
JP2000516789A (ja) 差動増幅器、集積回路、及び電話機
KR100499850B1 (ko) 전력증폭장치
KR100528107B1 (ko) 전력증폭장치
US7123730B2 (en) Audio power amplifying apparatus and method
US4520322A (en) Power amplifier having improved power supply circuit
US4668921A (en) Power supply circuit
EP0496449A1 (en) Switching bridge amplifier
US4647866A (en) Audio amplifier output stage
US4366448A (en) Power-amplifying circuit
JPH03154508A (ja) 増幅器回路
JP3439030B2 (ja) 増幅回路
JPH06260858A (ja) 電力増幅装置
JPH046130B2 (ko)
JPH0374044B2 (ko)
JPH09294033A (ja) 電力増幅装置
JPH0846448A (ja) 電力増幅装置
JPS61181277A (ja) クランプ回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080310

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee