JP3765684B2 - 相互コンダクタンス増幅器及びこれを用いた自動利得制御装置 - Google Patents
相互コンダクタンス増幅器及びこれを用いた自動利得制御装置 Download PDFInfo
- Publication number
- JP3765684B2 JP3765684B2 JP09365299A JP9365299A JP3765684B2 JP 3765684 B2 JP3765684 B2 JP 3765684B2 JP 09365299 A JP09365299 A JP 09365299A JP 9365299 A JP9365299 A JP 9365299A JP 3765684 B2 JP3765684 B2 JP 3765684B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- output
- transistor
- output terminal
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
- H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45197—Pl types
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、差動入力電圧の極性が異なる時、相互コンダクタンスを変えることができる相互コンダクタンス増幅器、及びこれを用いた自動利得制御装置に関するものである。
【０００２】
【従来の技術】
相互コンダクタンス増幅器は、ある差動入力電圧に対して、異なる出力電流を得ることができるものであり、これに使用される回路（以下、「相互コンダクタンス増幅回路」という。）の構成を図６に示す。以下、図６に基づいて、相互コンダクタンス増幅回路を簡単に説明する。
【０００３】
この相互コンダクタンス増幅回路は、複数のｐチャネルＭＯＳトランジスタＴｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ７、Ｔｒ８、及び複数のｎチャネルＭＯＳトランジスタＴｒ４、Ｔｒ５、Ｔｒ６、Ｔｒ９を、図６に示すように回路接続したものである。ここで、トランジスタＴｒ４とＴｒ６、トランジスタＴｒ７とＴｒ８、トランジスタＴｒ５とＴｒ９のそれぞれは、回路接続により、カレントミラー回路を構成している。なお、カレントミラー回路を構成するトランジスタ同士は、その特性が同じである。
【０００４】
この相互コンダクタンス増幅回路では、接続点１から接続点２方向に電流Ｉ１が流れ、また接続点１から接続点３方向にも電流Ｉ１が流れる。そして、差動段を構成するトランジスタＴｒ１のゲートに接続される反転入力端子ａ、及び差動段を構成するトランジスタＴｒ２のゲートに接続される非反転入力端子ｂ、のそれぞれから、トランジスタＴｒ１及びトランジスタＴｒ２のそれぞれのゲートに電圧が印加されており、接続点２からトランジスタＴｒ１のソース方向、及び接続点３点からトランジスタＴｒ２のソース方向のいずれの方向にも、電流Ｉ２が流れる。従って、接続点２から接続点４方向、及び接続点３から接続点５方向のいずれの方向にも、電流Ｉ１−Ｉ２が流れる。ところで、トランジスタＴｒ２に印加されている電圧は、トランジスタＴｒ１に印加されている電圧に対してＶ（以下、「差動入力電圧Ｖ」という。）だけ高いため、接続点５から接続点４方向に、トランジスタＴｒ３のゲートソース間の電圧差に応じた電流ｉが流れる。従って、接続点４からトランジスタＴｒ４のドレイン方向に、電流Ｉ１−Ｉ２＋ｉが流れ、接続点５からトランジスタＴｒ５のドレイン方向に、電流Ｉ１−Ｉ２−ｉが流れる。
【０００５】
そして、上記したように、トランジスタＴｒ４とトランジスタＴｒ６とが、カレントミラー回路を構成していることにより、トランジスタＴｒ７のドレインからトランジスタＴｒ６のドレイン方向に、接続点４からトランジスタＴｒ４のドレイン方向に流れるものと等しい電流Ｉ１−Ｉ２＋ｉが流れる。さらに、上記したように、トランジスタＴｒ７とトランジスタＴｒ８とが、カレントミラー回路を構成していることにより、トランジスタＴｒ８のドレインから接続点６方向に、トランジスタＴｒ７のドレインからトランジスタＴｒ６のドレイン方向に流れるものと等しい電流Ｉ１−Ｉ２＋ｉが流れる。一方、上記したように、トランジスタＴｒ５とトランジスタＴｒ９とが、カレントミラー回路を構成していることにより、接続点６からトランジスタＴｒ９のドレイン方向には、接続点５からトランジスタＴｒ５のドレイン方向に流れるものと等しい電流Ｉ１−Ｉ２−ｉが流れる。これにより、トランジスタＴｒ８のドレインから接続点６方向に流れる電流Ｉ１−Ｉ２＋ｉと、接続点６からトランジスタＴｒ９のドレイン方向に流れる電流Ｉ１−Ｉ２−ｉと、の差の電流２ｉが、接続点６から矢印の方向に出力される。なお、以降、矢印の方向に電流が流れるときを、出力電流の向きが正であるとし、矢印と逆向きに電流が流れるときを、出力電流の向きが負であるとする。
【０００６】
そして、この相互コンダクタンス増幅回路においては、トランジスタＴｒ３のゲートソース間の電圧差を変えることにより、相互コンダクタンスを変えることができるようになっている。即ち、トランジスタＴｒ３のゲートソース間の電圧差を変えることにより、接続点５から接続点４方向に流れる電流ｉが変わる。このため、差動入力電圧Ｖの値は同じでも、接続点６から出力される電流２ｉの値を変えることができ、この回路の相互コンダクタンスを変えることができる。
【０００７】
また、特表平９−５０４９３８号公報記載の相互コンダクタンス増幅回路によれば、出力段に複数のトランジスタを並列に接続し、カレントミラー回路を構成するトランジスタを選択することにより、上述した図６のトランジスタＴｒ３のゲートソース間の電圧差を変えなくとも、出力電流を変え、相互コンダクタンスを変えることができる。
【０００８】
【発明が解決しようとする課題】
ところで、相互コンダクタンス増幅回路は、図８に示すような相互コンダクタンス増幅器の出力に積分器を付加したもの（以下、「Ｇｍ−Ｃ積分器」という。）や、Ｇｍ−Ｃ積分器を利用して出力電流の利得を制御する自動利得制御装置（自動利得制御回路を備えた装置）に利用されており、その使用に際して、差動入力電圧Ｖの極性が変化する時は、出力電流を変えたい場合がある。これは、自動利得制御装置によって利得が制御される機器によっては、整定時間が速ければ速いほど良いというものではなく、差動入力電圧の極性が異なると、整定時間を変える方が良い場合があり、この整定時間は、出力電流の値に起因することによるものである。そして、出力電流を、差動入力電圧の極性が変化した時に変えるためには、相互コンダクタンス増幅器における相互コンダクタンスを極性の変化時に変える必要がある。
【０００９】
しかし、上記の従来技術では、相互コンダクタンスを変えることはできるが、図７に示すように、直線の傾きに相当する相互コンダクタンスは、差動入力電圧Ｖの極性が変化した時に変わらないため、出力電流を極性変化時に変えることができず、このため、整定時間を変えたいという要求に応えることができないという問題がある。
【００１０】
そこで、本発明は、このような従来技術に存在する問題点に着目してなされたものであり、その目的は、差動入力電圧Ｖの極性が変化した時に、その相互コンダクタンスを変えることができる相互コンダクタンス増幅器を提供することにより、出力電流を変えて整定時間を変えたいという要求に応えることを可能にすることにある。また、本発明は、この相互コンダクタンス増幅器を利用する自動利得制御装置を提供することも目的とする。
【００１１】
【課題を解決するための手段】
上記した目的を達成するために、請求項１に記載の発明に係る相互コンダクタンス増幅器は、非反転入力端子及び反転入力端子と、出力端子と、前記非反転入力端子及び反転入力端子を差動段の各別の入力端子に結合し、前記差動段に入力される電圧差に基づきカレントミラーを経て電流を前記出力端子へ出力する第１出力段と、当該第１出力段のカレントミラーのトランジスタとカレントミラー結合し、前記出力端子へ流す電流を制御する制御用トランジスタを、電流を一方向に流す整流素子とスイッチ手段を介して前記出力端子に結合し、前記スイッチ手段により前記制御用トランジスタに流れる電流を制御して前記出力端子へ出力する第２出力段と、を備え、相互コンダクタンスを可変にしたことを特徴とする。
【００１２】
従って、非反転入力端子及び反転入力端子を介して、差動段の各別の入力端子に電圧が印加される。そして、第１出力段において、この差動段に入力される電圧差に応じた電流が、カレントミラーを介して出力端子へ出力される。また、第２出力段には、第１出力段のカレントミラーのトランジスタとカレントミラー結合する制御用トランジスタが設けられており、整流素子の作用、並びに、スイッチ手段により、制御用トランジスタを流れる電流を前記出力端子へ出力するか否か制御されることにより、この第２出力段から出力端子へ出力する電流を変えることができる。そして、第１出力段及び第２出力段双方から得られる電流が、出力端子から出力される。即ち、第２出力段から得られる電流を変えることができるため、出力端子から出力する電流も変えることができる。これにより、差動入力電圧の極性が異なる時、異なる相互コンダクタンスが得られ、出力電流を変えることができるため、差動入力電圧の極性が変化する時に整定時間を変えたいという要求に応えることができる。
【００１３】
請求項２に記載の発明に係る相互コンダクタンス増幅器は、非反転入力端子及び反転入力端子と、出力端子と、前記非反転入力端子及び反転入力端子を差動段の各別の入力端子に結合し、前記差動段に入力される電圧差に基づきカレントミラーを経て電流を前記出力端子へ出力する第１出力段と、当該第１出力段のカレントミラーのトランジスタとカレントミラー結合し、前記出力端子へ流す電流を制御する制御用トランジスタを、電流を一方向に流す整流素子とスイッチ手段を介して前記出力端子に結合した出力段を複数有し、当該各出力段の前記スイッチ手段により前記制御用トランジスタに流れる電流を制御して前記出力端子へ出力する第２出力段と、を備え、相互コンダクタンスを可変にしたことを特徴とする。
【００１４】
従って、第２出力段は、第１出力段のカレントミラーのトランジスタとカレントミラー結合する制御用トランジスタと電流を一方向に流す整流素子と前記制御用トランジスタを流れる電流を前記出力端子へ出力するか否か制御するスイッチ手段とから構成される出力段を、複数有している。そして、それぞれの出力段に設けられた整流素子、並びにスイッチ手段により、第２出力段から出力端子へ出力する電流を変えることができる。これにより、入力される電圧の極性が異なる時、異なる相互コンダクタンスが得られ、出力電流を変えることができるため、差動入力電圧の極性が変化する時に整定時間を変えたいという要求に応えることができる。また、特に、様々な値の相互コンダクタンスを得ることができるため、差動入力電圧の極性が変化する時に、様々な整定時間を得たいという要求に応えることができる。
【００１５】
請求項３に記載の発明に係る相互コンダクタンス増幅器は、非反転入力端子及び反転入力端子と、出力端子と、前記非反転入力端子及び反転入力端子を差動段の各別の入力端子に結合し、前記差動段に入力される電圧差に基づきカレントミラーを経て電流を前記出力端子へ出力する第１出力段と、当該第１出力段のカレントミラーのトランジスタとカレントミラー結合し、前記出力端子へ流す電流を制御する制御用トランジスタ群を、第１スイッチ手段と電流を一方向に流す整流素子と第２スイッチ手段とを介して前記出力端子に結合し、前記第１スイッチ手段により電流を流す制御用トランジスタを前記制御用トランジスタ群から選択し、当該選択された制御用トランジスタを流れる電流を前記第２スイッチ手段により制御して前記出力端子へ出力する第２出力段と、を備え、相互コンダクタンスを可変にしたことを特徴とする。
【００１６】
従って、第２出力段は、第１出力段のカレントミラーのトランジスタとカレントミラー結合する制御用トランジスタ群が、第１出力段に対して並列に接続される。そして、第１スイッチ手段により、その制御用トランジスタ群から、電流を流す制御用トランジスタが選択され、また、第２スイッチ手段により、その選択された制御用トランジスタを流れる電流を前記出力端子へ出力するか否か制御される。そして、これらのスイッチ手段と、整流素子との作用により、第２出力段から出力する電流を可変にすることができる。これにより、差動入力電圧の極性が異なる時、異なる相互コンダクタンスが得られ、出力電流を変えることができるため、差動入力電圧の極性が変化する時に整定時間を変えたいという要求に応えることができる。また、特に、様々な値の相互コンダクタンスを得ることができるため、差動入力電圧の極性が変化する時に、様々な整定時間を得たいという要求に応えることができる。
【００１７】
請求項４に記載の発明に係る自動利得制御装置は、相互コンダクタンス増幅器を用いて出力電流の利得を制御する自動利得制御装置において、前記請求項１乃至３のいずれかに記載の相互コンダクタンス増幅器を備えることを特徴とする。従って、自動利得制御装置は、この装置によって利得が制御される機器の整定時間、即ち、アタックタイム及びディケイタイムを個別に変えることができる。
【００１８】
【発明の実施の形態】
（第１実施の形態）
以下、本発明の第１実施の形態を、図１及び図２に基づいて説明する。なお、図１において、点線で囲んだ回路構成については、上記図６に示した回路構成と異なる点はなく、この部分の回路構成の同一部分には同一符号を付し、その説明は省略し、一点鎖線で囲んだ回路構成について以下説明する。ここで、点線で囲んだ回路構成の中から、トランジスタＴｒ１のゲートに接続される反転入力端子ａ、及びトランジスタＴｒ２のゲートに接続される非反転入力端子ｂを除いた回路が第１出力段であり、一点鎖線で囲んだ回路が第２出力段である。
【００１９】
トランジスタＴｒ１０及びＴｒ１２は、ｐチャネルＭＯＳトランジスタであり、トランジスタＴｒ１１及びＴｒ１３は、ｎチャネルＭＯＳトランジスタである。制御用トランジスタとしてのトランジスタＴｒ１０は、トランジスタＴｒ７及びＴｒ８とカレントミラー回路を構成しており、トランジスタＴｒ１０の特性は、トランジスタＴｒ７及びＴｒ８の特性と同じである。また、制御用トランジスタとしてのトランジスタＴｒ１１は、トランジスタＴｒ５及びＴｒ９とカレントミラー回路を構成しており、トランジスタＴｒ１１の特性は、トランジスタＴｒ５及びＴｒ９の特性と同じである。なお、制御用トランジスタとは、このトランジスタに流れる電流をスイッチにより制御することにより、相互コンダクタンスを可変にすることができるものである。
【００２０】
また、トランジスタＴｒ１２及びＴ１３は、次のように、整流作用を行うための素子である。具体的には、トランジスタＴｒ１２について、トランジスタＴｒ１２のゲートとドレインとが短絡されており、出力電流が正の向きに流れるときは、ソース電圧にたいしてゲート及びドレインの電圧が低くなり、電流はトランジスタＴｒ１２を流れることが可能であるが、出力電流が負の向きに流れるときは、ソース電圧に対してゲート及びドレインの電圧が高くなり、電流はトランジスタＴｒ１２を流れない。そして、トランジスタＴｒ１２のゲートとドレインとの短絡点にスイッチＳＷ１が接続され、スイッチＳＷ１がオンされているときは、その回路に電流が流れることが可能になり、スイッチＳＷ１がオフされているときは、その回路に電流は流れない。即ち、スイッチＳＷ１がオンされ、かつ、出力電流が正の向きに流れるときは、接続点７から出力端子ｃへ電流が流れるが、それ以外のときは、接続点７から出力端子ｃへ電流は流れない。そして、スイッチＳＷ１のオン・オフに係わらず、出力電流が正の向きに流れるときは、トランジスタＴｒ８及びＴｒ９により、接続点６から出力端子ｃへ電流２ｉが流れており、出力電流が、接続点７から出力端子ｃへ流れる時は、この電流と接続点６から出力端子ｃへ流れる電流とが、出力端子ｃで加算されて出力される。
【００２１】
一方、トランジスタＴｒ１３について、トランジスタＴｒ１３のゲートとドレインとが短絡されており、出力電流が正の向きに流れるときは、ソース電圧にたいしてゲート及びドレインの電圧が低くなり、電流はトランジスタＴｒ１３を流れないが、出力電流が負の向きに流れるときは、ソース電圧に対してゲート及びドレインの電圧が高くなり、電流はトランジスタＴｒ１３を流れることが可能である。そして、トランジスタＴｒ１３のゲートとドレインとの短絡点にスイッチＳＷ２が接続され、スイッチＳＷ２がオンされているときは、その回路に電流が流れることが可能になり、スイッチＳＷ２がオフされているときは、その回路に電流は流れない。即ち、スイッチＳＷ２がオンされ、かつ、出力電流が負の向きに流れるときは、出力端子ｃから接続点９へ負の向きに電流が流れるが、それ以外のときは、出力端子ｃから接続点９へ電流は流れない。そして、スイッチＳＷ２のオン・オフに係わらず、出力電流が負の向きに流れるときは、トランジスタＴｒ８及びＴｒ９により、出力端子ｃから接続点６へ電流２ｉが流れており、出力電流が出力端子ｃから接続点９へ流れる時は、出力端子ｃから相互コンダクタンス増幅回路へ流れ込んだ電流は、接続点６及び接続点９へ流れる。
【００２２】
本実施形態の相互コンダクタンス増幅回路は、このように構成されているので、以下のそれぞれの条件に応じて、図２に示す出力電流を得ることができる。
【００２３】
まず、スイッチＳＷ１及びＳＷ２のいずれもが、オフであるときについて説明する。この時、トランジスタＴｒ１２及びＴｒ１３のいずれにも電流は流れず、トランジスタＴｒ１０及びＴｒ１１により、接続点７から出力端子ｃへ電流が流れることはなく、また、出力端子ｃから接続点９へ電流が流れることもない。従って、出力電流が正の向きに流れるときは、接続点６から出力端子ｃへ流れる電流２ｉが出力端子ｃから出力されることになり、出力電流が負の向きに流れるときは、出力端子ｃから接続点６へ流れる電流２ｉが出力端子ｃから相互コンダクタンス増幅回路へ流れ込むことになる。そして、この出力電流と、差動入力電圧Ｖと、の関係を図示すると、図２に示す実線Ａのようになる。この実線Ａは、差動入力電圧Ｖの極性が変化しても、その傾きは変わっておらず、この相互コンダクタンスは一定である。
【００２４】
次に、スイッチＳＷ１及びＳＷ２のいずれもが、オンであるときについて説明する。出力電流が正の向きに流れるときは、トランジスタＴｒ１２に電流が流れ、接続点７から出力端子ｃへ電流２ｉが流れる。なお、この時、トランジスタＴｒ１３には電流は流れない。従って、接続点６から出力端子ｃへ流れる電流２ｉと、接続点７から出力端子ｃへ流れる電流２ｉと、を加算した電流４ｉが、出力端子ｃから出力されることになる。なお、接続点７から出力端子ｃへ流れる電流が、接続点６から出力端子ｃへ流れる電流と同じ２ｉであるのは、上述したように、トランジスタＴｒ１０の特性が、トランジスタＴｒ７及びＴｒ８の特性と同じだからである。一方、出力電流が負の向きに流れるときは、トランジスタＴｒ１３に電流が流れ、出力端子ｃから接続点９へ電流２ｉが流れる。なお、この時、トランジスタＴｒ１２には電流は流れない。従って、出力端子ｃから接続点６へ流れる電流２ｉと、出力端子ｃから接続点９へ流れる電流２ｉと、を加算した電流４ｉが、出力端子ｃから相互コンダクタンス増幅回路へ流れ込むことになる。そして、この出力電流と、差動入力電圧Ｖと、の関係を図示すると、図２に示す実線Ｂのようになる。この実線Ｂは上記実線Ａに比べて、同一の差動入力電圧Ｖに対して２倍の出力電流が得られているが、差動入力電圧Ｖの極性が変化しても、その傾きは変わっておらず、この相互コンダクタンスは一定である。
【００２５】
次に、スイッチＳＷ１がオンであり、ＳＷ２がオフであるときについて説明する。この時、スイッチＳＷ１がオンされているため、出力電流が正の向きに流れる時は、トランジスタＴｒ１２に電流が流れ、接続点７から出力端子ｃへ電流２ｉが流れるが、出力電流が負の向きに流れる時は、トランジスタＴｒ１２に電流が流れず、出力端子ｃから接続点７へ電流が流れることはない。なお、スイッチＳＷ２はオフであるため、出力電流が負の向きであっても、トランジスタＴｒ１３に電流が流れることはなく、出力端子ｃから接続点９に電流が流れることはない。従って、出力電流が正の向きに流れる時は、接続点６から出力端子ｃへ流れる電流２ｉと、接続点７から出力端子ｃへ流れる電流２ｉと、を加算した電流４ｉが、出力端子ｃから出力されることになる。一方、出力電流が負の向きに流れる時は、出力端子ｃから相互コンダクタンス増幅回路へ流れ込む電流は、出力端子ｃから接続点６へ流れる電流２ｉのみである。そして、この出力電流と差動入力電圧との関係を図示すると、図２に示す実線Ｃのようになる。即ち、出力電流が正の向きに流れる時は、その電流は４ｉであるため、図２の第１領域にある実線Ｃは、スイッチＳＷ１及びＳＷ２のいずれもが、オンであるときに得られる図２の第１領域にある実線Ｂと同じになる。一方、出力電流が負の向きに流れる時は、その電流は２ｉであるため、図２の第３領域にある実線Ｃは、スイッチＳＷ１及びＳＷ２のいずれもが、オフであるときに得られる図２の第３領域にある実線Ａと同じになる。この図２から明らかなように、スイッチＳＷ１がオンであり、ＳＷ２がオフであるときは、差動入力電圧の極性が変わると、その相互コンダクタンスは、変化していることが分かる。
【００２６】
さらに、スイッチＳＷ１がオフであり、ＳＷ２がオンであるときについて説明する。この時、スイッチＳＷ２がオンされているため、出力電流が負の向きに流れる時は、トランジスタＴｒ１３に電流が流れ、出力端子ｃから接続点９へ電流２ｉが流れるが、出力電流が正の向きに流れる時は、トランジスタＴｒ１３に電流が流れず、接続点９から出力端子ｃへ電流が流れることはない。なお、スイッチＳＷ１はオフであるため、出力電流が正の向きであっても、トランジスタＴｒ１２に電流が流れることはなく、接続点７から出力端子ｃへ電流が流れることはない。従って、出力電流が負の向きに流れる時は、出力端子ｃから接続点６へ流れる電流２ｉと、出力端子ｃから接続点９へ流れる電流２ｉと、を加算した電流４ｉが、出力端子ｃから相互コンダクタンス増幅回路へ流れ込むことになる。一方、出力電流が正の向きに流れる時は、出力端子ｃから出力される電流は、接続点６から出力端子ｃへ流れる電流２ｉのみである。そして、この出力電流と差動入力電圧との関係を図示すると、図２に示す実線Ｄのようになる。即ち、出力電流が負の向きに流れる時は、その電流は４ｉであるため、図２の第３領域にある実線Ｄは、スイッチＳＷ１及びＳＷ２のいずれもが、オンであるときに得られる図２の第３領域にある実線Ｂと同じになる。一方、出力電流が正の向きに流れる時は、その電流は２ｉであるため、図２の第１領域にある実線Ｄは、スイッチＳＷ１及びＳＷ２のいずれもが、オフであるときに得られる図２の第１領域にある実線Ａと同じになる。この図２から明らかなように、スイッチＳＷ１がオフであり、ＳＷ２がオンであるときは、差動入力電圧の極性が変わると、その相互コンダクタンスは、変化していることが分かる。
【００２７】
この本実施形態における相互コンダクタンス増幅回路を利用した相互コンダクタンス増幅器によれば、次の利点が得られる。スイッチＳＷ１がオンであり、ＳＷ２がオフであるとき、出力電流が正の向きに流れる時の相互コンダクタンスは、出力電流が負の向きに流れる時の相互コンダクタンスの２倍になっている。一方、スイッチＳＷ１がオフであり、ＳＷ２がオンであるとき、出力電流が負の向きに流れる時の相互コンダクタンスは、出力電流が正の向きに流れる時の相互コンダクタンスの２倍になっている。即ち、これらのいずれの場合においても、差動入力電圧の極性が異なる時、異なる相互コンダクタンスが得られる。これにより、差動入力電圧の極性が変化する時に、相互コンダクタンスを変えることにより出力電流を変えることができるため、整定時間を変えたいという要求に応えることができる。
【００２８】
そして、この相互コンダクタンス増幅器を自動利得制御装置に用いれば、この自動利得制御装置は、差動入力電圧の極性が変化する時、異なる電流が得られ、これによって利得が制御される機器の整定時間を変えることができる。具体的に説明すると、ここで言う整定時間とは、機器に流れる電流が減少した時、その減少分を補って元の電流に復帰させるために必要な時間を意味するディケイタイムと、逆に、機器に流れる電流が増加した時、その増加分を減じて元の電流に復帰させるために必要な時間を意味するアタックタイムとがある。そして、ディケイタイムを長くしようとする時は、スイッチＳＷ１をオフにして、図２における第１領域の実線Ａ、Ｄのように出力電流を抑えれば良く、一方、ディケイタイムを短くしようとする時は、スイッチＳＷ１をオンにして、図２における第１領域の実線Ｂ、Ｃのように大きな出力電流を機器に対して出力すればよい。また、アタックタイムを長くしようとする時は、スイッチＳＷ２をオフにし、図２における第３領域の実線Ａ、Ｃのように相互コンダクタンス増幅器へ流れ込む電流を抑えれば良く、一方、アタックタイムを短くしようとする時は、スイッチＳＷ２をオンにして、図２における第３領域の実線Ｂ、Ｄのように相互コンダクタンス増幅器へ流れ込む電流を大きくすれば良い。このようにして、要求されるディケイタイム及びアタックタイムに応じて、スイッチＳＷ１、スイッチＳＷ２のそれぞれを制御することにより、機器に応じて整定時間を変えることができる。
【００２９】
なお、以上の説明は、このような自動利得制御装置を使用するに際して、スイッチＳＷ１、スイッチＳＷ２の双方を、同時にオン或いはオフにして、出力電流を制御することを除く趣旨ではなく、双方のスイッチは同時にオン或いはオフにしておき、トランジスタＴｒ３のゲートソース間の電圧差を変えることにより、出力電流を変え、機器に応じて整定時間を変えることを妨げるものではない。
【００３０】
なお、上記した整流用素子は、この実施形態においては、ｐチャネルＭＯＳトランジスタＴｒ１２、ｎチャネルＭＯＳトランジスタＴｒ１３に限られるものではなく、電流を一方向に流すことができるものであればよく、図３（ａ）に示すように、ｐチャネルＭＯＳトランジスタを使ってもよく、また、図３（ｂ）に示すように、ｎチャネルＭＯＳトランジスタを使ってもよく、また、図３（ｃ）に示すように、ｐｎ接合のダイオードを使ってもよい。
【００３１】
（第２実施の形態）
以下、本発明の第２実施の形態を、図４、図１及び図６に基づいて説明する。ここで、この図４におけるＧｍ５０とは、図６において説明した相互コンダクタンス増幅回路を略記したものである。なお、本実施形態においては、上記第１実施形態と異なる点を中心にして説明する。
【００３２】
この相互コンダクタンス増幅回路は、上記第１実施形態で使用した図１の一点鎖線で囲まれている第２出力段としての回路に相当する回路５１、５２、…、を、Ｇｍ５０に並列接続したものである。以下、説明を容易にするため、回路５１及び５2に限って説明する。この回路５１のトランジスタＴｒ２１及び回路５２のトランジスタＴｒ２５は、トランジスタＴｒ７及びＴｒ８とカレントミラー回路を構成するものであり、また、回路５１のトランジスタＴｒ２１と、回路５２のトランジスタＴｒ２５と、は互いにその特性が異なる。また、回路５１のトランジスタＴｒ２２及び回路５２のトランジスタＴｒ２６は、トランジスタＴｒ５及びＴｒ９とカレントミラー回路を構成するものであり、また、回路５１のトランジスタＴｒ２２と、回路５２のトランジスタＴｒ２６と、は互いにその特性が異なる。ここで、トランジスタＴｒ２１、Ｔｒ２２、Ｔｒ２５、Ｔｒ２６は、制御用トランジスタに該当する。
【００３３】
以下、この回路接続について、簡単に説明する。トランジスタＴｒ２１及びＴｒ２５それぞれのゲートは、トランジスタＴｒ７及びＴｒ８それぞれのゲートの接続点２２に、接続されている。トランジスタＴｒ２１及びＴｒ２５それぞれのソースは、トランジスタＴｒ７及びＴｒ８それぞれのソースの接続点２１に、接続されている。一方、トランジスタＴｒ２２及びＴｒ２６それぞれのゲートは、トランジスタＴｒ５及びＴｒ９それぞれのゲートの接続点２３に、接続されている。トランジスタＴｒ２２及びＴｒ２６それぞれのソースは、トランジスタＴｒ５及びＴｒ９それぞれのソースの接続点２４に、接続されている。
【００３４】
また、回路５１において電流が出力される接続点２５は、Ｇｍ５０において電流が出力される接続点６点と接続されており、この接続点２５からは、回路５１により得られる電流とＧｍ５０により得られる電流とが、加算された電流が出力される。また、回路５２において電流が出力される接続点２６は、Ｇｍ５０において電流が出力される接続点６点と接続されており、この接続点２６からは、回路５２により得られる電流とＧｍ５０により得られる電流とが、加算された電流が出力される。そして、出力端子ｄからは、接続点２５から得られる電流と、接続点２６から得られる電流とが、加算された電流が出力される。
【００３５】
この本実施形態における相互コンダクタンス増幅回路を利用する相互コンダクタンス増幅器によれば、第１実施の形態における相互コンダクタンス増幅回路と同様に、差動入力電圧の極性が異なる時、異なる相互コンダクタンスが得られる。これにより、差動入力電圧の極性が変化する時に、相互コンダクタンスを変えることにより出力電流を変えることができるため、整定時間を変えたいという要求に応えることができる。
【００３６】
また、回路５１のトランジスタＴｒ２１、回路５２のトランジスタＴｒ２５は、互いにその特性が異なるため、回路５１により出力される電流値と、回路５２により出力される電流値とが、異なる。よって、回路５１、回路５２にそれぞれ設けられたスイッチのオン・オフを、適宜制御することにより、様々な値の相互コンダクタンスを得ることができる。そして、並列に接続する回路を増やせば、さらに、様々な値の相互コンダクタンスを得ることができる。このため、差動入力電圧の極性が変化する時に、様々な整定時間を得たいという要求に応えることができる。
【００３７】
そして、この相互コンダクタンス増幅器を自動利得制御装置に用いれば、この自動利得制御装置は、この装置によって利得が制御される機器のアタックタイム及びディケイタイムを個別に変えることができる。
【００３８】
本発明は、本実施形態で示したものに限られず、次のように変更して実施することも可能である。
【００３９】
本実施形態において、回路５１のトランジスタＴｒ２１と、回路５２のトランジスタＴｒ２５とは、互いにその特性が異なり、また、回路５１のトランジスタＴｒ２２と、回路５２のトランジスタＴｒ２６とは、互いにその特性が異なるとしたが、必ずしも、両トランジスタの特性が異なる必要はなく、同じ特性のトランジスタであっても問題ない。このようにしても、並列接続される回路５１、５２、…の数が本実施形態の場合と同一であれば、本実施形態の場合に比べて、取り得る相互コンダクタンスの種類は少なくなるが、差動入力電圧の極性が変化する時に、相互コンダクタンスを変えて、整定時間を変えたいという要求に応えることができる。
【００４０】
なお、本実施形態においても、第１実施形態の場合と同様に、整流用素子は、図３(a)に示すように、ｐチャネルＭＯＳトランジスタを使ってもよく、また、図３(b)に示すように、ｎチャネルＭＯＳトランジスタを使ってもよく、また、図３(c)に示すように、ｐｎ接合のダイオードを使ってもよい。
【００４１】
（第３実施の形態）
以下、本発明の第３実施の形態を、図５、図１及び図６に基づいて説明する。なお、本実施形態においては、上記第１実施形態と異なる点を中心にして説明する。
【００４２】
本実施形態においては、図５において点線で囲まれる部分、即ち、トランジスタ群が第１出力段に対して、並列に接続されている点が図１と異なる。以下、具体的に説明する。
【００４３】
制御用トランジスタに相当する複数のｐチャネルＭＯＳトランジスタＴｒ（ｎａ）、Ｔｒ（ｎａ＋１）、…、のそれぞれのゲートが、トランジスタＴｒ７、Ｔｒ８及びＴｒ１０それぞれのゲートの接続点２２に、接続されている。このトランジスタＴｒ（ｎａ）、Ｔｒ（ｎａ＋１）、…、及びトランジスタＴｒ１０は、それぞれ異なる特性である。また、トランジスタＴｒ（ｎａ）、Ｔｒ（ｎａ＋１）、…、のそれぞれのソースが、トランジスタＴｒ７、Ｔｒ８及びＴｒ１０それぞれのソースの接続点２１に、接続されている。そして、トランジスタＴｒ（ｎａ）、Ｔｒ（ｎａ＋１）、…、のそれぞれのドレインは、それぞれに対応する第１スイッチ手段としてのスイッチ対ＳＷ（ｎ）、ＳＷ（ｎ＋１）、…、が閉じられると、接続点７と回路接続され、電流を流すことが可能になる。なお、スイッチ対ＳＷ（ｎ）、ＳＷ（ｎ＋１）、…、は、同時に閉じられ、或いは同時に開放される。
【００４４】
一方、制御用トランジスタに相当する複数のｎチャネルＭＯＳトランジスタＴｒ（ｎｂ）、Ｔｒ（ｎｂ＋１）、…、のそれぞれのゲートが、トランジスタＴｒ５、Ｔｒ９及びＴｒ１１それぞれのゲートの接続点２３に、接続されている。このトランジスタＴｒ（ｎｂ）、Ｔｒ（ｎｂ＋１）、…、及びトランジスタＴｒ１１は、それぞれ異なる特性である。また、このトランジスタＴｒ（ｎｂ）、Ｔｒ（ｎｂ＋１）、…、のそれぞれのソースが、トランジスタＴｒ５、Ｔｒ９及びＴｒ１１それぞれのソースの接続点２４に、接続されている。そして、トランジスタＴｒ（ｎｂ）、Ｔｒ（ｎｂ＋１）、…、のそれぞれのドレインは、それぞれに対応する第１スイッチ手段としてのスイッチ対ＳＷ（ｎ）、ＳＷ（ｎ＋１）、…、が閉じられると、接続点９と回路接続され、電流を流すことが可能になる。
【００４５】
従って、例えば、第２スイッチ手段としてのスイッチＳＷ１がオンであり、第２スイッチ手段としてのスイッチＳＷ２がオフであり、第１スイッチ手段としてのスイッチ対ＳＷ（ｎ）が閉じられているが、第１スイッチ手段としてのスイッチ対ＳＷ（ｎ＋１）は開放されているとする。この時、トランジスタＴｒ（ｎａ）には電流が流れ、トランジスタＴｒ７、Ｔｒ８及びＴｒ１０と、カレントミラー回路を構成している。同様に、トランジスタＴｒ（ｎｂ）にも電流が流れ、トランジスタＴｒ５、Ｔｒ９及びＴｒ１１と、カレントミラー回路を構成している。
【００４６】
そして、出力電流が正の向きに流れる時、接続点６から出力端子ｃへ流れる電流と、トランジスタＴｒ１０及びＴｒ１１により接続点７から出力端子ｃへ流れる電流と、トランジスタＴｒ（ｎａ）及びＴｒ（ｎｂ）により、図５の接続点３１から出力端子ｃへ流れる電流と、が加算された電流が、出力端子ｃから出力される。一方、出力電流が負の向きに流れる時、スイッチＳＷ２がオフであるため、出力端子ｃから相互コンダクタンス増幅回路へ流れ込む電流は、出力端子ｃから接続点６へ流れる電流のみである。
【００４７】
本実施形態における相互コンダクタンス増幅回路を利用する相互コンダクタンス増幅器によれば、第１実施の形態における相互コンダクタンス増幅回路と同様に、差動入力電圧の極性が異なる時、異なる相互コンダクタンスが得られる。これにより、差動入力電圧の極性が変化する時に、相互コンダクタンスを変えることにより出力電流を変えることができるため、整定時間を変えたいという要求に応えることができる。
【００４８】
また、トランジスタＴｒ（ｎａ）、Ｔｒ（ｎａ＋１）、…、及びトランジスタＴｒ１０は、それぞれ異なる特性であり、また、トランジスタＴｒ（ｎｂ）、Ｔｒ（ｎｂ＋１）、…、及びトランジスタＴｒ１１も、それぞれ異なる特性である。これにより、スイッチ対ＳＷ（ｎ）、ＳＷ（ｎ＋１）、…、のオン・オフを、適宜制御することにより、様々な値の相互コンダクタンスを得ることができる。そして、トランジスタＴｒ（ｎａ）、Ｔｒ（ｎａ＋１）、…、トランジスタＴｒ（ｎｂ）、Ｔｒ（ｎｂ＋１）、…、を増やせば、さらに、様々な値の相互コンダクタンスを得ることができる。このため、差動入力電圧の極性が変化する時に、様々な整定時間を得たいという要求に応えることができる。
【００４９】
そして、この相互コンダクタンス増幅器を自動利得制御装置に用いれば、この自動利得制御装置は、この装置によって利得が制御される機器のアタックタイム及びディケイタイムを個別に変えることができる。
【００５０】
本発明は、本実施形態に示したものに限られるものではなく、以下のように変更して実施することも可能である。
【００５１】
本実施形態において、トランジスタＴｒ（ｎａ）、Ｔｒ（ｎａ＋１）、…、及びトランジスタＴｒ１０は、それぞれ異なる特性であり、また、トランジスタＴｒ（ｎｂ）、Ｔｒ（ｎｂ＋１）、…、及びトランジスタＴｒ１１も、それぞれ異なる特性であるとしたが、必ずしも、トランジスタの特性が異なる必要はなく、同じ特性のトランジスタであっても問題ない。このようにしても、トランジスタＴｒ（ｎａ）、Ｔｒ（ｎａ＋１）、…、及びトランジスタＴｒ（ｎｂ）、Ｔｒ（ｎｂ＋１）、…、の数が本実施形態の場合と同一であれば、本実施形態の場合に比べて、取り得る相互コンダクタンスの種類は少なくなるが、差動入力電圧の極性が変化する時に、相互コンダクタンスを変えて、整定時間を変えたいという要求に応えることができる。
【００５２】
なお、本実施形態において、接続点７及び９についても、スイッチのオン・オフ制御により、トランジスタＴｒ１０及びＴｒ１１より電流を得るか否か選択できるようにしてもよい。
【００５３】
なお、本実施形態においても、第１実施形態の場合と同様に、整流用素子は、図３(a)に示すように、ｐチャネルＭＯＳトランジスタを使ってもよく、また、図３(b)に示すように、ｎチャネルＭＯＳトランジスタを使ってもよく、また、図３(c)に示すように、ｐｎ接合のダイオードを使ってもよい。
【００５４】
【発明の効果】
以上詳述したように、本発明によれば次のような優れた効果を奏することができる。
【００５５】
請求項１に記載の発明に係る相互コンダクタンス増幅器によれば、差動入力電圧の極性が異なる時、異なる相互コンダクタンスが得られることにより、出力電流を変えることができ、差動入力電圧の極性が変化する時に、整定時間を変えたいという要求に応えることができる。
【００５６】
請求項２に記載の発明に係る相互コンダクタンス増幅器によれば、様々な値の相互コンダクタンスが得られることにより、出力電流を様々に変えることができ、差動入力電圧の極性が変化する時に、様々な整定時間を得たいという要求に応えることができる。
【００５７】
また、請求項３に記載の発明に係る相互コンダクタンス増幅器によっても、様々な値の相互コンダクタンスが得られることにより、出力電流を様々に変えることができ、差動入力電圧の極性が変化する時に、様々な整定時間を得たいという要求に応えることができる。
【００５８】
請求項４に記載の発明に係る自動利得制御装置によれば、この装置によって利得が制御される機器のアタックタイム及びディケイタイムを個別に変えることができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態における相互コンダクタンス増幅器の回路構成図である。
【図２】本発明の第１実施形態における相互コンダクタンス増幅器により得られる差動入力電圧に対する出力電流を示す図である。
【図３】整流用素子の組み合わせを示す図である。
【図４】本発明の第２実施形態における相互コンダクタンス増幅器の回路構成図である。
【図５】本発明の第３実施形態における相互コンダクタンス増幅器の回路構成図である。
【図６】従来の相互コンダクタンス増幅器の回路構成図である。
【図７】従来の相互コンダクタンス増幅器により得られる差動入力電圧に対する出力電流を示す図である。
【図８】Ｇｍ−Ｃ積分器を表した図である。
【符号の説明】
ａ、ｂ 入力端子
Ｔｒ１、Ｔｒ２ 入力電圧が印加されるトランジスタ
Ｔｒ７、Ｔｒ８、Ｔｒ１０ カレントミラー回路を構成するトランジスタ
Ｔｒ５、Ｔｒ９、Ｔｒ１１ カレントミラー回路を構成するトランジスタ
Ｔｒ１２、Ｔｒ１３ 整流素子
ＳＷ１、ＳＷ２ スイッチ
ｃ 出力端子
Ｔｒ２１、Ｔｒ２５ カレントミラー回路を構成するトランジスタ
Ｔｒ２２、Ｔｒ２６ カレントミラー回路を構成するトランジスタ
Ｔｒ２３、Ｔｒ２４、Ｔｒ２７、Ｔｒ２８ 整流素子
ｄ 出力端子
Ｔｒ（ｎａ）、Ｔｒ（ｎａ＋１）カレントミラー回路を構成するトランジスタ
Ｔｒ（ｎｂ）、Ｔｒ（ｎｂ＋１）カレントミラー回路を構成するトランジスタ
ＳＷ（ｎ）、ＳＷ（ｎ＋１）スイッチ対
【発明の属する技術分野】
本発明は、差動入力電圧の極性が異なる時、相互コンダクタンスを変えることができる相互コンダクタンス増幅器、及びこれを用いた自動利得制御装置に関するものである。
【０００２】
【従来の技術】
相互コンダクタンス増幅器は、ある差動入力電圧に対して、異なる出力電流を得ることができるものであり、これに使用される回路（以下、「相互コンダクタンス増幅回路」という。）の構成を図６に示す。以下、図６に基づいて、相互コンダクタンス増幅回路を簡単に説明する。
【０００３】
この相互コンダクタンス増幅回路は、複数のｐチャネルＭＯＳトランジスタＴｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ７、Ｔｒ８、及び複数のｎチャネルＭＯＳトランジスタＴｒ４、Ｔｒ５、Ｔｒ６、Ｔｒ９を、図６に示すように回路接続したものである。ここで、トランジスタＴｒ４とＴｒ６、トランジスタＴｒ７とＴｒ８、トランジスタＴｒ５とＴｒ９のそれぞれは、回路接続により、カレントミラー回路を構成している。なお、カレントミラー回路を構成するトランジスタ同士は、その特性が同じである。
【０００４】
この相互コンダクタンス増幅回路では、接続点１から接続点２方向に電流Ｉ１が流れ、また接続点１から接続点３方向にも電流Ｉ１が流れる。そして、差動段を構成するトランジスタＴｒ１のゲートに接続される反転入力端子ａ、及び差動段を構成するトランジスタＴｒ２のゲートに接続される非反転入力端子ｂ、のそれぞれから、トランジスタＴｒ１及びトランジスタＴｒ２のそれぞれのゲートに電圧が印加されており、接続点２からトランジスタＴｒ１のソース方向、及び接続点３点からトランジスタＴｒ２のソース方向のいずれの方向にも、電流Ｉ２が流れる。従って、接続点２から接続点４方向、及び接続点３から接続点５方向のいずれの方向にも、電流Ｉ１−Ｉ２が流れる。ところで、トランジスタＴｒ２に印加されている電圧は、トランジスタＴｒ１に印加されている電圧に対してＶ（以下、「差動入力電圧Ｖ」という。）だけ高いため、接続点５から接続点４方向に、トランジスタＴｒ３のゲートソース間の電圧差に応じた電流ｉが流れる。従って、接続点４からトランジスタＴｒ４のドレイン方向に、電流Ｉ１−Ｉ２＋ｉが流れ、接続点５からトランジスタＴｒ５のドレイン方向に、電流Ｉ１−Ｉ２−ｉが流れる。
【０００５】
そして、上記したように、トランジスタＴｒ４とトランジスタＴｒ６とが、カレントミラー回路を構成していることにより、トランジスタＴｒ７のドレインからトランジスタＴｒ６のドレイン方向に、接続点４からトランジスタＴｒ４のドレイン方向に流れるものと等しい電流Ｉ１−Ｉ２＋ｉが流れる。さらに、上記したように、トランジスタＴｒ７とトランジスタＴｒ８とが、カレントミラー回路を構成していることにより、トランジスタＴｒ８のドレインから接続点６方向に、トランジスタＴｒ７のドレインからトランジスタＴｒ６のドレイン方向に流れるものと等しい電流Ｉ１−Ｉ２＋ｉが流れる。一方、上記したように、トランジスタＴｒ５とトランジスタＴｒ９とが、カレントミラー回路を構成していることにより、接続点６からトランジスタＴｒ９のドレイン方向には、接続点５からトランジスタＴｒ５のドレイン方向に流れるものと等しい電流Ｉ１−Ｉ２−ｉが流れる。これにより、トランジスタＴｒ８のドレインから接続点６方向に流れる電流Ｉ１−Ｉ２＋ｉと、接続点６からトランジスタＴｒ９のドレイン方向に流れる電流Ｉ１−Ｉ２−ｉと、の差の電流２ｉが、接続点６から矢印の方向に出力される。なお、以降、矢印の方向に電流が流れるときを、出力電流の向きが正であるとし、矢印と逆向きに電流が流れるときを、出力電流の向きが負であるとする。
【０００６】
そして、この相互コンダクタンス増幅回路においては、トランジスタＴｒ３のゲートソース間の電圧差を変えることにより、相互コンダクタンスを変えることができるようになっている。即ち、トランジスタＴｒ３のゲートソース間の電圧差を変えることにより、接続点５から接続点４方向に流れる電流ｉが変わる。このため、差動入力電圧Ｖの値は同じでも、接続点６から出力される電流２ｉの値を変えることができ、この回路の相互コンダクタンスを変えることができる。
【０００７】
また、特表平９−５０４９３８号公報記載の相互コンダクタンス増幅回路によれば、出力段に複数のトランジスタを並列に接続し、カレントミラー回路を構成するトランジスタを選択することにより、上述した図６のトランジスタＴｒ３のゲートソース間の電圧差を変えなくとも、出力電流を変え、相互コンダクタンスを変えることができる。
【０００８】
【発明が解決しようとする課題】
ところで、相互コンダクタンス増幅回路は、図８に示すような相互コンダクタンス増幅器の出力に積分器を付加したもの（以下、「Ｇｍ−Ｃ積分器」という。）や、Ｇｍ−Ｃ積分器を利用して出力電流の利得を制御する自動利得制御装置（自動利得制御回路を備えた装置）に利用されており、その使用に際して、差動入力電圧Ｖの極性が変化する時は、出力電流を変えたい場合がある。これは、自動利得制御装置によって利得が制御される機器によっては、整定時間が速ければ速いほど良いというものではなく、差動入力電圧の極性が異なると、整定時間を変える方が良い場合があり、この整定時間は、出力電流の値に起因することによるものである。そして、出力電流を、差動入力電圧の極性が変化した時に変えるためには、相互コンダクタンス増幅器における相互コンダクタンスを極性の変化時に変える必要がある。
【０００９】
しかし、上記の従来技術では、相互コンダクタンスを変えることはできるが、図７に示すように、直線の傾きに相当する相互コンダクタンスは、差動入力電圧Ｖの極性が変化した時に変わらないため、出力電流を極性変化時に変えることができず、このため、整定時間を変えたいという要求に応えることができないという問題がある。
【００１０】
そこで、本発明は、このような従来技術に存在する問題点に着目してなされたものであり、その目的は、差動入力電圧Ｖの極性が変化した時に、その相互コンダクタンスを変えることができる相互コンダクタンス増幅器を提供することにより、出力電流を変えて整定時間を変えたいという要求に応えることを可能にすることにある。また、本発明は、この相互コンダクタンス増幅器を利用する自動利得制御装置を提供することも目的とする。
【００１１】
【課題を解決するための手段】
上記した目的を達成するために、請求項１に記載の発明に係る相互コンダクタンス増幅器は、非反転入力端子及び反転入力端子と、出力端子と、前記非反転入力端子及び反転入力端子を差動段の各別の入力端子に結合し、前記差動段に入力される電圧差に基づきカレントミラーを経て電流を前記出力端子へ出力する第１出力段と、当該第１出力段のカレントミラーのトランジスタとカレントミラー結合し、前記出力端子へ流す電流を制御する制御用トランジスタを、電流を一方向に流す整流素子とスイッチ手段を介して前記出力端子に結合し、前記スイッチ手段により前記制御用トランジスタに流れる電流を制御して前記出力端子へ出力する第２出力段と、を備え、相互コンダクタンスを可変にしたことを特徴とする。
【００１２】
従って、非反転入力端子及び反転入力端子を介して、差動段の各別の入力端子に電圧が印加される。そして、第１出力段において、この差動段に入力される電圧差に応じた電流が、カレントミラーを介して出力端子へ出力される。また、第２出力段には、第１出力段のカレントミラーのトランジスタとカレントミラー結合する制御用トランジスタが設けられており、整流素子の作用、並びに、スイッチ手段により、制御用トランジスタを流れる電流を前記出力端子へ出力するか否か制御されることにより、この第２出力段から出力端子へ出力する電流を変えることができる。そして、第１出力段及び第２出力段双方から得られる電流が、出力端子から出力される。即ち、第２出力段から得られる電流を変えることができるため、出力端子から出力する電流も変えることができる。これにより、差動入力電圧の極性が異なる時、異なる相互コンダクタンスが得られ、出力電流を変えることができるため、差動入力電圧の極性が変化する時に整定時間を変えたいという要求に応えることができる。
【００１３】
請求項２に記載の発明に係る相互コンダクタンス増幅器は、非反転入力端子及び反転入力端子と、出力端子と、前記非反転入力端子及び反転入力端子を差動段の各別の入力端子に結合し、前記差動段に入力される電圧差に基づきカレントミラーを経て電流を前記出力端子へ出力する第１出力段と、当該第１出力段のカレントミラーのトランジスタとカレントミラー結合し、前記出力端子へ流す電流を制御する制御用トランジスタを、電流を一方向に流す整流素子とスイッチ手段を介して前記出力端子に結合した出力段を複数有し、当該各出力段の前記スイッチ手段により前記制御用トランジスタに流れる電流を制御して前記出力端子へ出力する第２出力段と、を備え、相互コンダクタンスを可変にしたことを特徴とする。
【００１４】
従って、第２出力段は、第１出力段のカレントミラーのトランジスタとカレントミラー結合する制御用トランジスタと電流を一方向に流す整流素子と前記制御用トランジスタを流れる電流を前記出力端子へ出力するか否か制御するスイッチ手段とから構成される出力段を、複数有している。そして、それぞれの出力段に設けられた整流素子、並びにスイッチ手段により、第２出力段から出力端子へ出力する電流を変えることができる。これにより、入力される電圧の極性が異なる時、異なる相互コンダクタンスが得られ、出力電流を変えることができるため、差動入力電圧の極性が変化する時に整定時間を変えたいという要求に応えることができる。また、特に、様々な値の相互コンダクタンスを得ることができるため、差動入力電圧の極性が変化する時に、様々な整定時間を得たいという要求に応えることができる。
【００１５】
請求項３に記載の発明に係る相互コンダクタンス増幅器は、非反転入力端子及び反転入力端子と、出力端子と、前記非反転入力端子及び反転入力端子を差動段の各別の入力端子に結合し、前記差動段に入力される電圧差に基づきカレントミラーを経て電流を前記出力端子へ出力する第１出力段と、当該第１出力段のカレントミラーのトランジスタとカレントミラー結合し、前記出力端子へ流す電流を制御する制御用トランジスタ群を、第１スイッチ手段と電流を一方向に流す整流素子と第２スイッチ手段とを介して前記出力端子に結合し、前記第１スイッチ手段により電流を流す制御用トランジスタを前記制御用トランジスタ群から選択し、当該選択された制御用トランジスタを流れる電流を前記第２スイッチ手段により制御して前記出力端子へ出力する第２出力段と、を備え、相互コンダクタンスを可変にしたことを特徴とする。
【００１６】
従って、第２出力段は、第１出力段のカレントミラーのトランジスタとカレントミラー結合する制御用トランジスタ群が、第１出力段に対して並列に接続される。そして、第１スイッチ手段により、その制御用トランジスタ群から、電流を流す制御用トランジスタが選択され、また、第２スイッチ手段により、その選択された制御用トランジスタを流れる電流を前記出力端子へ出力するか否か制御される。そして、これらのスイッチ手段と、整流素子との作用により、第２出力段から出力する電流を可変にすることができる。これにより、差動入力電圧の極性が異なる時、異なる相互コンダクタンスが得られ、出力電流を変えることができるため、差動入力電圧の極性が変化する時に整定時間を変えたいという要求に応えることができる。また、特に、様々な値の相互コンダクタンスを得ることができるため、差動入力電圧の極性が変化する時に、様々な整定時間を得たいという要求に応えることができる。
【００１７】
請求項４に記載の発明に係る自動利得制御装置は、相互コンダクタンス増幅器を用いて出力電流の利得を制御する自動利得制御装置において、前記請求項１乃至３のいずれかに記載の相互コンダクタンス増幅器を備えることを特徴とする。従って、自動利得制御装置は、この装置によって利得が制御される機器の整定時間、即ち、アタックタイム及びディケイタイムを個別に変えることができる。
【００１８】
【発明の実施の形態】
（第１実施の形態）
以下、本発明の第１実施の形態を、図１及び図２に基づいて説明する。なお、図１において、点線で囲んだ回路構成については、上記図６に示した回路構成と異なる点はなく、この部分の回路構成の同一部分には同一符号を付し、その説明は省略し、一点鎖線で囲んだ回路構成について以下説明する。ここで、点線で囲んだ回路構成の中から、トランジスタＴｒ１のゲートに接続される反転入力端子ａ、及びトランジスタＴｒ２のゲートに接続される非反転入力端子ｂを除いた回路が第１出力段であり、一点鎖線で囲んだ回路が第２出力段である。
【００１９】
トランジスタＴｒ１０及びＴｒ１２は、ｐチャネルＭＯＳトランジスタであり、トランジスタＴｒ１１及びＴｒ１３は、ｎチャネルＭＯＳトランジスタである。制御用トランジスタとしてのトランジスタＴｒ１０は、トランジスタＴｒ７及びＴｒ８とカレントミラー回路を構成しており、トランジスタＴｒ１０の特性は、トランジスタＴｒ７及びＴｒ８の特性と同じである。また、制御用トランジスタとしてのトランジスタＴｒ１１は、トランジスタＴｒ５及びＴｒ９とカレントミラー回路を構成しており、トランジスタＴｒ１１の特性は、トランジスタＴｒ５及びＴｒ９の特性と同じである。なお、制御用トランジスタとは、このトランジスタに流れる電流をスイッチにより制御することにより、相互コンダクタンスを可変にすることができるものである。
【００２０】
また、トランジスタＴｒ１２及びＴ１３は、次のように、整流作用を行うための素子である。具体的には、トランジスタＴｒ１２について、トランジスタＴｒ１２のゲートとドレインとが短絡されており、出力電流が正の向きに流れるときは、ソース電圧にたいしてゲート及びドレインの電圧が低くなり、電流はトランジスタＴｒ１２を流れることが可能であるが、出力電流が負の向きに流れるときは、ソース電圧に対してゲート及びドレインの電圧が高くなり、電流はトランジスタＴｒ１２を流れない。そして、トランジスタＴｒ１２のゲートとドレインとの短絡点にスイッチＳＷ１が接続され、スイッチＳＷ１がオンされているときは、その回路に電流が流れることが可能になり、スイッチＳＷ１がオフされているときは、その回路に電流は流れない。即ち、スイッチＳＷ１がオンされ、かつ、出力電流が正の向きに流れるときは、接続点７から出力端子ｃへ電流が流れるが、それ以外のときは、接続点７から出力端子ｃへ電流は流れない。そして、スイッチＳＷ１のオン・オフに係わらず、出力電流が正の向きに流れるときは、トランジスタＴｒ８及びＴｒ９により、接続点６から出力端子ｃへ電流２ｉが流れており、出力電流が、接続点７から出力端子ｃへ流れる時は、この電流と接続点６から出力端子ｃへ流れる電流とが、出力端子ｃで加算されて出力される。
【００２１】
一方、トランジスタＴｒ１３について、トランジスタＴｒ１３のゲートとドレインとが短絡されており、出力電流が正の向きに流れるときは、ソース電圧にたいしてゲート及びドレインの電圧が低くなり、電流はトランジスタＴｒ１３を流れないが、出力電流が負の向きに流れるときは、ソース電圧に対してゲート及びドレインの電圧が高くなり、電流はトランジスタＴｒ１３を流れることが可能である。そして、トランジスタＴｒ１３のゲートとドレインとの短絡点にスイッチＳＷ２が接続され、スイッチＳＷ２がオンされているときは、その回路に電流が流れることが可能になり、スイッチＳＷ２がオフされているときは、その回路に電流は流れない。即ち、スイッチＳＷ２がオンされ、かつ、出力電流が負の向きに流れるときは、出力端子ｃから接続点９へ負の向きに電流が流れるが、それ以外のときは、出力端子ｃから接続点９へ電流は流れない。そして、スイッチＳＷ２のオン・オフに係わらず、出力電流が負の向きに流れるときは、トランジスタＴｒ８及びＴｒ９により、出力端子ｃから接続点６へ電流２ｉが流れており、出力電流が出力端子ｃから接続点９へ流れる時は、出力端子ｃから相互コンダクタンス増幅回路へ流れ込んだ電流は、接続点６及び接続点９へ流れる。
【００２２】
本実施形態の相互コンダクタンス増幅回路は、このように構成されているので、以下のそれぞれの条件に応じて、図２に示す出力電流を得ることができる。
【００２３】
まず、スイッチＳＷ１及びＳＷ２のいずれもが、オフであるときについて説明する。この時、トランジスタＴｒ１２及びＴｒ１３のいずれにも電流は流れず、トランジスタＴｒ１０及びＴｒ１１により、接続点７から出力端子ｃへ電流が流れることはなく、また、出力端子ｃから接続点９へ電流が流れることもない。従って、出力電流が正の向きに流れるときは、接続点６から出力端子ｃへ流れる電流２ｉが出力端子ｃから出力されることになり、出力電流が負の向きに流れるときは、出力端子ｃから接続点６へ流れる電流２ｉが出力端子ｃから相互コンダクタンス増幅回路へ流れ込むことになる。そして、この出力電流と、差動入力電圧Ｖと、の関係を図示すると、図２に示す実線Ａのようになる。この実線Ａは、差動入力電圧Ｖの極性が変化しても、その傾きは変わっておらず、この相互コンダクタンスは一定である。
【００２４】
次に、スイッチＳＷ１及びＳＷ２のいずれもが、オンであるときについて説明する。出力電流が正の向きに流れるときは、トランジスタＴｒ１２に電流が流れ、接続点７から出力端子ｃへ電流２ｉが流れる。なお、この時、トランジスタＴｒ１３には電流は流れない。従って、接続点６から出力端子ｃへ流れる電流２ｉと、接続点７から出力端子ｃへ流れる電流２ｉと、を加算した電流４ｉが、出力端子ｃから出力されることになる。なお、接続点７から出力端子ｃへ流れる電流が、接続点６から出力端子ｃへ流れる電流と同じ２ｉであるのは、上述したように、トランジスタＴｒ１０の特性が、トランジスタＴｒ７及びＴｒ８の特性と同じだからである。一方、出力電流が負の向きに流れるときは、トランジスタＴｒ１３に電流が流れ、出力端子ｃから接続点９へ電流２ｉが流れる。なお、この時、トランジスタＴｒ１２には電流は流れない。従って、出力端子ｃから接続点６へ流れる電流２ｉと、出力端子ｃから接続点９へ流れる電流２ｉと、を加算した電流４ｉが、出力端子ｃから相互コンダクタンス増幅回路へ流れ込むことになる。そして、この出力電流と、差動入力電圧Ｖと、の関係を図示すると、図２に示す実線Ｂのようになる。この実線Ｂは上記実線Ａに比べて、同一の差動入力電圧Ｖに対して２倍の出力電流が得られているが、差動入力電圧Ｖの極性が変化しても、その傾きは変わっておらず、この相互コンダクタンスは一定である。
【００２５】
次に、スイッチＳＷ１がオンであり、ＳＷ２がオフであるときについて説明する。この時、スイッチＳＷ１がオンされているため、出力電流が正の向きに流れる時は、トランジスタＴｒ１２に電流が流れ、接続点７から出力端子ｃへ電流２ｉが流れるが、出力電流が負の向きに流れる時は、トランジスタＴｒ１２に電流が流れず、出力端子ｃから接続点７へ電流が流れることはない。なお、スイッチＳＷ２はオフであるため、出力電流が負の向きであっても、トランジスタＴｒ１３に電流が流れることはなく、出力端子ｃから接続点９に電流が流れることはない。従って、出力電流が正の向きに流れる時は、接続点６から出力端子ｃへ流れる電流２ｉと、接続点７から出力端子ｃへ流れる電流２ｉと、を加算した電流４ｉが、出力端子ｃから出力されることになる。一方、出力電流が負の向きに流れる時は、出力端子ｃから相互コンダクタンス増幅回路へ流れ込む電流は、出力端子ｃから接続点６へ流れる電流２ｉのみである。そして、この出力電流と差動入力電圧との関係を図示すると、図２に示す実線Ｃのようになる。即ち、出力電流が正の向きに流れる時は、その電流は４ｉであるため、図２の第１領域にある実線Ｃは、スイッチＳＷ１及びＳＷ２のいずれもが、オンであるときに得られる図２の第１領域にある実線Ｂと同じになる。一方、出力電流が負の向きに流れる時は、その電流は２ｉであるため、図２の第３領域にある実線Ｃは、スイッチＳＷ１及びＳＷ２のいずれもが、オフであるときに得られる図２の第３領域にある実線Ａと同じになる。この図２から明らかなように、スイッチＳＷ１がオンであり、ＳＷ２がオフであるときは、差動入力電圧の極性が変わると、その相互コンダクタンスは、変化していることが分かる。
【００２６】
さらに、スイッチＳＷ１がオフであり、ＳＷ２がオンであるときについて説明する。この時、スイッチＳＷ２がオンされているため、出力電流が負の向きに流れる時は、トランジスタＴｒ１３に電流が流れ、出力端子ｃから接続点９へ電流２ｉが流れるが、出力電流が正の向きに流れる時は、トランジスタＴｒ１３に電流が流れず、接続点９から出力端子ｃへ電流が流れることはない。なお、スイッチＳＷ１はオフであるため、出力電流が正の向きであっても、トランジスタＴｒ１２に電流が流れることはなく、接続点７から出力端子ｃへ電流が流れることはない。従って、出力電流が負の向きに流れる時は、出力端子ｃから接続点６へ流れる電流２ｉと、出力端子ｃから接続点９へ流れる電流２ｉと、を加算した電流４ｉが、出力端子ｃから相互コンダクタンス増幅回路へ流れ込むことになる。一方、出力電流が正の向きに流れる時は、出力端子ｃから出力される電流は、接続点６から出力端子ｃへ流れる電流２ｉのみである。そして、この出力電流と差動入力電圧との関係を図示すると、図２に示す実線Ｄのようになる。即ち、出力電流が負の向きに流れる時は、その電流は４ｉであるため、図２の第３領域にある実線Ｄは、スイッチＳＷ１及びＳＷ２のいずれもが、オンであるときに得られる図２の第３領域にある実線Ｂと同じになる。一方、出力電流が正の向きに流れる時は、その電流は２ｉであるため、図２の第１領域にある実線Ｄは、スイッチＳＷ１及びＳＷ２のいずれもが、オフであるときに得られる図２の第１領域にある実線Ａと同じになる。この図２から明らかなように、スイッチＳＷ１がオフであり、ＳＷ２がオンであるときは、差動入力電圧の極性が変わると、その相互コンダクタンスは、変化していることが分かる。
【００２７】
この本実施形態における相互コンダクタンス増幅回路を利用した相互コンダクタンス増幅器によれば、次の利点が得られる。スイッチＳＷ１がオンであり、ＳＷ２がオフであるとき、出力電流が正の向きに流れる時の相互コンダクタンスは、出力電流が負の向きに流れる時の相互コンダクタンスの２倍になっている。一方、スイッチＳＷ１がオフであり、ＳＷ２がオンであるとき、出力電流が負の向きに流れる時の相互コンダクタンスは、出力電流が正の向きに流れる時の相互コンダクタンスの２倍になっている。即ち、これらのいずれの場合においても、差動入力電圧の極性が異なる時、異なる相互コンダクタンスが得られる。これにより、差動入力電圧の極性が変化する時に、相互コンダクタンスを変えることにより出力電流を変えることができるため、整定時間を変えたいという要求に応えることができる。
【００２８】
そして、この相互コンダクタンス増幅器を自動利得制御装置に用いれば、この自動利得制御装置は、差動入力電圧の極性が変化する時、異なる電流が得られ、これによって利得が制御される機器の整定時間を変えることができる。具体的に説明すると、ここで言う整定時間とは、機器に流れる電流が減少した時、その減少分を補って元の電流に復帰させるために必要な時間を意味するディケイタイムと、逆に、機器に流れる電流が増加した時、その増加分を減じて元の電流に復帰させるために必要な時間を意味するアタックタイムとがある。そして、ディケイタイムを長くしようとする時は、スイッチＳＷ１をオフにして、図２における第１領域の実線Ａ、Ｄのように出力電流を抑えれば良く、一方、ディケイタイムを短くしようとする時は、スイッチＳＷ１をオンにして、図２における第１領域の実線Ｂ、Ｃのように大きな出力電流を機器に対して出力すればよい。また、アタックタイムを長くしようとする時は、スイッチＳＷ２をオフにし、図２における第３領域の実線Ａ、Ｃのように相互コンダクタンス増幅器へ流れ込む電流を抑えれば良く、一方、アタックタイムを短くしようとする時は、スイッチＳＷ２をオンにして、図２における第３領域の実線Ｂ、Ｄのように相互コンダクタンス増幅器へ流れ込む電流を大きくすれば良い。このようにして、要求されるディケイタイム及びアタックタイムに応じて、スイッチＳＷ１、スイッチＳＷ２のそれぞれを制御することにより、機器に応じて整定時間を変えることができる。
【００２９】
なお、以上の説明は、このような自動利得制御装置を使用するに際して、スイッチＳＷ１、スイッチＳＷ２の双方を、同時にオン或いはオフにして、出力電流を制御することを除く趣旨ではなく、双方のスイッチは同時にオン或いはオフにしておき、トランジスタＴｒ３のゲートソース間の電圧差を変えることにより、出力電流を変え、機器に応じて整定時間を変えることを妨げるものではない。
【００３０】
なお、上記した整流用素子は、この実施形態においては、ｐチャネルＭＯＳトランジスタＴｒ１２、ｎチャネルＭＯＳトランジスタＴｒ１３に限られるものではなく、電流を一方向に流すことができるものであればよく、図３（ａ）に示すように、ｐチャネルＭＯＳトランジスタを使ってもよく、また、図３（ｂ）に示すように、ｎチャネルＭＯＳトランジスタを使ってもよく、また、図３（ｃ）に示すように、ｐｎ接合のダイオードを使ってもよい。
【００３１】
（第２実施の形態）
以下、本発明の第２実施の形態を、図４、図１及び図６に基づいて説明する。ここで、この図４におけるＧｍ５０とは、図６において説明した相互コンダクタンス増幅回路を略記したものである。なお、本実施形態においては、上記第１実施形態と異なる点を中心にして説明する。
【００３２】
この相互コンダクタンス増幅回路は、上記第１実施形態で使用した図１の一点鎖線で囲まれている第２出力段としての回路に相当する回路５１、５２、…、を、Ｇｍ５０に並列接続したものである。以下、説明を容易にするため、回路５１及び５2に限って説明する。この回路５１のトランジスタＴｒ２１及び回路５２のトランジスタＴｒ２５は、トランジスタＴｒ７及びＴｒ８とカレントミラー回路を構成するものであり、また、回路５１のトランジスタＴｒ２１と、回路５２のトランジスタＴｒ２５と、は互いにその特性が異なる。また、回路５１のトランジスタＴｒ２２及び回路５２のトランジスタＴｒ２６は、トランジスタＴｒ５及びＴｒ９とカレントミラー回路を構成するものであり、また、回路５１のトランジスタＴｒ２２と、回路５２のトランジスタＴｒ２６と、は互いにその特性が異なる。ここで、トランジスタＴｒ２１、Ｔｒ２２、Ｔｒ２５、Ｔｒ２６は、制御用トランジスタに該当する。
【００３３】
以下、この回路接続について、簡単に説明する。トランジスタＴｒ２１及びＴｒ２５それぞれのゲートは、トランジスタＴｒ７及びＴｒ８それぞれのゲートの接続点２２に、接続されている。トランジスタＴｒ２１及びＴｒ２５それぞれのソースは、トランジスタＴｒ７及びＴｒ８それぞれのソースの接続点２１に、接続されている。一方、トランジスタＴｒ２２及びＴｒ２６それぞれのゲートは、トランジスタＴｒ５及びＴｒ９それぞれのゲートの接続点２３に、接続されている。トランジスタＴｒ２２及びＴｒ２６それぞれのソースは、トランジスタＴｒ５及びＴｒ９それぞれのソースの接続点２４に、接続されている。
【００３４】
また、回路５１において電流が出力される接続点２５は、Ｇｍ５０において電流が出力される接続点６点と接続されており、この接続点２５からは、回路５１により得られる電流とＧｍ５０により得られる電流とが、加算された電流が出力される。また、回路５２において電流が出力される接続点２６は、Ｇｍ５０において電流が出力される接続点６点と接続されており、この接続点２６からは、回路５２により得られる電流とＧｍ５０により得られる電流とが、加算された電流が出力される。そして、出力端子ｄからは、接続点２５から得られる電流と、接続点２６から得られる電流とが、加算された電流が出力される。
【００３５】
この本実施形態における相互コンダクタンス増幅回路を利用する相互コンダクタンス増幅器によれば、第１実施の形態における相互コンダクタンス増幅回路と同様に、差動入力電圧の極性が異なる時、異なる相互コンダクタンスが得られる。これにより、差動入力電圧の極性が変化する時に、相互コンダクタンスを変えることにより出力電流を変えることができるため、整定時間を変えたいという要求に応えることができる。
【００３６】
また、回路５１のトランジスタＴｒ２１、回路５２のトランジスタＴｒ２５は、互いにその特性が異なるため、回路５１により出力される電流値と、回路５２により出力される電流値とが、異なる。よって、回路５１、回路５２にそれぞれ設けられたスイッチのオン・オフを、適宜制御することにより、様々な値の相互コンダクタンスを得ることができる。そして、並列に接続する回路を増やせば、さらに、様々な値の相互コンダクタンスを得ることができる。このため、差動入力電圧の極性が変化する時に、様々な整定時間を得たいという要求に応えることができる。
【００３７】
そして、この相互コンダクタンス増幅器を自動利得制御装置に用いれば、この自動利得制御装置は、この装置によって利得が制御される機器のアタックタイム及びディケイタイムを個別に変えることができる。
【００３８】
本発明は、本実施形態で示したものに限られず、次のように変更して実施することも可能である。
【００３９】
本実施形態において、回路５１のトランジスタＴｒ２１と、回路５２のトランジスタＴｒ２５とは、互いにその特性が異なり、また、回路５１のトランジスタＴｒ２２と、回路５２のトランジスタＴｒ２６とは、互いにその特性が異なるとしたが、必ずしも、両トランジスタの特性が異なる必要はなく、同じ特性のトランジスタであっても問題ない。このようにしても、並列接続される回路５１、５２、…の数が本実施形態の場合と同一であれば、本実施形態の場合に比べて、取り得る相互コンダクタンスの種類は少なくなるが、差動入力電圧の極性が変化する時に、相互コンダクタンスを変えて、整定時間を変えたいという要求に応えることができる。
【００４０】
なお、本実施形態においても、第１実施形態の場合と同様に、整流用素子は、図３(a)に示すように、ｐチャネルＭＯＳトランジスタを使ってもよく、また、図３(b)に示すように、ｎチャネルＭＯＳトランジスタを使ってもよく、また、図３(c)に示すように、ｐｎ接合のダイオードを使ってもよい。
【００４１】
（第３実施の形態）
以下、本発明の第３実施の形態を、図５、図１及び図６に基づいて説明する。なお、本実施形態においては、上記第１実施形態と異なる点を中心にして説明する。
【００４２】
本実施形態においては、図５において点線で囲まれる部分、即ち、トランジスタ群が第１出力段に対して、並列に接続されている点が図１と異なる。以下、具体的に説明する。
【００４３】
制御用トランジスタに相当する複数のｐチャネルＭＯＳトランジスタＴｒ（ｎａ）、Ｔｒ（ｎａ＋１）、…、のそれぞれのゲートが、トランジスタＴｒ７、Ｔｒ８及びＴｒ１０それぞれのゲートの接続点２２に、接続されている。このトランジスタＴｒ（ｎａ）、Ｔｒ（ｎａ＋１）、…、及びトランジスタＴｒ１０は、それぞれ異なる特性である。また、トランジスタＴｒ（ｎａ）、Ｔｒ（ｎａ＋１）、…、のそれぞれのソースが、トランジスタＴｒ７、Ｔｒ８及びＴｒ１０それぞれのソースの接続点２１に、接続されている。そして、トランジスタＴｒ（ｎａ）、Ｔｒ（ｎａ＋１）、…、のそれぞれのドレインは、それぞれに対応する第１スイッチ手段としてのスイッチ対ＳＷ（ｎ）、ＳＷ（ｎ＋１）、…、が閉じられると、接続点７と回路接続され、電流を流すことが可能になる。なお、スイッチ対ＳＷ（ｎ）、ＳＷ（ｎ＋１）、…、は、同時に閉じられ、或いは同時に開放される。
【００４４】
一方、制御用トランジスタに相当する複数のｎチャネルＭＯＳトランジスタＴｒ（ｎｂ）、Ｔｒ（ｎｂ＋１）、…、のそれぞれのゲートが、トランジスタＴｒ５、Ｔｒ９及びＴｒ１１それぞれのゲートの接続点２３に、接続されている。このトランジスタＴｒ（ｎｂ）、Ｔｒ（ｎｂ＋１）、…、及びトランジスタＴｒ１１は、それぞれ異なる特性である。また、このトランジスタＴｒ（ｎｂ）、Ｔｒ（ｎｂ＋１）、…、のそれぞれのソースが、トランジスタＴｒ５、Ｔｒ９及びＴｒ１１それぞれのソースの接続点２４に、接続されている。そして、トランジスタＴｒ（ｎｂ）、Ｔｒ（ｎｂ＋１）、…、のそれぞれのドレインは、それぞれに対応する第１スイッチ手段としてのスイッチ対ＳＷ（ｎ）、ＳＷ（ｎ＋１）、…、が閉じられると、接続点９と回路接続され、電流を流すことが可能になる。
【００４５】
従って、例えば、第２スイッチ手段としてのスイッチＳＷ１がオンであり、第２スイッチ手段としてのスイッチＳＷ２がオフであり、第１スイッチ手段としてのスイッチ対ＳＷ（ｎ）が閉じられているが、第１スイッチ手段としてのスイッチ対ＳＷ（ｎ＋１）は開放されているとする。この時、トランジスタＴｒ（ｎａ）には電流が流れ、トランジスタＴｒ７、Ｔｒ８及びＴｒ１０と、カレントミラー回路を構成している。同様に、トランジスタＴｒ（ｎｂ）にも電流が流れ、トランジスタＴｒ５、Ｔｒ９及びＴｒ１１と、カレントミラー回路を構成している。
【００４６】
そして、出力電流が正の向きに流れる時、接続点６から出力端子ｃへ流れる電流と、トランジスタＴｒ１０及びＴｒ１１により接続点７から出力端子ｃへ流れる電流と、トランジスタＴｒ（ｎａ）及びＴｒ（ｎｂ）により、図５の接続点３１から出力端子ｃへ流れる電流と、が加算された電流が、出力端子ｃから出力される。一方、出力電流が負の向きに流れる時、スイッチＳＷ２がオフであるため、出力端子ｃから相互コンダクタンス増幅回路へ流れ込む電流は、出力端子ｃから接続点６へ流れる電流のみである。
【００４７】
本実施形態における相互コンダクタンス増幅回路を利用する相互コンダクタンス増幅器によれば、第１実施の形態における相互コンダクタンス増幅回路と同様に、差動入力電圧の極性が異なる時、異なる相互コンダクタンスが得られる。これにより、差動入力電圧の極性が変化する時に、相互コンダクタンスを変えることにより出力電流を変えることができるため、整定時間を変えたいという要求に応えることができる。
【００４８】
また、トランジスタＴｒ（ｎａ）、Ｔｒ（ｎａ＋１）、…、及びトランジスタＴｒ１０は、それぞれ異なる特性であり、また、トランジスタＴｒ（ｎｂ）、Ｔｒ（ｎｂ＋１）、…、及びトランジスタＴｒ１１も、それぞれ異なる特性である。これにより、スイッチ対ＳＷ（ｎ）、ＳＷ（ｎ＋１）、…、のオン・オフを、適宜制御することにより、様々な値の相互コンダクタンスを得ることができる。そして、トランジスタＴｒ（ｎａ）、Ｔｒ（ｎａ＋１）、…、トランジスタＴｒ（ｎｂ）、Ｔｒ（ｎｂ＋１）、…、を増やせば、さらに、様々な値の相互コンダクタンスを得ることができる。このため、差動入力電圧の極性が変化する時に、様々な整定時間を得たいという要求に応えることができる。
【００４９】
そして、この相互コンダクタンス増幅器を自動利得制御装置に用いれば、この自動利得制御装置は、この装置によって利得が制御される機器のアタックタイム及びディケイタイムを個別に変えることができる。
【００５０】
本発明は、本実施形態に示したものに限られるものではなく、以下のように変更して実施することも可能である。
【００５１】
本実施形態において、トランジスタＴｒ（ｎａ）、Ｔｒ（ｎａ＋１）、…、及びトランジスタＴｒ１０は、それぞれ異なる特性であり、また、トランジスタＴｒ（ｎｂ）、Ｔｒ（ｎｂ＋１）、…、及びトランジスタＴｒ１１も、それぞれ異なる特性であるとしたが、必ずしも、トランジスタの特性が異なる必要はなく、同じ特性のトランジスタであっても問題ない。このようにしても、トランジスタＴｒ（ｎａ）、Ｔｒ（ｎａ＋１）、…、及びトランジスタＴｒ（ｎｂ）、Ｔｒ（ｎｂ＋１）、…、の数が本実施形態の場合と同一であれば、本実施形態の場合に比べて、取り得る相互コンダクタンスの種類は少なくなるが、差動入力電圧の極性が変化する時に、相互コンダクタンスを変えて、整定時間を変えたいという要求に応えることができる。
【００５２】
なお、本実施形態において、接続点７及び９についても、スイッチのオン・オフ制御により、トランジスタＴｒ１０及びＴｒ１１より電流を得るか否か選択できるようにしてもよい。
【００５３】
なお、本実施形態においても、第１実施形態の場合と同様に、整流用素子は、図３(a)に示すように、ｐチャネルＭＯＳトランジスタを使ってもよく、また、図３(b)に示すように、ｎチャネルＭＯＳトランジスタを使ってもよく、また、図３(c)に示すように、ｐｎ接合のダイオードを使ってもよい。
【００５４】
【発明の効果】
以上詳述したように、本発明によれば次のような優れた効果を奏することができる。
【００５５】
請求項１に記載の発明に係る相互コンダクタンス増幅器によれば、差動入力電圧の極性が異なる時、異なる相互コンダクタンスが得られることにより、出力電流を変えることができ、差動入力電圧の極性が変化する時に、整定時間を変えたいという要求に応えることができる。
【００５６】
請求項２に記載の発明に係る相互コンダクタンス増幅器によれば、様々な値の相互コンダクタンスが得られることにより、出力電流を様々に変えることができ、差動入力電圧の極性が変化する時に、様々な整定時間を得たいという要求に応えることができる。
【００５７】
また、請求項３に記載の発明に係る相互コンダクタンス増幅器によっても、様々な値の相互コンダクタンスが得られることにより、出力電流を様々に変えることができ、差動入力電圧の極性が変化する時に、様々な整定時間を得たいという要求に応えることができる。
【００５８】
請求項４に記載の発明に係る自動利得制御装置によれば、この装置によって利得が制御される機器のアタックタイム及びディケイタイムを個別に変えることができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態における相互コンダクタンス増幅器の回路構成図である。
【図２】本発明の第１実施形態における相互コンダクタンス増幅器により得られる差動入力電圧に対する出力電流を示す図である。
【図３】整流用素子の組み合わせを示す図である。
【図４】本発明の第２実施形態における相互コンダクタンス増幅器の回路構成図である。
【図５】本発明の第３実施形態における相互コンダクタンス増幅器の回路構成図である。
【図６】従来の相互コンダクタンス増幅器の回路構成図である。
【図７】従来の相互コンダクタンス増幅器により得られる差動入力電圧に対する出力電流を示す図である。
【図８】Ｇｍ−Ｃ積分器を表した図である。
【符号の説明】
ａ、ｂ 入力端子
Ｔｒ１、Ｔｒ２ 入力電圧が印加されるトランジスタ
Ｔｒ７、Ｔｒ８、Ｔｒ１０ カレントミラー回路を構成するトランジスタ
Ｔｒ５、Ｔｒ９、Ｔｒ１１ カレントミラー回路を構成するトランジスタ
Ｔｒ１２、Ｔｒ１３ 整流素子
ＳＷ１、ＳＷ２ スイッチ
ｃ 出力端子
Ｔｒ２１、Ｔｒ２５ カレントミラー回路を構成するトランジスタ
Ｔｒ２２、Ｔｒ２６ カレントミラー回路を構成するトランジスタ
Ｔｒ２３、Ｔｒ２４、Ｔｒ２７、Ｔｒ２８ 整流素子
ｄ 出力端子
Ｔｒ（ｎａ）、Ｔｒ（ｎａ＋１）カレントミラー回路を構成するトランジスタ
Ｔｒ（ｎｂ）、Ｔｒ（ｎｂ＋１）カレントミラー回路を構成するトランジスタ
ＳＷ（ｎ）、ＳＷ（ｎ＋１）スイッチ対
Claims (4)
- 非反転入力端子及び反転入力端子と、出力端子と、前記非反転入力端子及び反転入力端子を差動段の各別の入力端子に結合し、前記差動段に入力される電圧差に基づきカレントミラーを経て電流を前記出力端子へ出力する第１出力段と、当該第１出力段のカレントミラーのトランジスタとカレントミラー結合し、前記出力端子へ流す電流を制御する制御用トランジスタを、電流を一方向に流す整流素子とスイッチ手段を介して前記出力端子に結合し、前記スイッチ手段により前記制御用トランジスタに流れる電流を制御して前記出力端子へ出力する第２出力段と、を備え、相互コンダクタンスを可変にしたことを特徴とする相互コンダクタンス増幅器。
- 非反転入力端子及び反転入力端子と、出力端子と、前記非反転入力端子及び反転入力端子を差動段の各別の入力端子に結合し、前記差動段に入力される電圧差に基づきカレントミラーを経て電流を前記出力端子へ出力する第１出力段と、当該第１出力段のカレントミラーのトランジスタとカレントミラー結合し、前記出力端子へ流す電流を制御する制御用トランジスタを、電流を一方向に流す整流素子とスイッチ手段を介して前記出力端子に結合した出力段を複数有し、当該各出力段の前記スイッチ手段により前記制御用トランジスタに流れる電流を制御して前記出力端子へ出力する第２出力段と、を備え、相互コンダクタンスを可変にしたことを特徴とする相互コンダクタンス増幅器。
- 非反転入力端子及び反転入力端子と、出力端子と、前記非反転入力端子及び反転入力端子を差動段の各別の入力端子に結合し、前記差動段に入力される電圧差に基づきカレントミラーを経て電流を前記出力端子へ出力する第１出力段と、当該第１出力段のカレントミラーのトランジスタとカレントミラー結合し、前記出力端子へ流す電流を制御する制御用トランジスタ群を、第１スイッチ手段と電流を一方向に流す整流素子と第２スイッチ手段とを介して前記出力端子に結合し、前記第１スイッチ手段により電流を流す制御用トランジスタを前記制御用トランジスタ群から選択し、当該選択された制御用トランジスタを流れる電流を前記第２スイッチ手段により制御して前記出力端子へ出力する第２出力段と、を備え、相互コンダクタンスを可変にしたことを特徴とする相互コンダクタンス増幅器。
- 相互コンダクタンス増幅器を用いて出力電流の利得を制御する自動利得制御装置において、前記請求項１乃至３のいずれかに記載の相互コンダクタンス増幅器を備えることを特徴とする自動利得制御装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09365299A JP3765684B2 (ja) | 1999-03-31 | 1999-03-31 | 相互コンダクタンス増幅器及びこれを用いた自動利得制御装置 |
| US09/537,170 US6278322B1 (en) | 1999-03-31 | 2000-03-29 | Transconductance amplifier and automatic gain control device using it |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09365299A JP3765684B2 (ja) | 1999-03-31 | 1999-03-31 | 相互コンダクタンス増幅器及びこれを用いた自動利得制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000286653A JP2000286653A (ja) | 2000-10-13 |
| JP3765684B2 true JP3765684B2 (ja) | 2006-04-12 |
Family
ID=14088322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09365299A Expired - Fee Related JP3765684B2 (ja) | 1999-03-31 | 1999-03-31 | 相互コンダクタンス増幅器及びこれを用いた自動利得制御装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6278322B1 (ja) |
| JP (1) | JP3765684B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004229203A (ja) * | 2003-01-27 | 2004-08-12 | Ricoh Co Ltd | 半導体集積回路および該半導体集積回路を用いた音響素子ドライブアンプ |
| JP4312573B2 (ja) * | 2003-10-27 | 2009-08-12 | 株式会社リコー | 半導体レーザ駆動回路 |
| JP4570862B2 (ja) * | 2003-10-27 | 2010-10-27 | 株式会社リコー | 半導体レーザ駆動回路 |
| US7548114B2 (en) * | 2007-10-09 | 2009-06-16 | Sitronix Technology Corp. | Apparatus for slew rate enhancement of an operational amplifier |
| JP6387743B2 (ja) | 2013-12-16 | 2018-09-12 | 株式会社リコー | 半導体装置および半導体装置の製造方法 |
| JP6354221B2 (ja) | 2014-03-12 | 2018-07-11 | 株式会社リコー | 撮像装置及び電子機器 |
| JP2016025261A (ja) | 2014-07-23 | 2016-02-08 | 株式会社リコー | 撮像装置、撮像装置の制御方法、画素構造 |
| JP2016092178A (ja) | 2014-11-04 | 2016-05-23 | 株式会社リコー | 固体撮像素子 |
| JP2016092348A (ja) | 2014-11-11 | 2016-05-23 | 株式会社リコー | 半導体デバイス及びその製造方法、撮像装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3459442B2 (ja) * | 1993-03-29 | 2003-10-20 | 三洋電機株式会社 | 差動増幅回路及びそれを用いた電力増幅装置 |
| US5565815A (en) * | 1993-12-17 | 1996-10-15 | Imp, Inc. | Current amplifier having a fully differential output without a d.c. bias and applications thereof |
| KR960706223A (ko) | 1994-09-01 | 1996-11-08 | 요트.게.아. 롤페즈 | 트랜스콘덕턴스 증폭기, 가변 이득 스테이지 및 자동 이득 제어 회로(Trans-conductance amplifier having a digitally variable transconductance as well as a variable gain stage and an automatic gain control circuit comprising such a variable gain stage) |
| US5724003A (en) * | 1995-12-29 | 1998-03-03 | Maxim Integrated Products, Inc. | Methods and apparatus for signal amplitude control systems |
-
1999
- 1999-03-31 JP JP09365299A patent/JP3765684B2/ja not_active Expired - Fee Related
-
2000
- 2000-03-29 US US09/537,170 patent/US6278322B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6278322B1 (en) | 2001-08-21 |
| JP2000286653A (ja) | 2000-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5714906A (en) | Constant transductance input stage and integrated circuit implementations thereof | |
| EP0168198B1 (en) | Cmos operational amplifier | |
| US7595676B2 (en) | Comparator and method with controllable threshold and hysteresis | |
| KR100204180B1 (ko) | 모놀리식 집적 차동 증폭기 | |
| JP3765684B2 (ja) | 相互コンダクタンス増幅器及びこれを用いた自動利得制御装置 | |
| EP0784885B1 (en) | Amplifier | |
| US6924702B2 (en) | Low supply voltage and self-biased high speed receiver | |
| US8723593B2 (en) | Bias voltage generation circuit and differential circuit | |
| US7786799B2 (en) | Trimming technique for high voltage amplifiers using floating low voltage structures | |
| JP2705317B2 (ja) | 演算増幅器 | |
| JP4130014B2 (ja) | 信号処理回路 | |
| US6781460B2 (en) | Low power low voltage differential signal receiver with improved skew and jitter performance | |
| JP3380026B2 (ja) | 共通モード阻止性能を有する差動増幅器 | |
| US4633192A (en) | Integrated circuit operating as a current-mirror type CMOS amplifier | |
| KR940003086B1 (ko) | D/a 컨버터 | |
| JPH09260962A (ja) | インバータ回路及び増幅器 | |
| JP2586171B2 (ja) | 演算増幅器 | |
| US20020079966A1 (en) | Differential amplifier having active load device scaling | |
| US20020005757A1 (en) | Fully differential operational amplifier of the folded cascode type | |
| US7102414B2 (en) | Muting circuit for audio amplifier | |
| JP2000201032A (ja) | 広範囲の出力負荷インピ―ダンスに対して定電流を供給するカレントミラ― | |
| JPH10501665A (ja) | 低電源電圧に関して同相除去をする差動増幅器 | |
| JPH08293745A (ja) | Ｃｍｉｓ差動増幅回路 | |
| JP2728026B2 (ja) | 電流モード半導体集積回路 | |
| US11742812B2 (en) | Output pole-compensated operational amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050705 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060124 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060124 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100203 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110203 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120203 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |